KR101099563B1 - 바이폴라 접합 트랜지스터 및 그의 제조방법 - Google Patents

바이폴라 접합 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR101099563B1
KR101099563B1 KR1020040056760A KR20040056760A KR101099563B1 KR 101099563 B1 KR101099563 B1 KR 101099563B1 KR 1020040056760 A KR1020040056760 A KR 1020040056760A KR 20040056760 A KR20040056760 A KR 20040056760A KR 101099563 B1 KR101099563 B1 KR 101099563B1
Authority
KR
South Korea
Prior art keywords
type
region
base region
implanting
substrate
Prior art date
Application number
KR1020040056760A
Other languages
English (en)
Other versions
KR20060008476A (ko
Inventor
장덕기
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040056760A priority Critical patent/KR101099563B1/ko
Publication of KR20060008476A publication Critical patent/KR20060008476A/ko
Application granted granted Critical
Publication of KR101099563B1 publication Critical patent/KR101099563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Abstract

본 발명은 고전압(high voltage)용으로 사용가능한 바이폴라 접합 트랜지스터(bipolar junction transistor : BJT) 및 그의 제조방법을 개시한다. 개시된 본 발명의 방법은, 고전압용 N형 웰이 구비된 반도체 기판을 제공하는 단계; 상기 기판의 소정 부위에 P형 불순물을 이온주입하여 십자 모양(cross)의 P형 베이스 영역을 형성하는 단계; 상기 기판 결과물에 대해 열처리를 실시하는 단계; 상기 P형 베이스 영역의 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 트렌치 표면에 매립 산화막을 증착하여 P형 베이스 영역에 소자분리막을 형성하는 단계; 상기 P형 베이스 영역 내에 N형 불순물을 이온주입하여 십자 모양의 에미터 영역을 형성하는 단계; 상기 P형 베이스 영역 내에 P형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 에미터 영역 양측에 베이스 영역을 형성하는 단계; 및 상기 P형 베이스 영역 외부의 상기 N형 웰 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 베이스 영역 측면에 콜렉터 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

바이폴라 접합 트랜지스터 및 그의 제조방법{BIPOLAR JUNCTION TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래 바이폴라 접합 트랜지스터를 나타낸 단면도.
도 2는 종래 바이폴라 접합 트랜지스터의 문제점을 설명하기 위한 평면도.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 바이폴라 접합 트랜지스터의 제조방법을 설명하기 위한 공정 단면도.
도 4는 본 발명의 일실시예에 따른 바이폴라 접합 트랜지스터를 나타낸 평면도.
*도면의 주요 부분에 대한 부호의 설명*
20 : 반도체 기판 21 : N형 웰
22 : P형 베이스 영역 23 : 트렌치
24 : 소자분리막 25a : 에미터 영역
25b : 베이스 영역 25c : 콜렉터 영역
26 : 층간절연막 27 : 콘택홀
28 : 플러그 29a : 에미터 콘택
29b : 베이스 콘택 29c : 콜렉터 콘택
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 에미터 영역을 십자 모양(cross)으로 형성함으로써 소자의 크기를 감소시킴과 동시에 에미터 영역의 접합면적을 늘려 전류량을 증가시킬 수 있는 바이폴라 접합 트랜지스터(bipolar junction transisotr) 및 그의 제조방법에 관한 것이다.
최근들어 고전압 소자와 저전압 소자를 하나의 반도체 칩에 집적하는 기술이 광범위하게 응용되고 있으며, 이에 따라 소자간의 격리에 SOI(Silicon On Insulator) 웨이퍼를 이용한 소자 격리 기술이 각광을 받고 있다.
예를 들어, 시스템에서 사용하는 로직 IC와 고전압용 IC를 함께 구비하는 반도체 IC에 대한 기술인 스마트 파워 IC가 반도체 기술의 한 방향으로 발전하고 있는데, 이 때, 필요한 소자가 로직(Logic)용 트랜지스터, 고전압(High Voltage)용 트랜지스터, 그리고, 바이폴라 접합 트랜지스터(Bipolar Junction Transistor : BJT) 등이 있다.
한편, 고전압 공정에서는 로직(Logic)용 바이폴라 접합 트랜지스터만이 사용되고 있으나, 점차 고전압(High Voltage)용 바이폴라 접합 트랜지스터가 요구되고 있다.
이러한 고전압용 바이폴라 접합 트랜지스터를 제조함에 있어서, 가장 중요한 부분은 콜렉터(Collector) 영역으로서, 16~40V의 고전압을 사용할 때에 상기 콜렉터 영역이 이에 대한 내압을 잘 견딜수 있느냐 하는 것, 즉, 콜렉터(Collector)와 베이스(Base) 영역의 항복 전압(Breakdown Boltage)(이하, BVCBO)을 높이는 것이 중요한 관건이다.
도 1은 종래 바이폴라 접합 트랜지스터를 나타내는 단면도이다.
도 1에 도시된 바와 같이, STI 공정을 적용하여 고전압 적용시 필요한 에미터 영역(N+), 베이스 영역(P+) 및 콜렉터 영역(HN+) 간의 거리를 확보함으로써 고전압에 동작 가능한 바이폴라 접합 트랜지스터를 형성할 수 있다. 또한, 상기 BVCBO를 높이기 위한 방법으로는 콜렉터 영역(N+)(13c)과 베이스 영역(P+)(13b) 사이의 간격(a+b)을 증가시키는 방법이 있다. 이때, 상기 BVCBO와 간격(a+b)의 관계를 나타내는 수학식 1은 다음과 같다.
Figure 112004032284366-pat00001
Figure 112004032284366-pat00002
여기서, RB 는 베이스 저항(PBASE), RC 는 콜렉터 저항(HNWELL), LB 는 소자분리막과 접하는 베이스 길이, LC 는 소자분리막과 접하는 콜렉터 길이, WB 및 WC 는 공핍영역의 폭, Z는 전체 폭, NB 는 도핑된 베이스 영역, NC 는 도핑된 콜렉터 영역을 각각 나타낸다. 이때, LB 및 LC , 즉, 상기 콜렉터 영역(NN+)(13c)과 베이스 영역(P+)(13b) 사이의 간격(a+b)을 증가시키면, 상기 BVCBO를 증가시킬 수 있다.
한편, 도 1에서 미설명된 도면부호 10은 반도체 기판을, 11은 N형 웰 (HNWELL)을, 12는 P형 베이스 영역(PBASE)을, 13a는 에미터 영역(N+)을 각각 나타낸다.
그러나, 상기 바이폴라 접합 트랜지스터는 로직 영역에서만 사용되고 있으며, 작은 칩의 크기로 전류량을 증가시킬 수 없는 단점을 가지고 있다. 또한, 도 2에 도시된 바와 같이, 콜렉터와 베이스 영역의 항복 전압(BVCBO)을 높이기 위하여 콜렉터 영역과 베이스 영역 사이의 간격이 커짐으로 인해 칩의 크기가 커지며, 높은 전압에 견딜 수 있는 내압을 가진 소자가 없다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 에미터 영역을 십자 모양으로 형성함으로써 소자의 크기를 감소시킴과 동시에 에미터 영역의 접합면적을 늘려 전류량을 증가시킬 수 있는 바이폴라 접합 트랜지스터 및 그의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 바이폴라 접합 트랜지스터는, 고전압용 N형 웰이 구비된 반도체 기판, 상기 기판의 소정 부위에 P형 불순물을 이온주입하여 형성된 십자 모양(cross)의 P형 베이스 영역, 상기 P형 베이스 영역에 형성된 트렌치 소자분리막, 상기 P형 베이스 영역 내에 N형 불순물을 이온주입하여 형성된 십자 모양의 에미터 영역, 상기 P형 베이스 영역 내에 P형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 에미터 영역 양측에 형성된 베이스 영역 및 상기 P형 베이스 영역 외부의 상기 N형 웰 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 베이스 영역 측면에 형성된 콜렉터 영역을 포함하는 것을 특징으로 한다.
그리고 본 발명의 바이폴라 접합 트랜지스터의 제조방법은, 고전압용 N형 웰이 구비된 반도체 기판을 제공하는 단계, 상기 기판의 소정 부위에 P형 불순물을 이온주입하여 십자 모양(cross)의 P형 베이스 영역을 형성하는 단계, 상기 기판 결과물에 대해 열처리를 실시하는 단계, 상기 P형 베이스 영역의 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치를 매립하도록 트렌치 표면에 매립 산화막을 증착하여 P형 베이스 영역에 소자분리막을 형성하는 단계, 상기 P형 베이스 영역 내에 N형 불순물을 이온주입하여 십자 모양의 에미터 영역을 형성하는 단계, 상기 P형 베이스 영역 내에 P형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 에미터 영역 양측에 베이스 영역을 형성하는 단계, 및 상기 P형 베이스 영역 외부의 상기 N형 웰 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 베이스 영역 측면에 콜렉터 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 바이폴라 접합 트랜지스터의 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 고전압용 N형 웰(HNWELL : 21)이 구비된 반도체 기판(20)을 제공한다. 그 다음, 상기 기판(20)의 소정 영역에 STI(shallow trench isolation) 공정을 적용하여 필드 산화막(미도시)을 형성함으로써 액티브 영역을 정의한다. 이어서, 상기 기판(20)의 소정 부위에 P형 불순물을 이온주입하여 십자 모양(cross)의 P형 베이스 영역(PBASE : 22)을 형성한 다음, 상기 기판(20) 결과물에 대해 열처리를 실시한다.
그 다음, 상기 P형 베이스 영역(22)의 기판(20)을 소정 깊이로 식각하여 트렌치(23)를 형성한다. 이어서, 트렌치를 매립하도록 상기 트렌치(23) 표면을 포함한 기판 상에 HDP 산화막을 증착한 다음, 상기 기판(20)이 노출되도록 HDP 산화막 표면을 CMP하여 P형 베이스 영역(22) 내에 소자분리막(24)을 형성한다.
도 3b에 도시된 바와 같이, 상기 P형 베이스 영역(22)의 소정 부위에 제1감광막 패턴(미도시)을 형성한다. 그 다음, 상기 감광막 패턴을 이온주입 마스크로 이용하여 상기 P형 베이스 영역(22) 내에 N형 불순물을 이온주입하여 십자 모양의 에미터 영역(N+)(25a)을 형성한다. 이어서, 상기 P형 베이스 영역(22) 내에 P형 불순물을 이온주입하여 상기 소자분리막(24)을 경계로 상기 에미터 영역(N+)(25a) 양측에 베이스 영역(P+)(25b)을 형성한다.
그 다음, 상기 제1감광막 패턴을 제거한 후에 상기 P형 베이스 영역(22) 외부의 상기 N형 웰(21) 영역 상에 제2감광막 패턴(미도시)을 형성한다. 이어서, 상기 제2감광막 패턴을 이온주입 마스크로 이용하여 상기 P형 베이스 영역(22) 외부의 상기 N형 웰(21) 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막(24)을 경계로 상기 베이스 영역(22)의 측면에 콜렉터 영역(N+)(25c)을 형성한다.
도 3c에 도시된 바와 같이, 상기 제2감광막 패턴을 제거한 다음, 상기 기판 결과물 상에 층간절연막(26)을 형성한다. 이어서, 상기 콜렉터 영역(25c)와 베이스 영역(25b) 및 에미터 영역(25a)이 노출되도록 상기 층간절연막을 식각하여 콘택홀(27)들을 형성한다. 그 다음, 상기 콘택홀(27)들이 매립되도록 도전막을 증착하여상기 콜렉터 영역(25c)와 베이스 영역(25b) 및 에미터 영역(25a)들과 각각 콘택되는 플러그(28)들을 형성한다.
이어서, 상기 플러그(28)들 상에 상기 콜렉터 영역(25c)와 베이스 영역(25b) 및 에미터 영역(25a)과 각각 콘택되는 콜렉터 콘택(29c)와 베이스 콘택(29b) 및 에미터 콘택(29a)을 형성한다.
또한, 본 발명은 도 4에 도시된 바와 같이, 바이폴라 접합 트랜지스터를 형성하기 위해 십자 모양의 P형 베이스 영역(22)을 형성한 후에 상기 P형 베이스 영역(22) 내에 소자분리막(24)을 형성한 다음, 십자 모양의 에미터 영역(25a)을 형성함으로써 에미터 영역의 접합 면적을 증가시킬 수 있으며, 에미터 영역(25a), 베이스 영역(25b) 및 콜렉터 영역(25c) 경계에서 고전압 마진을 확보할 수 있다. 또한, 상기 에미터 영역(25a)의 접합 면적을 증가시킴으로 인해 기존의 바이폴라 접합 트랜지스터가 차지하는 총 단위 면적에 비례해서 전류량을 증가시킬 수 있으며, 소자의 크기를 감소시킬 수 있다.
이상에서와 같이, 본 발명은 바이폴라 접합 트랜지스터 제조시 십자 모양의 P형 베이스 영역을 형성한 후에 상기 P형 베이스 영역 내에 소자분리막을 형성한 다음, 십자 모양의 에미터 영역을 형성함으로써 에미터 영역의 접합 면적을 증가시킴으로 인해 소자의 크기자 작으면서 상대적으로 전류량이 증가된 바이폴라 접합 트랜지스터를 제조할 수 있다.
또한, P형 베이스 영역 내에 소자분리막을 형성함으로써 에미터 영역, 베이스 영역 및 콜렉터 영역 경계에서 고전압 마진을 확보할 수 있다.

Claims (2)

  1. 고전압용 N형 웰이 구비된 반도체 기판을 제공하는 단계;
    상기 기판의 소정 부위에 P형 불순물을 이온주입하여 십자 모양(cross)의 P형 베이스 영역을 형성하는 단계;
    상기 기판 결과물에 대해 열처리를 실시하는 단계;
    상기 P형 베이스 영역의 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 매립하도록 트렌치 표면에 매립 산화막을 증착하여 P형 베이스 영역에 소자분리막을 형성하는 단계;
    상기 P형 베이스 영역 내에 N형 불순물을 이온주입하여 십자 모양의 에미터 영역을 형성하는 단계;
    상기 P형 베이스 영역 내에 P형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 에미터 영역 양측에 베이스 영역을 형성하는 단계; 및
    상기 P형 베이스 영역 외부의 상기 N형 웰 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 베이스 영역 측면에 콜렉터 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 바이폴라 접합 트랜지스터의 제조방법.
  2. 고전압용 N형 웰이 구비된 반도체 기판;
    상기 기판의 소정 부위에 P형 불순물을 이온주입하여 형성된 십자 모양(cross)의 P형 베이스 영역;
    상기 P형 베이스 영역에 형성된 트렌치 소자분리막;
    상기 P형 베이스 영역 내에 N형 불순물을 이온주입하여 형성된 십자 모양의 에미터 영역;
    상기 P형 베이스 영역 내에 P형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 에미터 영역 양측에 형성된 베이스 영역; 및
    상기 P형 베이스 영역 외부의 상기 N형 웰 영역 내에 N형 불순물을 이온주입하여 상기 소자분리막을 경계로 상기 베이스 영역 측면에 형성된 콜렉터 영역을 포함하는 것을 특징으로 하는 바이폴라 접합 트랜지스터.
KR1020040056760A 2004-07-21 2004-07-21 바이폴라 접합 트랜지스터 및 그의 제조방법 KR101099563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056760A KR101099563B1 (ko) 2004-07-21 2004-07-21 바이폴라 접합 트랜지스터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056760A KR101099563B1 (ko) 2004-07-21 2004-07-21 바이폴라 접합 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20060008476A KR20060008476A (ko) 2006-01-27
KR101099563B1 true KR101099563B1 (ko) 2011-12-28

Family

ID=37119498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056760A KR101099563B1 (ko) 2004-07-21 2004-07-21 바이폴라 접합 트랜지스터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101099563B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897820B1 (ko) * 2007-07-26 2009-05-15 주식회사 동부하이텍 반도체 소자와 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980069992A (ko) * 1997-01-20 1998-10-26 사와무라시코우 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법
JP2000323706A (ja) * 1999-05-06 2000-11-24 Nissan Motor Co Ltd 半導体装置及びその製造方法
KR20030057391A (ko) * 2001-12-27 2003-07-04 가부시끼가이샤 도시바 가변 용량 컨덴서 및 증폭기에 적용되는 반도체 장치
KR20040002122A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 바이폴라 트랜지스터의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980069992A (ko) * 1997-01-20 1998-10-26 사와무라시코우 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법
JP2000323706A (ja) * 1999-05-06 2000-11-24 Nissan Motor Co Ltd 半導体装置及びその製造方法
KR20030057391A (ko) * 2001-12-27 2003-07-04 가부시끼가이샤 도시바 가변 용량 컨덴서 및 증폭기에 적용되는 반도체 장치
KR20040002122A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 바이폴라 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR20060008476A (ko) 2006-01-27

Similar Documents

Publication Publication Date Title
KR101126933B1 (ko) 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
JP4108861B2 (ja) バイポーラトランジスターの製造方法及びその構造
JP5558243B2 (ja) 半導体装置
KR100924194B1 (ko) 반도체 소자 및 그 제조 방법
KR100854077B1 (ko) 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
KR20190090270A (ko) 반도체 소자 및 그 제조 방법
KR0182030B1 (ko) 바이시모스 트랜지스터 및 그 제조 방법
KR101099563B1 (ko) 바이폴라 접합 트랜지스터 및 그의 제조방법
KR100906557B1 (ko) 반도체소자 및 그 제조방법
KR20060077009A (ko) 고전압 트랜지스터 및 저전압 트랜지스터를 갖는 반도체소자
KR20000027485A (ko) 스마트 전력집적회로의 제조 방법
KR101077056B1 (ko) 바이폴라 정션 트랜지스터의 제조방법
KR101099564B1 (ko) 바이폴라 접합 트랜지스터 및 그의 제조방법
KR101077057B1 (ko) 바이폴라 접합 트랜지스터의 제조방법
KR20060005710A (ko) 바이폴라 접합 트랜지스터의 제조방법
KR101044387B1 (ko) 바이폴라 접합 트랜지스터의 제조방법
KR100997679B1 (ko) 바이폴라 트랜지스터와 그 형성 방법
KR100672683B1 (ko) 바이폴라트랜지스터의 제조방법
KR100731092B1 (ko) 고전압 반도체소자 및 그 제조방법
KR20000003936A (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR100200881B1 (ko) 고전압 반도체 소자 및 그의 제조방법
KR100444772B1 (ko) 상보형 모스 트랜지스터의 제조방법
KR101025917B1 (ko) Ｍｏｓ 트랜지스터 및 그 제조 방법
KR101010439B1 (ko) 반도체 소자의 제조 방법
US7402494B2 (en) Method for fabricating high voltage semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 9