JP2907141B2

JP2907141B2 - 半導体装置の製造方法

Info

Publication number: JP2907141B2
Application number: JP8226579A
Authority: JP
Inventors: 泰彦岩本
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1996-08-28
Filing date: 1996-08-28
Publication date: 1999-06-21
Anticipated expiration: 2016-08-28
Also published as: JPH1070194A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にｎｐｎトランジスタとｐｎｐトランジ
スタを有するバイポーラまたはＢｉＣＭＯＳ半導体装置
の製造方法に関する。

【０００２】

【従来の技術】従来の技術として、特開平０４−７９３
６４号公報、および、特開平０５−１７５２０３号公報
があり、ｎｐｎトランジスタと縦型ｐｎｐトランジスタ
（以下ｐｎｐトランジスタ）を有するコンプリメンタリ
ーバイポーラまたはＢｉＣＭＯＳ半導体装置の製造方法
として、さらに、各種提案されている。

【０００３】しかしながら、ｐｎｐトランジスタをスタ
ンダードなプロセスに組み込むことは、実質的な困難性
がある。例えば、製造プロセス内にｐｎｐトランジスタ
を組み込むことは、しばしば、製造プロセス内に付加的
なマスキングまたはその他の製造ステップを付け加える
ことを必要とする。

【０００４】また、不所望な、または、著しい妥協の産
物としての性能特性を持った装置となる。一般的なコン
プリメンタリーバイポーラＩＣにおいては、低コストを
考慮して、ｐ型半導体基板の一面にｎｐｎトランジスタ
のｎ型コレクタ層とｐｎｐトランジスタ分離用のｎ型領
域を共通の工程で形成し、そのｎ型領城にｐｎｐトラン
ジスタのコレクタ領域となるｐ型層を、ＢｉＣＭＯＳの
場合は、Ｐウェルと共用で形成するようにしている。

【０００５】図５、６、７はこのような、従来の一般的
な製法例を示す。まず、図５（Ｂ）に示すように、ｐ型
半導体基板１の一面にｎｐｎトランジスタのコレクタ領
域３とｐｎｐトランジスタ分離用のｎ型領域６を共通の
工程で同時に形成した後、分離用のｎ型領域６内にｐｎ
ｐトランジスタのコレクタ領域８となるｐ型領域をｐウ
ェル（図示せず）と共通の工程で同時に形成する。この
ｐ型領城と同時に素子分離のためのｐ型分離領域７を形
成する。

【０００６】次に、ｐｎｐトランジスタのコレクタ取り
出し領域１０とｎｐｎトランジスタのコレクタ取り出し
領域５を形成する。しかる後、ｎ型コレクタ層を有する
素子形成領域にｐ型ベース領域４を、ｐ型領域を有する
素子形成領域にｎ型のべ―ス領域９を形成する。

【０００７】次に、図５（Ｃ）に示すように、ｎｐｎト
ランジスタのコレクタ、ベースおよびｐｎｐトランジス
タのコレクタ、ベースを形成した半導体基板１に絶縁膜
１２を形成した後、ｎｐｎトランジスタおよびｐｎｐト
ランジスタの素子領域内の所定領域に同時に開孔を形成
する。

【０００８】次に、開孔部分を含む全面にノンドープの
多結晶シリコン１３を形成し、ｎｐｎトランジスタの開
孔を含む所定領域にはｎ型不純物Ａ_S ⁺イオンを（図６
（Ａ））、ｐｎｐトランジスタの開孔を含む所定領域に
はｐ型不純物Ｂ⁺イオンを（図６（Ｂ））、それぞれ、
導入する。その後，熱処理を行うことにより、多結晶シ
リコン膜１３から半導体基板１に、それぞれ、不純物を
拡散し、ｎｐｎトランジスタ、ｐｎｐトランジスタのエ
ミッタを、それぞれ、形成する。

【０００９】あるいは、図７（Ａ）、（Ｂ）に示すよう
に、開孔を含む全面にノンドープの多結晶シリコン膜１
３を形成した後、半導体基板全面にｎ型不純物としてＡ
ｓを導入し、次に、ｐｎｐトランジスタの所定領域の多
結晶シリコン膜１３に選択的にｐ型不純物としてＢ、ま
たは、ＢＦ₂を導入する。その後、熱処理を行うことに
よって、多結晶シリコンから不純物をそれぞれ拡散さ
せ、エミッタ１８，１９（図６（Ｃ））を形成する。

【００１０】

【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、第１の問題点は、マスク数が多い
ことである。

【００１１】その理由は、従来の方法では、ｎｐｎトラ
ンジスタとｐｎｐトランジスタのエミッタをそれぞれ１
マスクづつ使って形成していたからである。

【００１２】第２の問題点は、従来の製造方法では、エ
ミッタプロファイルの制御が困難であり、特性が劣化す
ることである。

【００１３】その理由は、素子の微細化とともに、エミ
ッタの開孔も微細化されており、そのため、従来の、半
導体基板に多結晶シリコン膜を形成し、その多結晶シリ
コン膜を介して不純物を拡散させる方法では、図８に示
すように、微細化したエミッタと、そこに形成される多
結晶シリコン膜の形状から不純物の半導体基板ヘの拡散
が不十分な部分ができて均一なプロファイルが形成され
ず、エミッタプロファイルの制御が困難となり、それが
特性を劣化させることになるからである。

【００１４】さらに、従来の工程削減方法によると、ｐ
ｎｐトランジスタのエミッタに関しては、ｎｐｎトラン
ジスタのエミッタ形成時に導入されるｎ型不純物を、ｐ
ｎｐトランジスタのエミッタ形成時にｐ型不純物で打ち
消してエミッタを形成しなければならないので、エミッ
タプロファイルの制御がより困難となっていた。

【００１５】本発明の目的は、多結晶シリコンでエミッ
タ開孔部のみを選択的に埋設し、平坦化することによ
り、工程を削減した場合でもエミッタの濃度プロファイ
ルの制御性を著しく向上させることで、特性の安定化、
信頼性の向上、さらに生産性の向上が達せられるｎｐｎ
トランジスタおよびｐｎｐトランジスタを有する半導休
装置の製造方法を提供することである。

【００１６】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１導電型の半導体基板１に縦型ｐｎｐトラ
ンジスタ分離用の第２導電型の第１の領域６と、ｎｐｎ
トランジスタの高濃度コレクタ領域となる第２導電型の
第２の領域３を形成する工程と、前記第２導電型の第１
の領域６内に縦型ｐｎｐトランジスタの高濃度コレクタ
領域となる第１導電型の第１の領域８と、前記第２導電
型の第２の領域３内に第１導電型の第２の領域４を形成
する工程と、前記第１導電型の第１の領域８内に第２導
電型の第３の領域９を形成する工程と、前記第１導電型
の第２の領域４と前記第２導電型の第３の領域９を含む
半導体基板全面に、単層もしくは複数層の絶縁膜１２を
形成する工程と、前記第１導電型の第２の領域４と、前
記第２導電型の第３の領域９上の絶縁膜１２の所定領域
にそれぞれ開孔Ｈを形成し、該開孔Ｈ部分に半導体基板
を露出させる工程とを含む、ｎｐｎトランジスタと縦型
ｐｎｐトランジスタを有する半導体装置の製造方法にお
いて、前記開孔Ｈ部分のみに多結晶シリコンを埋め込む
工程と、前記開孔Ｈ部分のみに選択的に埋め込んだ多結
晶シリコン膜１３に第２導電型の不純物を導入する工程
と、前記第２導電型の第３の領域９の所定領域に形成し
た多結晶シリコン１３のみに第１導電型の不純物を導入
し、第２導電型の多結晶シリコンを第１導電型とする工
程と、前記開孔Ｈ部分のみに形成された前記第２導電型
の多結晶シリコンと、前記第１導電型の多結晶シリコン
を拡散ソースとして、前記第１導電型の第２の領域４と
前記第２導電型の第３の領域９に、それぞれ、第２導電
型の第４の領域１８と第１導電型の第３の領域１９を、
熱処理により不純物を熱拡散して形成する工程とを含ん
でいる。

【００１７】また、前記開孔部分のみに多結晶シリコン
を埋め込む工程が、開孔部分を含む絶縁膜１２全面上に
平坦に多結晶シリコン膜を形成し、その後、絶縁膜１２
の表面のレベル迄多結晶シリコン膜を除去することによ
り構成され、また、前記多結晶シリコンがｎ型不純物を
ドーピングした多結晶シリコンであるのが望ましい。

【００１８】上記の製造方法により、ｎｐｎトランジス
タとｐｎｐトランジスタのコレクタ領域、ベース領域を
所定領域にそれぞれ形成した半導体基板上に絶縁膜を介
して、上記ベース領域の所定領域にそれぞれエミッタの
開孔を形成し半導体基板を露出せしめ、ｎｐｎトランジ
スタとｐｎｐトランジスタのべース領域の所定領域に形
成した開孔部のみに選択的に多結晶シリコン膜を残し平
坦化した後、一方導電型の不純物を導入する。

【００１９】その後、ｐｎｐトランジスタのエミッタ開
孔部に選択的に形成した多結晶シリコンのみに他方導電
型の不純物を導入し、熱処理により、多結晶シリコンか
らｎｐｎトランジスタには一方導電型の、ｐｎｐトラン
ジスタには一方導電型の不純物を他方導電型の不純物で
打ち消してエミッタをそれぞれ形成する。

【００２０】上記方法によれば、図４に示すように、ｐ
ｎｐトランジスタの形成に際して、エミッタの開孔部の
みに形成した多結晶シリコンを平坦化しているため、半
導体基板の所定領域に形成されるエミッタの平面的な全
領域に対して、濃度プロファイルが均一に形成される。
これにより、ｎｐｎトランジスタとｐｎｐトランジスタ
を有する半導体装置の製造方法において、工程数の削減
を行っても、高性能で安定した特性及び歩留まりを持つ
半導体装置が得られる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て添付された図面を参照して詳細に説明する。

【００２２】図１（Ａ），（Ｂ），（Ｃ）、図２
（Ａ），（Ｂ），（Ｃ）は本発明の半導体製造方法の請
求項３に示す第１の実施例の主たる代表的な工程を示す
図である。

【００２３】図１（Ａ）に示すように、ｐ型半導体基板
に選択的にフィールド酸化膜２を形成して素子領域を分
離する。

【００２４】次に、図１（Ｂ）に示すように、ｎｐｎト
ランジスタのコレクタ領域となるｎ領域３と、縦型ｐｎ
ｐトランジスタの分離用ｎ領域６を同時に形成する。ｎ
領城３と、６の形成にはイオン注入法を用いる。注入条
件としてはエミッタ−コレクタ間でどの程度の耐圧が必
要となるかにもよるが、ｎ型不純物、例えば、Ｐを、エ
ネルギー：７００ＫｅＶ〜２０００ＫｅＶ、ドーズ量
３．０〜７．０×１０¹³／ｃｍ²程度で形成する。それ
から適度なアニールを加える。その後、ｎｐｎトランジ
スタのコレクタ引き出し５と縦型ｐｎｐトランジスタの
分離用ｎ領域の引き出し１を同時に形成する。この形成
には、イオン注入法を用いる。ｎ型不純物としてＰを、
エネルギー：７０ＫｅＶ、ドーズ量：１．０〜５．０×
１０¹⁵／ｃｍ²で注入した後、１１００℃、５〜２０分
のアニールを行う。

【００２５】次に、縦型ｐｎｐトランジスタのコレクタ
領域８とｎｐｎ，ｐｎｐの分離領域７を同時に形成す
る。ｐｎｐトランジスタのコレクタ領域の形成には、Ｂ
ｉＣＭＯＳ装置であればＰウェルと同時に形成すること
が可能であり、条件としては、ｐ型不純物としてＢを適
当に注入する。注入条件としては５０ＫｅＶ〜５００Ｋ
ｅＶ、１．０×１０¹²〜５．０×１０¹³／ｃｍ²の中か
ら１回、乃至、数回のイオン注入で形成する。このと
き、ｐｎｐトランジスタだけでなく、同時に形成する素
子の特性、耐圧等を考慮する必要がある。

【００２６】その後、必要に応じてｐｎｐトランジスタ
のコレクタ引き出して１０を形成する。

【００２７】次に、ｎｐｎトランジスタのベース領域４
とｐｎｐトランジスタのベース領域９を、それぞれ、形
成する。場合によってはコレクタ領域と同時に形成する
ことも可能である。形成条件としては、ｎｐｎトランジ
スタのベース領域については、エネルギー：１０〜３０
ＫｅＶ、ドーズ量：１．０〜５．０×１０¹³／ｃｍ²、
ｐｎｐトランジスタについてはエネルギー：４０〜４０
０ＫｅＶ、ドーズ量：１．０×１０¹²〜５．０×１０¹³
／ｃｍ²の中で必要とする特性等を考慮して１回、乃
至、数回、不純物として、ＢまたはＢＦ₂を注入して形
成する。

【００２８】その後、図１（Ｃ）に示すようにｎｐｎト
ランジスタとｐｎｐトランジスタの外因性（ｅｘｔｒｉ
ｎｓｉｃ）ベース領域１４、１５をそれぞれ形成する。
ＢｉＣＭＯＳ装置の場合には、ＮＭＯＳ、ＰＭＯＳのＳ
Ｄとの共用が可能である。

【００２９】その後、単層もしくは複数層の絶縁膜１２
を２００Å〜３０００Å程度厚でｎｐｎトランジスタ、
ｐｎｐトランジスタを含む全面に形成する。膜厚は、基
板との容量を考えればある程度の厚さを有する方が望ま
しいが絶縁に問題がなけれ薄くてもかまわない。本実施
例においては単幅のＣＶＤ酸化膜を想定している。

【００３０】次に、ｎｐｎトランジスタとｐｎｐトラン
ジスタのべ−ス領域４、９の所定領域に選択的に後に形
成するエミッタ領城（図２Ｃｌ８、１９）のための開孔
Ｈを同時に形成し、半導体基板１のｎｐｎトランジスタ
とｐｎｐトランジスタのベ−ス領域をそれぞれ露出させ
る。開孔Ｈを形成するにはＲＩＥ（反応性イオンエッ
チ）を用いる。反応ガスとしてはＣＨＦ₃、ＣＦ₄、ＳＦ
₆等が使用される。

【００３１】次に、ｎｐｎトランジスタとｐｎｐトラン
ジスタの所定領域に形成した開孔Ｈ部分と絶縁膜１２の
表面全面に多結晶シリコン膜１３を平坦に形成する。膜
厚は５０００Å〜１００００Å程度あればよい。

【００３２】その後、図２（Ａ）に示すように、エッチ
バックを行い、ｎｐｎトランジスタとｐｎｐトランジス
タの所定領域に選択的に形成した開孔Ｈ部分のみに多結
晶シリコン１３を残し、ｎ型不純物としてＡｓを、エネ
ルギー：１０ＫｅＶ〜５０ＫｅＶ、ドーズ量：５．０×
１０¹⁵〜１．０×ｌ０¹⁶／ｃｍ²程度注入する。エッチ
バックの条件としては、ＳＦ₆であればエッチレ一トが
１００００Å／分、ＣＦ₄であれば１０^ー6ｃｍ／分であ
るため、ＳＦ₆→ＣＦ₄という２ＳＴＥＰドライエッチン
グが有効である。

【００３３】その後、図２（Ｂ）に示すように、感光膜
１６を用いて、ｐｎｐトランジスタの所定領域に形成し
た開孔Ｈ部分のみに残した多結晶シリコン１３にｐ型不
純物としてＢあるいはＢＦ₂を適当なエネルギーで、ｎ
型不純物を打ち消してｐｎｐトランジスタのエミッタが
形成される程度（〜３．０×１０¹⁶／ｃｍ²）導入す
る。

【００３４】次に、図２（Ｃ）に示すように、ＦＡ（Ｆ
ｕｒｎａｃｅＡｎｎｅａｌ）またはＲＴＡ（Ｒａｐｉ
ｄＴｈｅｒｍａｌＡｎｎｅａｌ）あるいはその組み
合わせで熱処理を行い、ｎｐｎトランジスタとｐｎｐト
ランジスタのエミッタ領域１８、１９をそれぞれ形成す
る。ＦＡの場合には９００℃で１０分程度、ＲＴＡの場
合には１０００〜１０３０℃で１０〜３０秒程度が有効
である。ＲＴＡはエミッタ抵抗を下げるのに効果があり
そうであり、ＦＡとＲＴＡを組み合わせる方がよい。

【００３５】その後、絶縁膜１７を全面に形成した後、
ｎｐｎトランジスタとｐｎｐトランジスタの所定領域に
開孔を形成し、ｎｐｎトランジスタのべース電極２０、
エミツタ電極２１、コレクタ電極２２、ｐｎｐトランジ
スタのべース電極２３、エミツタ電極２４、コレクタ電
極２５、分離用ｎ領域電極２６を形成して目的の半導体
装置が得られる。

【００３６】

【実施例】次に、本発明の第２の実施例について図面を
参照して説明する。この半導体装置の製造方法は、請求
項１に記載したものであるが、第１の実施例と同様にし
て（図１（Ａ）、（Ｂ）参照）、半導体基板１にフィー
ルド酸化膜２を形成し、素子領域を分離した後、ｎｐｎ
トランジスタのコレクタ領域３、コレクタ引き出し５、
ベース領域４、分離用ｐ領域７、ｐｎｐトランジスタの
分離用ｎ領域６、その引きだし１１、コレクタ領域８、
コレクタ引きだし１０、ベース領域９を形成する。

【００３７】次に、図３（Ａ）に示すように、ｎｐｎト
ランジスタとｐｎｐトランジスタの外因性（ｅｘｔｒｉ
ｎｓｉｃ）ベース領域１４、１５を形成する。

【００３８】次に、絶縁膜１２を形成した後、ｎｐｎト
ランジスタとｐｎｐトランジスタのべ−ス領域４、９の
所定領域に開孔Ｈを同時に形成する。ここまでは第１の
実施例と同じである。

【００３９】次に、ｎ型不純物を導入した多結晶シリコ
ン２７の膜を開孔Ｈ部分と絶縁膜１２のの全面に平坦に
形成する。多結晶シリコン膜２７のｎ型不純物の濃度と
しては、５．０×１０¹⁹〜１．０×１０²¹／ｃｍ³程度
が必要である。

【００４０】その後、図３（Ｂ）に示すように、第１の
実施例と同様にエッチバックを行って、選択的に形成し
た開孔Ｈ部分のみにｎ型不純物を導入した多結晶シリコ
ン膜を選択的に残す。エッチバックのガス系は第１の実
施例と同じである。

【００４１】次に、感光膜１６を用いて、ｐｎｐトラン
ジスタの所定領域にのみ形成したｎ型多結晶シリコン膜
にｐ型不純物としてＢまたはＢＦ₂をイオン注入法によ
り注入する。このときエネルギーとドーズ量はｎ型多結
晶シリコンの濃度を打ち消してｐｎｐトランジスタのエ
ミッタが形成されるべく、適当な値を選ぶ。エネルギー
は１０ＫｅＶ〜３０ＫｅＶ、ドーズ量は１．０〜５．０
×１０¹⁶程度が適当であるが、エネルギーはｎ型多結晶
シリコン膜の膜厚によっても変わる。以下第１の実施例
と同様にして、目的の半導体装置が得られる。

【００４２】

【発明の効果】第１の効果は、エミッタの濃度プロファ
イルの制御が容易でしかも確実に行えるということであ
る。その理由は、エミッタの開孔部のみに多結晶シリコ
ン膜を形成し、エッチバックにより平坦化しているた
め、半導体基板に形成されるエミッタの濃度プロファイ
ルが均一に形成されるからである。したがって、ｐｎｐ
トランジスタを二重拡散によって形成するに際して、ｐ
ｎｐトランジスタのエミッタの濃度プロファイルの制御
が容易、かつ、確実におこなえるからである。

【００４３】また、第２の実施例で示したようにｎ型の
不純物を導入した多結晶シリコン膜を用いた場合には、
さらに、効果が顕著となり、これにより特性の安定化を
図ることができ、歩留まりが向上するという効果があ
る。

【００４４】第２の効果は、工程短縮が図れるというこ
とである。その理由は、ｐｎｐトランジスタのエミッタ
が二重拡散による形波が可能となるため、１ＰＲ削減が
可能となるからである。これにより５％程度工程削減が
図れる効果がある。

【図面の簡単な説明】

【図１】本発明半導体装置製造方法の第１の実施例の主
要工程順縦断面図で、（Ａ）はフィールド酸化膜を形成
した工程、（Ｂ）はｎｐｎトランジスタ領域とｐｎｐト
ランジスタ領域を作成した工程、（Ｃ）は両トランジス
タの外因性ベース領域を作り、酸化膜で被覆し、エミッ
タ用開孔を作り、多結晶シリコン膜を全面に形成した工
程後の断面図である。

【図２】図１に示す工程後の工程順断面図であり、
（Ａ）は多結晶シリコン膜をエミッタ用開孔のみに残し
て除去した工程、（Ｂ）はｐｎｐトランジスタのエミッ
タ形成のためのＢ⁺導入工程、（Ｃ）はｎｐｎトランジ
スタとｐｎｐトランジスタの作成工程後の断面図であ
る。

【図３】本発明の半導体装置製造方法の第２の実施例の
工程順縦断面図で、（Ａ）は第１の実施例の図１（Ｃ）
と同様の工程を示し、（Ｂ）は図２（Ｂ）と同様である
がその処理データが異なる。

【図４】エミッタの平面的な全領域に対して濃度プロフ
ァイルが均一になっていることを示す縦断面図である。

【図５】従来の半導体製造方法を説明するための工程順
縦断面図で、（Ａ）はフィールド酸化膜を形成した工
程、（Ｂ）はｎｐｎトランジスタ領域とｐｎｐトランジ
スタ領域を作成した工程、（Ｃ）は両トランジスタのコ
レクタとベースとを作成した後に絶縁膜を形成し、トラ
ンジスタ素子領域に開孔し均一の厚さの多結晶シリコン
を形成した工程後の断面図である。

【図６】図５（Ｃ）以後の工程の工程順断面図で、
（Ａ）はｎｐｎトランジスタにはｎ型不純物を導入した
工程、（Ｂ）はｐｎｐトランジスタにｐ型不純物を導入
した工程、（Ｃ）は熱処理後、それぞれのエミッタを形
成した工程の断面図である。

【図７】（Ａ）は図５（Ｃ）の工程後、全面にｎ型不純
物Ａｓを導入した工程、（Ｂ）はｐｎｐトランジスタ領
域にｐ型不純物を導入した工程後の断面図である。

【図８】従来技術によって製造した場合の熱処理後のエ
ミッタのプロファイルを示す図である。

【符号の説明】

１半導体基板２酸化膜３ｎｐｎトランジスタのコレクタ領域４ｎｐｎトランジスタのべ−ス領域５ｎｐｎトランジスタのコレクタ引き出し６ｐｎｐトランジスタの分離用ｎ領域７分離用ｐ領域８ｐｎｐトランジスタのコレクタ領域９ｐｎｐトランジスタのべース領域１０ｐｎｐトランジスタのコレクタ引き出し１１ｐｎｐトランジスタの分離用ｎ領域の引き出し１２絶縁膜１３多結晶シリコン膜１４ｎｐｎトランジスタの外因性（ｅｘｔｒｉｎｓ
ｉｃ）ベース領域１５ｐｎｐトランジスタの外因性（ｅｘｔｒｉｎｓ
ｉｃ）ベース領域１６感光膜１７絶縁膜１８ｎｐｎトランジスタのエミッタ領域１９ｐｎｐトランジスタのエミッタ領域２０ｎｐｎトランジスタのべ―ス電極２１ｎｐｎトランジスタのエミッタ電極２２ｎｐｎトランジスタのコレクタ電極２３ｐｎｐトランジスタのべ−ス電極２４ｐｎｐトランジスタのエミッタ電極２５ｐｎｐトランジスタのコレクタ電極２６ｐｎｐトランジスタの分離用ｎ領域の電極２７ｎ型多結晶シリコン膜２８ベース領域２９絶縁膜３０多結晶シリコン３１エミッタイオン注入直後の不純物プロファイル３２熱処理後のエミッタプロファイル

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/73 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/8222 - 21/8228 H01L 27/06 H01L 27/08 H01L 27/082 H01L 21/33 - 21/331 H01L 29/68 - 29/737

Claims

(57)【特許請求の範囲】

【請求項１】第１導電型の半導体基板（１）に縦型ｐ
ｎｐトランジスタ分離用の第２導電型の第１の領域
（６）と、ｎｐｎトランジスタの高濃度コレクタ領域と
なる第２導電型の第２の領域（３）を形成する工程と、前記第２導電型の第１の領域（６）内に縦型ｐｎｐトラ
ンジスタの高濃度コレクタ領域となる第１導電型の第１
の領域（８）と、前記第２導電型の第２の領域（３）内
に第１導電型の第２の領域（４）を形成する工程と、前記第１導電型の第１の領域（８）内に第２導電型の第
３の領域（９）を形成する工程と、前記第１導電型の第２の領域（４）と前記第２導電型の
第３の領域（９）を含む半導体基板全面に、単層もしく
は複数層の絶縁膜（１２）を形成する工程と、前記第１導電型の第２の領域（４）と、前記第２導電型
の第３の領域（９）上の絶縁膜（１２）の所定領域にそ
れぞれ開孔（Ｈ）を形成し、該開孔（Ｈ）部分に半導体
基板を露出させる工程とを含む、ｎｐｎトランジスタと
縦型ｐｎｐトランジスタを有する半導体装置の製造方法
において、前記開孔（Ｈ）部分のみに選択的に、第２の導電型の不
純物を含む多結晶シリコン（２７）を導入する工程と、前記第２導電型の第３の領域（９）の所定領域に形成し
た第２の導電型の不純物を含む多結晶シリコンが導入さ
れた開孔（Ｈ）のみに第１導電型の不純物を導入し、第
２導電型の多結晶シリコンを第１導電型とする工程と、前記開孔（Ｈ）部分のみに形成された前記第２導電型の
多結晶シリコンと、前記第１導電型の多結晶シリコンを
拡散ソースとして、前記第１導電型の第２の領域（４）
と前記第２導電型の第３の領域（９）に、それぞれ、第
２導電型の第４の領域（１８）と第１導電型の第３の領
域（１９）を、熱処理により不純物を熱拡散して形成す
る工程とを含むことを特徴とする半導体装置の製造方
法。
【請求項２】前記開孔（Ｈ）部分のみに前記第２導電
型不純物を含む多結晶シリコンを埋め込む工程が、前記
開孔（Ｈ）部分と絶縁膜（１２）の表面全面に平坦に第
２導電型不純物を含む多結晶シリコン（２７）の膜を形
成した後、絶縁膜（１２）の表面のレベルまで第２導電
型不純物を含む多結晶シリコン（２７）を除去する工程
とからなる請求項１記載の半導体装置の製造方法。
【請求項３】前記開孔（Ｈ）部分に第２の導電型不純
物を含む多結晶シリコンを導入する工程が、前記開孔
（Ｈ）部分にのみ多結晶シリコン（１３）を埋め込む工
程と、該埋め込まれた多結晶シリコン（１３）に第２導
電型の不純物を注入する工程とからなる請求項１記載の
半導体装置製造方法。
【請求項４】前記開孔部分のみに多結晶シリコン（１
３）を埋め込む工程が、前記開孔部分と絶縁膜（１２）
表面全面上に平坦に多結晶シリコン（１３）の膜を形成
し、その後、絶縁膜１２の表面のレベル迄多結晶シリコ
ン（１３）を除去することにより構成される請求項３記
載の半導体装置の製造方法。
【請求項５】前記第２の導電型の不純物を含む多結晶
シリコンがｎ型不純物をドーピングした多結晶シリコン
である請求項１または２に記載の半導体装置の製造方
法。