JP3390336B2 - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JP3390336B2 JP3390336B2 JP32430397A JP32430397A JP3390336B2 JP 3390336 B2 JP3390336 B2 JP 3390336B2 JP 32430397 A JP32430397 A JP 32430397A JP 32430397 A JP32430397 A JP 32430397A JP 3390336 B2 JP3390336 B2 JP 3390336B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mos transistor
- conductivity type
- forming
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置及びその製造方法、更に詳しくは、内部回路を静電気
の流入から保護する静電気保護素子を備えた半導体集積
回路装置及びその製造方法に関するものである。
置及びその製造方法、更に詳しくは、内部回路を静電気
の流入から保護する静電気保護素子を備えた半導体集積
回路装置及びその製造方法に関するものである。
【０００２】
【従来の技術】静電気保護素子は、半導体集積回路装置
において、入力又は出力バッファ部に設置され、外部か
らの静電気サージの流入から内部回路を保護する機能を
もつ。静電気保護素子としては、外部からの静電気サー
ジ流入制限素子である。拡散抵抗、ポリシリコン抵抗や
内部回路に印加される電圧制限素子であるダイオード、
バイポーラトランジスタ、ＭＯＳトランジスタ、サイリ
スタ等がある。
において、入力又は出力バッファ部に設置され、外部か
らの静電気サージの流入から内部回路を保護する機能を
もつ。静電気保護素子としては、外部からの静電気サー
ジ流入制限素子である。拡散抵抗、ポリシリコン抵抗や
内部回路に印加される電圧制限素子であるダイオード、
バイポーラトランジスタ、ＭＯＳトランジスタ、サイリ
スタ等がある。
【０００３】静電気保護素子としてのＭＯＳトランジス
タとしては、特開平４−２２６０６５号公報に示すよう
にゲート酸化膜に層間絶縁膜を用いたものがある。この
ゲート酸化膜が比較的厚いＭＯＳトランジスタは、ドレ
インにパッドからの外部電荷の流入に起因した高電圧が
印加された際に、静電気保護素子自体のゲート酸化膜が
破壊されにくいという特徴がある。
タとしては、特開平４−２２６０６５号公報に示すよう
にゲート酸化膜に層間絶縁膜を用いたものがある。この
ゲート酸化膜が比較的厚いＭＯＳトランジスタは、ドレ
インにパッドからの外部電荷の流入に起因した高電圧が
印加された際に、静電気保護素子自体のゲート酸化膜が
破壊されにくいという特徴がある。
【０００４】図５は内部回路における層間絶縁膜５８を
もゲート酸化膜としたＭＯＳトランジスタ構造の静電気
保護素子（ＮＭＯＳ ＥＳＤＰＴ）が示されており、低
温半導体物質酸化膜からなる層間絶縁膜５８がＭＯＳト
ランジスタのチャネル領域と第１メタルゲート５９との
間に付着形成され、Ｎ+基板５０上のＮ--エピタキシャ
ル層５１に形成されたＰ-ウェル５２ａ内に静電気保護
素子が形成されている。この低温半導体物質酸化膜の厚
さは、内部回路を構成するトランジスタのゲート酸化膜
５７の破壊電圧より低いターンオン電圧を与え、内部回
路に印加される電圧を制限している。図５において、５
２ｂはＮ-ウェル、５３はドレイン領域、５４はソース
領域、５６は素子分離膜である。
もゲート酸化膜としたＭＯＳトランジスタ構造の静電気
保護素子（ＮＭＯＳ ＥＳＤＰＴ）が示されており、低
温半導体物質酸化膜からなる層間絶縁膜５８がＭＯＳト
ランジスタのチャネル領域と第１メタルゲート５９との
間に付着形成され、Ｎ+基板５０上のＮ--エピタキシャ
ル層５１に形成されたＰ-ウェル５２ａ内に静電気保護
素子が形成されている。この低温半導体物質酸化膜の厚
さは、内部回路を構成するトランジスタのゲート酸化膜
５７の破壊電圧より低いターンオン電圧を与え、内部回
路に印加される電圧を制限している。図５において、５
２ｂはＮ-ウェル、５３はドレイン領域、５４はソース
領域、５６は素子分離膜である。
【０００５】また、内部回路のＮＭＯＳトランジスタの
Ｐ-ウエル５２ａの形成と同時に静電気保護素子が形成
されるＰ-ウエル５２を形成し、静電気保護素子へのソ
ース／ドレイン注入は、内部回路へのソースドレイン注
入時の注入マスクを利用して行っている。即ち、内部回
路のＮＭＯＳトランジスタのＰ-ウエル５２ａと静電気
保護素子が形成されるＰ-ウエル５２ａとは同じ濃度で
ある。
Ｐ-ウエル５２ａの形成と同時に静電気保護素子が形成
されるＰ-ウエル５２を形成し、静電気保護素子へのソ
ース／ドレイン注入は、内部回路へのソースドレイン注
入時の注入マスクを利用して行っている。即ち、内部回
路のＮＭＯＳトランジスタのＰ-ウエル５２ａと静電気
保護素子が形成されるＰ-ウエル５２ａとは同じ濃度で
ある。
【０００６】
【発明が解決しようとする課題】半導体集積回路装置の
最小加工寸法が微細になると、内部回路が形成されるウ
エル不純物濃度が短チャネル効果を防ぐため高濃度にす
る必要がある。外部からの静電気サージ流入から内部回
路を保護する、即ち、内部回路に印加される電圧を抑制
しつつ静電気を迂回させる能力を有する静電保護ＭＯＳ
トランジスタが高濃度ウエル内に形成されると、寄生バ
イポーラ素子のベースに相当する領域の不純物濃度が高
いため、バイポーラ素子としての電流利得が小さくな
り、静電気保護素子としての能力が低下するという問題
が生じる。
最小加工寸法が微細になると、内部回路が形成されるウ
エル不純物濃度が短チャネル効果を防ぐため高濃度にす
る必要がある。外部からの静電気サージ流入から内部回
路を保護する、即ち、内部回路に印加される電圧を抑制
しつつ静電気を迂回させる能力を有する静電保護ＭＯＳ
トランジスタが高濃度ウエル内に形成されると、寄生バ
イポーラ素子のベースに相当する領域の不純物濃度が高
いため、バイポーラ素子としての電流利得が小さくな
り、静電気保護素子としての能力が低下するという問題
が生じる。
【０００７】
【課題を解決するための手段】本発明によれば、第１導
電型半導体基板に、該半導体基板より不純物濃度の高い
第１導電型ウェル及び第２導電型ウェルとが形成され、
上記第１導電型ウェルに形成された第２導電型チャネル
ＭＯＳトランジスタと上記第２導電型ウェルに形成され
た第１導電型チャネルＭＯＳトランジスタとからなるＣ
ＭＯＳトランジスタを有する内部回路と、外部からの入
力又は／及び出力パッドと、該内部回路と入力又は／及
び出力パットとの間に電気的に接続され、上記ウェルが
形成されている領域以外の上記半導体基板に形成された
静電気保護素子とが上記半導体基板に設けられている半
導体集積回路装置であって、上記静電気保護素子は、ソ
ース領域及びドレイン領域を有し、該ソース領域とドレ
イン領域との間のチャネル領域上に、上記ＣＭＯＳトラ
ンジスタのゲート絶縁膜と該ＣＭＯＳトランジスタ上に
形成された層間絶縁膜とを介してゲート電極が設けられ
ているＭＯＳトランジスタ構造を有し、且つ、上記チャ
ネル領域には上記ＣＭＯＳトランジスタのしきい値を制
御するためイオンの注入層と同じ導電型で、同じ不純物
濃度のイオン注入層が形成されて、上記チャネル領域表
面が上記半導体基板よりも高い不純物濃度に設定されて
おり、且つ、上記ゲート電極は上記ドレイン領域と共に
上記入力又は／及び出力パッドに電気的に接続されてお
り、且つ、上記ソース領域は接地されている半導体集積
回路装置が提供される。
電型半導体基板に、該半導体基板より不純物濃度の高い
第１導電型ウェル及び第２導電型ウェルとが形成され、
上記第１導電型ウェルに形成された第２導電型チャネル
ＭＯＳトランジスタと上記第２導電型ウェルに形成され
た第１導電型チャネルＭＯＳトランジスタとからなるＣ
ＭＯＳトランジスタを有する内部回路と、外部からの入
力又は／及び出力パッドと、該内部回路と入力又は／及
び出力パットとの間に電気的に接続され、上記ウェルが
形成されている領域以外の上記半導体基板に形成された
静電気保護素子とが上記半導体基板に設けられている半
導体集積回路装置であって、上記静電気保護素子は、ソ
ース領域及びドレイン領域を有し、該ソース領域とドレ
イン領域との間のチャネル領域上に、上記ＣＭＯＳトラ
ンジスタのゲート絶縁膜と該ＣＭＯＳトランジスタ上に
形成された層間絶縁膜とを介してゲート電極が設けられ
ているＭＯＳトランジスタ構造を有し、且つ、上記チャ
ネル領域には上記ＣＭＯＳトランジスタのしきい値を制
御するためイオンの注入層と同じ導電型で、同じ不純物
濃度のイオン注入層が形成されて、上記チャネル領域表
面が上記半導体基板よりも高い不純物濃度に設定されて
おり、且つ、上記ゲート電極は上記ドレイン領域と共に
上記入力又は／及び出力パッドに電気的に接続されてお
り、且つ、上記ソース領域は接地されている半導体集積
回路装置が提供される。
【０００８】また、本発明によれば、上記半導体集積回
路装置の製造方法において、上記第１導電型半導体基板
上に素子分離領域を形成し、該半導体基板に上記静電気
保護素子形成領域、第１導電型チャネルＭＯＳトランジ
スタ形成領域及び第２導電型チャネルＭＯＳトランジス
タ形成領域を設けた後、全面に第１導電型チャネルＭＯ
Ｓトランジスタのしきい値調整のためのイオン注入を行
い、上記静電気保護素子形成領域に、トランジスタのし
きい値を制御するためイオンの注入層と同じ導電型で且
つ同じ不純物濃度のイオン注入層を形成して、上記静電
気保護素子のチャネル領域表面を上記半導体基板よりも
高い不純物濃度に設定する工程と、第１導電型チャネル
ＭＯＳトランジスタ形成領域に第２導電型ウェルを、且
つ、第２導電型チャネルＭＯＳトランジスタ形成領域に
第１導電型ウェルを形成する工程と、上記第２導電型チ
ャネルＭＯＳトランジスタ形成領域及び上記静電気保護
素子のチャネル領域となる領域上をフォトレジストで覆
い、上記第１導電型チャネルＭＯＳトランジスタのソー
ス／ドレイン領域及び静電気保護素子のソース／ドレイ
ン領域を同時に形成する工程と、上記第１導電型チャネ
ルＭＯＳトランジスタ形成領域及び上記静電気保護素子
形成領域をフォトレジストで覆い、上記第２導電型チャ
ネルＭＯＳトランジスタのソース／ドレイン領域を形成
する工程と、全面に層間絶縁膜を形成し、上記静電気保
護素子のソース／ドレイン領域、第１導電型チャネルＭ
ＯＳトランジスタのソース／ドレイン領域及び第２導電
型チャネルＭＯＳトランジスタのソース／ドレイン領域
においてコンタクトホールを形成する工程と、上記静電
気保護素子のドレイン領域と電気的に接続されたメタル
配線が上記静電気保護素子のチャネル領域に位置し、ゲ
ート電極とするように形成され、入出力パッドと電気的
に接続され、且つ、上記静電気保護素子のソース領域が
接地されるようにメタル配線を形成する工程とからなる
半導体集積回路装置の製造方法が提供される。
路装置の製造方法において、上記第１導電型半導体基板
上に素子分離領域を形成し、該半導体基板に上記静電気
保護素子形成領域、第１導電型チャネルＭＯＳトランジ
スタ形成領域及び第２導電型チャネルＭＯＳトランジス
タ形成領域を設けた後、全面に第１導電型チャネルＭＯ
Ｓトランジスタのしきい値調整のためのイオン注入を行
い、上記静電気保護素子形成領域に、トランジスタのし
きい値を制御するためイオンの注入層と同じ導電型で且
つ同じ不純物濃度のイオン注入層を形成して、上記静電
気保護素子のチャネル領域表面を上記半導体基板よりも
高い不純物濃度に設定する工程と、第１導電型チャネル
ＭＯＳトランジスタ形成領域に第２導電型ウェルを、且
つ、第２導電型チャネルＭＯＳトランジスタ形成領域に
第１導電型ウェルを形成する工程と、上記第２導電型チ
ャネルＭＯＳトランジスタ形成領域及び上記静電気保護
素子のチャネル領域となる領域上をフォトレジストで覆
い、上記第１導電型チャネルＭＯＳトランジスタのソー
ス／ドレイン領域及び静電気保護素子のソース／ドレイ
ン領域を同時に形成する工程と、上記第１導電型チャネ
ルＭＯＳトランジスタ形成領域及び上記静電気保護素子
形成領域をフォトレジストで覆い、上記第２導電型チャ
ネルＭＯＳトランジスタのソース／ドレイン領域を形成
する工程と、全面に層間絶縁膜を形成し、上記静電気保
護素子のソース／ドレイン領域、第１導電型チャネルＭ
ＯＳトランジスタのソース／ドレイン領域及び第２導電
型チャネルＭＯＳトランジスタのソース／ドレイン領域
においてコンタクトホールを形成する工程と、上記静電
気保護素子のドレイン領域と電気的に接続されたメタル
配線が上記静電気保護素子のチャネル領域に位置し、ゲ
ート電極とするように形成され、入出力パッドと電気的
に接続され、且つ、上記静電気保護素子のソース領域が
接地されるようにメタル配線を形成する工程とからなる
半導体集積回路装置の製造方法が提供される。
【０００９】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
明について詳細に説明する。
【００１０】図１は本発明の一実施の形態の半導体集積
回路装置における静電気保護素子の構造断面図、図２
（ａ）は本発明の静電気保護素子の接続関係を示す図、
同（ｂ）はｎｐｎバイポーラトランジスタ素子として動
作する際の等価回路図、図３は本発明の一実施の形態の
半導体集積回路装置の前半の製造工程図、図４は本発明
の一実施の形態の静電気保護素子の後半の製造工程図で
ある。図１乃至図３において、１はＰ型基板、２は素子
分離絶縁膜、３はチャネル注入領域、４はゲート絶縁
膜、５はＮ-ウエル、６はＮ-ウエル形成用レジストパタ
ーン、７はＰ-ウエル、８はＰ-ウエル形成用レジストパ
ターン、９はゲートポリシリコン、１０は低濃度不純物
領域、１１はハロー領域、１２はサイドウォール、１３
はＮ+領域形成用レジストパターン、１４ａ、１４ｂ、
１５ａ、１５ｂはＮ+領域、１６はＰ+領域形成用レジス
トパターン、１７は低濃度不純物領域、１８はハロー領
域、１９ａ、１９ｂはＰ+領域、２０は層間絶縁膜、２
１、２１ａ、２１ｂはメタル層、２２は入力パッド、Ａ
は静電気保護素子が形成される領域、Ｂは内部回路のＮ
ＭＯＳトランジスタが形成される領域、Ｃは内部回路の
ＰＭＯＳトランジスタが形成される領域である。
回路装置における静電気保護素子の構造断面図、図２
（ａ）は本発明の静電気保護素子の接続関係を示す図、
同（ｂ）はｎｐｎバイポーラトランジスタ素子として動
作する際の等価回路図、図３は本発明の一実施の形態の
半導体集積回路装置の前半の製造工程図、図４は本発明
の一実施の形態の静電気保護素子の後半の製造工程図で
ある。図１乃至図３において、１はＰ型基板、２は素子
分離絶縁膜、３はチャネル注入領域、４はゲート絶縁
膜、５はＮ-ウエル、６はＮ-ウエル形成用レジストパタ
ーン、７はＰ-ウエル、８はＰ-ウエル形成用レジストパ
ターン、９はゲートポリシリコン、１０は低濃度不純物
領域、１１はハロー領域、１２はサイドウォール、１３
はＮ+領域形成用レジストパターン、１４ａ、１４ｂ、
１５ａ、１５ｂはＮ+領域、１６はＰ+領域形成用レジス
トパターン、１７は低濃度不純物領域、１８はハロー領
域、１９ａ、１９ｂはＰ+領域、２０は層間絶縁膜、２
１、２１ａ、２１ｂはメタル層、２２は入力パッド、Ａ
は静電気保護素子が形成される領域、Ｂは内部回路のＮ
ＭＯＳトランジスタが形成される領域、Ｃは内部回路の
ＰＭＯＳトランジスタが形成される領域である。
【００１１】本発明にかかる静電気保護素子は、ＭＯＳ
トランジスタ構造を有し、内部回路が形成される第１導
電型ウエルよりも不純物濃度の低い第１導電型の基板に
形成され、内部回路上に形成されたゲート絶縁膜及び層
間絶縁膜と同一膜をゲート酸化膜とし、ドレイン領域と
みなす不純物領域と電気的に接続されるメタル配線が上
記層間絶縁膜上にゲート電極として位置している。
トランジスタ構造を有し、内部回路が形成される第１導
電型ウエルよりも不純物濃度の低い第１導電型の基板に
形成され、内部回路上に形成されたゲート絶縁膜及び層
間絶縁膜と同一膜をゲート酸化膜とし、ドレイン領域と
みなす不純物領域と電気的に接続されるメタル配線が上
記層間絶縁膜上にゲート電極として位置している。
【００１２】半導体集積回路装置の内部回路を構成する
ＮＭＯＳトランジスタが形成されるＰ-ウエル領域より
も不純物濃度の低い基板の上に、内部回路を構成するＭ
ＯＳトランジスタのゲート絶縁膜となる薄い絶縁膜と、
シリコン酸化膜からなる層間絶縁膜をゲート酸化膜と
し、メタル層をゲート電極として、ＭＯＳ構造を有する
静電気保護素子とする。また、下には、ＭＯＳトランジ
スタのソース／ドレインとして、Ｎ+拡散層が形成され
ている。Ｐ型基板の表面には、内部回路を構成するＮＭ
ＯＳトランジスタのゲートしきい値電圧を制御するため
のチャネル注入によるＰ型ドーパントとなる不純物が分
布している。このチャネル注入層によって、静電気保護
素子としてのＭＯＳトランジスタのリーク電流を１×１
０-12Ａ／μｍ以下に低減することができる。
ＮＭＯＳトランジスタが形成されるＰ-ウエル領域より
も不純物濃度の低い基板の上に、内部回路を構成するＭ
ＯＳトランジスタのゲート絶縁膜となる薄い絶縁膜と、
シリコン酸化膜からなる層間絶縁膜をゲート酸化膜と
し、メタル層をゲート電極として、ＭＯＳ構造を有する
静電気保護素子とする。また、下には、ＭＯＳトランジ
スタのソース／ドレインとして、Ｎ+拡散層が形成され
ている。Ｐ型基板の表面には、内部回路を構成するＮＭ
ＯＳトランジスタのゲートしきい値電圧を制御するため
のチャネル注入によるＰ型ドーパントとなる不純物が分
布している。このチャネル注入層によって、静電気保護
素子としてのＭＯＳトランジスタのリーク電流を１×１
０-12Ａ／μｍ以下に低減することができる。
【００１３】本発明の静電気保護素子は、図１及び図２
に示すように、メタル層からなるゲートとドレインとは
ゲート電極と電気的に接続されており、ドレインとゲー
トは、外部からの静電気サージによる正の電圧印加時
に、ソースへ静電荷を逃がしやすくする為に、共に、半
導体集積回路装置の入出力パッドにつながっており、ま
た、ソースはメタル層を介して、接地ラインにつながっ
ている。そして、静電気保護素子として動作する際、図
２（ｂ）に示すように、ドレインがコレクタとして、基
板がベースとして、ソースがエミッタとして動作するこ
とにより、外部からの静電気サージによる静電荷を接地
ラインに逃がすことができる。
に示すように、メタル層からなるゲートとドレインとは
ゲート電極と電気的に接続されており、ドレインとゲー
トは、外部からの静電気サージによる正の電圧印加時
に、ソースへ静電荷を逃がしやすくする為に、共に、半
導体集積回路装置の入出力パッドにつながっており、ま
た、ソースはメタル層を介して、接地ラインにつながっ
ている。そして、静電気保護素子として動作する際、図
２（ｂ）に示すように、ドレインがコレクタとして、基
板がベースとして、ソースがエミッタとして動作するこ
とにより、外部からの静電気サージによる静電荷を接地
ラインに逃がすことができる。
【００１４】以下、図３及び図４を用いて、本発明の静
電気保護素子の製造工程を説明する。
電気保護素子の製造工程を説明する。
【００１５】まず、 図３（ａ）に示すように、Ｐ型基
板１に素子分離酸化膜２を形成した後、Ｐ型基板１全面
に、内部回路を構成するＮＭＯＳトランジスタのゲート
しきい値を制御するチャネル注入（Ｐ型ドーパント）を
行い、不純物濃度が１０17〜１０18ｉｏｎｓ／ｃｍ3の
Ｐ型ドーパント注入領域３を形成する。この際、Ｐ型基
板１表面の不純物濃度は、１０17〜１０18ｉｏｎｓ／ｃ
ｍ3、例えば、４×１０17ｉｏｎｓ／ｃｍ3程度とする。
板１に素子分離酸化膜２を形成した後、Ｐ型基板１全面
に、内部回路を構成するＮＭＯＳトランジスタのゲート
しきい値を制御するチャネル注入（Ｐ型ドーパント）を
行い、不純物濃度が１０17〜１０18ｉｏｎｓ／ｃｍ3の
Ｐ型ドーパント注入領域３を形成する。この際、Ｐ型基
板１表面の不純物濃度は、１０17〜１０18ｉｏｎｓ／ｃ
ｍ3、例えば、４×１０17ｉｏｎｓ／ｃｍ3程度とする。
【００１６】次に、 図３（ｂ）に示すように、Ｐ型基
板１上に、ゲート絶縁膜４を形成した後、Ｎ-ウェル５
形成用レジストパターン６を用いて、内部回路のＮＭＯ
Ｓトランジスタが形成される領域Ｂと静電気保護素子が
形成される領域Ａを覆い、内部回路のＰＭＯＳトランジ
スタを形成する領域Ｃに、Ｎ型ドーパントの注入を行
い、不純物濃度が１０17〜１０18 ｉｏｎｓ／ｃｍ 3 のＮ-
ウェル５を形成する。ここで、先にＰ型基板１全面に注
入されていたＮＭＯＳトランジスタのチャネル注入（Ｐ
型ドーパント）は、打ち消される。
板１上に、ゲート絶縁膜４を形成した後、Ｎ-ウェル５
形成用レジストパターン６を用いて、内部回路のＮＭＯ
Ｓトランジスタが形成される領域Ｂと静電気保護素子が
形成される領域Ａを覆い、内部回路のＰＭＯＳトランジ
スタを形成する領域Ｃに、Ｎ型ドーパントの注入を行
い、不純物濃度が１０17〜１０18 ｉｏｎｓ／ｃｍ 3 のＮ-
ウェル５を形成する。ここで、先にＰ型基板１全面に注
入されていたＮＭＯＳトランジスタのチャネル注入（Ｐ
型ドーパント）は、打ち消される。
【００１７】次に、 図３（ｃ）に示すように、レジス
トパターン６を除去し、Ｐ-ウェル７形成用レジストパ
ターン８を用い、内部回路のＰＭＯＳトランジスタが形
成される領域Ｃと静電気保護素子が形成される領域Ａと
を覆い、内部回路のＮＭＯＳトランジスタを形成する領
域ＢにＰ型ドーパントの注入を行い、不純物濃度が１０
17〜１０18 ｉｏｎｓ／ｃｍ 3 のＰ-ウェル７を形成する。
トパターン６を除去し、Ｐ-ウェル７形成用レジストパ
ターン８を用い、内部回路のＰＭＯＳトランジスタが形
成される領域Ｃと静電気保護素子が形成される領域Ａと
を覆い、内部回路のＮＭＯＳトランジスタを形成する領
域ＢにＰ型ドーパントの注入を行い、不純物濃度が１０
17〜１０18 ｉｏｎｓ／ｃｍ 3 のＰ-ウェル７を形成する。
【００１８】次に、レジストパターン８を除去し、活性
領域上に、内部回路を構成するＮＭＯＳトランジスタ、
ＰＭＯＳトランジスタのゲート酸化膜となる薄い酸化膜
４を熱酸化により形成した後、内部回路を構成するＭＯ
Ｓトランジスタのゲートとなるゲートポリシリコン９を
パターニングする。次に、レジストパターン（図示せ
ず）を用いてＰＭＯＳトランジスタが形成される領域Ｃ
を覆った後、内部回路のＮＭＯＳトランジスタのＬＤＤ
注入（例えば、ヒ素を注入エネルギーを４０ｋｅＶ、ド
ーズ量を５×１０14ｃｍ-2）による低濃度不純物領域１
０、ハロー注入（例えば、ボロンを注入エネルギーを３
０ｋｅＶ、ドーズ量を５×１０12ｃｍ-2）によるハロー
領域１１を形成する。次に、レジストパターン（図示せ
ず）を除去した後、全面に絶縁膜を形成し、エッチバッ
クによりゲート９側壁にサイドウォール１２を形成す
る。
領域上に、内部回路を構成するＮＭＯＳトランジスタ、
ＰＭＯＳトランジスタのゲート酸化膜となる薄い酸化膜
４を熱酸化により形成した後、内部回路を構成するＭＯ
Ｓトランジスタのゲートとなるゲートポリシリコン９を
パターニングする。次に、レジストパターン（図示せ
ず）を用いてＰＭＯＳトランジスタが形成される領域Ｃ
を覆った後、内部回路のＮＭＯＳトランジスタのＬＤＤ
注入（例えば、ヒ素を注入エネルギーを４０ｋｅＶ、ド
ーズ量を５×１０14ｃｍ-2）による低濃度不純物領域１
０、ハロー注入（例えば、ボロンを注入エネルギーを３
０ｋｅＶ、ドーズ量を５×１０12ｃｍ-2）によるハロー
領域１１を形成する。次に、レジストパターン（図示せ
ず）を除去した後、全面に絶縁膜を形成し、エッチバッ
クによりゲート９側壁にサイドウォール１２を形成す
る。
【００１９】次に、図４（ａ）に示すように、Ｎ+領域
形成用レジストパターン１３を形成して、内部回路のＰ
ＭＯＳトランジスタが形成される領域Ｃを覆う。このと
き、静電気保護素子のチャネル部もレジストパターン１
３で覆い、Ｎ型ドーパントをイオン注入（例えば、ヒ素
を注入エネルギーを５０ｋｅＶ、ドーズ量を５×１０15
ｃｍ-2）することによって、内部回路のＮＭＯＳトラン
ジスタのソース／ドレインとなるＮ+領域１４ａ、１４
ｂと静電気保護素子のソース／ドレインとなるＮ+領域
１５ａ、１５ｂを同時に形成する。
形成用レジストパターン１３を形成して、内部回路のＰ
ＭＯＳトランジスタが形成される領域Ｃを覆う。このと
き、静電気保護素子のチャネル部もレジストパターン１
３で覆い、Ｎ型ドーパントをイオン注入（例えば、ヒ素
を注入エネルギーを５０ｋｅＶ、ドーズ量を５×１０15
ｃｍ-2）することによって、内部回路のＮＭＯＳトラン
ジスタのソース／ドレインとなるＮ+領域１４ａ、１４
ｂと静電気保護素子のソース／ドレインとなるＮ+領域
１５ａ、１５ｂを同時に形成する。
【００２０】次に、図４（ｂ）に示すように、レジスト
パターン１３を除去した後、Ｐ+領域形成用レジストパ
ターン１６を用いて、内部回路のＰＭＯＳトランジスタ
のＬＤＤ注入（例えば、ボロンを注入エネルギーを２０
ｋｅＶ、ドーズ量を５×１０13ｃｍ-2、注入角度を４５
°）による低濃度不純物領域１７、ハロー注入ハロー注
入（例えば、リンを注入エネルギーを１２５ｋｅＶ、ド
ーズ量を１×１０13ｃｍ-2）によるハロー領域１８、及
びイオン注入によるソース／ドレインとなるＰ+領域１
９ａ、１９ｂを形成する。
パターン１３を除去した後、Ｐ+領域形成用レジストパ
ターン１６を用いて、内部回路のＰＭＯＳトランジスタ
のＬＤＤ注入（例えば、ボロンを注入エネルギーを２０
ｋｅＶ、ドーズ量を５×１０13ｃｍ-2、注入角度を４５
°）による低濃度不純物領域１７、ハロー注入ハロー注
入（例えば、リンを注入エネルギーを１２５ｋｅＶ、ド
ーズ量を１×１０13ｃｍ-2）によるハロー領域１８、及
びイオン注入によるソース／ドレインとなるＰ+領域１
９ａ、１９ｂを形成する。
【００２１】次に、レジストパターン１６を除去した
後、熱処理で、不純物の拡散、活性化を行った後、層間
絶縁膜２０として、例えば厚さが９０００Åのシリコン
酸化膜を堆積する。そして、コンタクトマスクを用いて
エッチングすることによって、コンタクトを開口する。
次に、図４（ｃ）に示すように、メタル層２１、２１
ａ、２１ｂを付着し、メタルマスクによって、内部回路
の配線２１及び静電気保護素子のゲートとなるメタル層
２１ａの形成と、ソース及びドレインの配線接続を行
う。このとき、静電気保護素子のゲートとなるメタル層
２１ａはドレイン１５ａと接続させる。以降の工程で、
絶縁層の堆積、多層配線の形成が行われるが、ドレイン
は、メタル層２１ａを介して、最終的には、半導体集積
回路装置の入力又は出力パッドに接続する。また、ソー
ス１５ｂはメタル層２１ｂを介して、最終的には、半導
体集積回路装置の接地パッドに接続する。
後、熱処理で、不純物の拡散、活性化を行った後、層間
絶縁膜２０として、例えば厚さが９０００Åのシリコン
酸化膜を堆積する。そして、コンタクトマスクを用いて
エッチングすることによって、コンタクトを開口する。
次に、図４（ｃ）に示すように、メタル層２１、２１
ａ、２１ｂを付着し、メタルマスクによって、内部回路
の配線２１及び静電気保護素子のゲートとなるメタル層
２１ａの形成と、ソース及びドレインの配線接続を行
う。このとき、静電気保護素子のゲートとなるメタル層
２１ａはドレイン１５ａと接続させる。以降の工程で、
絶縁層の堆積、多層配線の形成が行われるが、ドレイン
は、メタル層２１ａを介して、最終的には、半導体集積
回路装置の入力又は出力パッドに接続する。また、ソー
ス１５ｂはメタル層２１ｂを介して、最終的には、半導
体集積回路装置の接地パッドに接続する。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明を
用いることによって、内部回路を形成するのに必要なマ
スク以外に何ら付加的なマスクを必要とせず、微細化に
より内部回路が形成されるウエル濃度が高くなっても、
バイポーラ素子としての電流利得が小さくなることな
く、静電気保護素子としての能力を向上させることがで
きる。
用いることによって、内部回路を形成するのに必要なマ
スク以外に何ら付加的なマスクを必要とせず、微細化に
より内部回路が形成されるウエル濃度が高くなっても、
バイポーラ素子としての電流利得が小さくなることな
く、静電気保護素子としての能力を向上させることがで
きる。
【図１】本発明の一実施の形態の静電気保護素子の構造
断面図である。
断面図である。
【図２】（ａ）は本発明の静電気保護素子の接続関係を
示す図、同（ｂ）はｎｐｎバイポーラトランジスタ素子
として動作する際の等価回路図である。
示す図、同（ｂ）はｎｐｎバイポーラトランジスタ素子
として動作する際の等価回路図である。
【図３】本発明の一実施の形態の静電気保護素子の前半
の製造工程図である。
の製造工程図である。
【図４】本発明の一実施の形態の静電気保護素子の後半
の製造工程図である。
の製造工程図である。
【図５】従来技術による静電気保護素子の製造工程図で
ある。
ある。
１ Ｐ型基板
２ 素子分離絶縁膜
３ チャネル注入領域
４ ゲート絶縁膜
５ Ｎ-ウエル
６ Ｎ-ウエル形成用レジストパターン
７ Ｐ-ウエル
８ Ｐ-ウエル形成用レジストパターン
９ ゲートポリシリコン
１０ 低濃度不純物領域
１１ ハロー領域
１２ サイドウォール
１３ Ｎ+領域形成用レジストパターン
１４ａ、１４ｂ、１５ａ、１５ｂ Ｎ+領域
１６ Ｐ+領域形成用レジストパターン
１７ 低濃度不純物領域
１８ ハロー領域
１９ａ、１９ｂ Ｐ+領域
２０ 層間絶縁膜
２１、２１ａ、２１ｂ メタル層
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 27/092
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/088
H01L 21/8234
H01L 27/04
H01L 21/822
H01L 29/78
H01L 21/336
Claims (2)
- 【請求項１】 第１導電型半導体基板に、該半導体基板
より不純物濃度の高い第１導電型ウェル及び第２導電型
ウェルとが形成され、 上記第１導電型ウェルに形成された第２導電型チャネル
ＭＯＳトランジスタと上記第２導電型ウェルに形成され
た第１導電型チャネルＭＯＳトランジスタとからなるＣ
ＭＯＳトランジスタを有する内部回路と、 外部からの入力又は／及び出力パッドと、該内部回路と
入力又は／及び出力パットとの間に電気的に接続され、
上記ウェルが形成されている領域以外の上記半導体基板
に形成された静電気保護素子とが上記半導体基板に設け
られている半導体集積回路装置であって、 上記静電気保護素子は、ソース領域及びドレイン領域を
有し、該ソース領域とドレイン領域との間のチャネル領
域上に、上記ＣＭＯＳトランジスタのゲート絶縁膜と該
ＣＭＯＳトランジスタ上に形成された層間絶縁膜とを介
してゲート電極が設けられているＭＯＳトランジスタ構
造を有し、 且つ、上記チャネル領域には上記ＣＭＯＳトランジスタ
のしきい値を制御するためイオンの注入層と同じ導電型
で、同じ不純物濃度のイオン注入層が形成されて、上記
チャネル領域表面が上記半導体基板よりも高い不純物濃
度に設定されており、 且つ、上記ゲート電極は上記ドレイン領域と共に上記入
力又は／及び出力パッドに電気的に接続されており、 且つ、上記ソース領域は接地されていることを特徴とす
る半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、 上記第１導電型半導体基板上に素子分離領域を形成し、
該半導体基板に上記静電気保護素子形成領域、第１導電
型チャネルＭＯＳトランジスタ形成領域及び第２導電型
チャネルＭＯＳトランジスタ形成領域を設けた後、全面
に第１導電型チャネルＭＯＳトランジスタのしきい値調
整のためのイオン注入を行い、上記静電気保護素子形成
領域に、トランジスタのしきい値を制御するためイオン
の注入層と同じ導電型で且つ同じ不純物濃度のイオン注
入層を形成して、上記静電気保護 素子のチャネル領域表
面を上記半導体基板よりも高い不純物濃度に設定する工
程と、 第１導電型チャネルＭＯＳトランジスタ形成領域に第２
導電型ウェルを、且つ、第２導電型チャネルＭＯＳトラ
ンジスタ形成領域に第１導電型ウェルを形成する工程
と、 上記第２導電型チャネルＭＯＳトランジスタ形成領域及
び上記静電気保護素子のチャネル領域となる領域上をフ
ォトレジストで覆い、上記第１導電型チャネルＭＯＳト
ランジスタのソース／ドレイン領域及び静電気保護素子
のソース／ドレイン領域を同時に形成する工程と、 上記第１導電型チャネルＭＯＳトランジスタ形成領域及
び上記静電気保護素子形成領域をフォトレジストで覆
い、上記第２導電型チャネルＭＯＳトランジスタのソー
ス／ドレイン領域を形成する工程と、 全面に層間絶縁膜を形成し、上記静電気保護素子のソー
ス／ドレイン領域、第１導電型チャネルＭＯＳトランジ
スタのソース／ドレイン領域及び第２導電型チャネルＭ
ＯＳトランジスタのソース／ドレイン領域においてコン
タクトホールを形成する工程と、 上記静電気保護素子のドレイン領域と電気的に接続され
たメタル配線が上記静電気保護素子のチャネル領域に位
置し、ゲート電極とするように形成され、入出力パッド
と電気的に接続され、且つ、上記静電気保護素子のソー
ス領域が接地されるようにメタル配線を形成する工程と
からなることを特徴とする半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32430397A JP3390336B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32430397A JP3390336B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163156A JPH11163156A (ja) | 1999-06-18 |
| JP3390336B2 true JP3390336B2 (ja) | 2003-03-24 |
Family
ID=18164307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32430397A Expired - Fee Related JP3390336B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390336B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4921925B2 (ja) * | 1999-07-01 | 2012-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
-
1997
- 1997-11-26 JP JP32430397A patent/JP3390336B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163156A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445044B2 (en) | Apparatus improving latchup immunity in a dual-polysilicon gate | |
| US6338986B1 (en) | Electrostatic discharge protection device for semiconductor integrated circuit method for producing the same and electrostatic discharge protection circuit using the same | |
| JP2978345B2 (ja) | 半導体装置の製造方法 | |
| EP1030363B1 (en) | Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors | |
| US6100125A (en) | LDD structure for ESD protection and method of fabrication | |
| US6030864A (en) | Vertical NPN transistor for 0.35 micrometer node CMOS logic technology | |
| US5990520A (en) | Method for fabricating a high performance vertical bipolar NPN or PNP transistor having low base resistance in a standard CMOS process | |
| US6114226A (en) | Method of manufacturing electrostatic discharge protective circuit | |
| WO1995001653A1 (en) | Transistors and methods for fabrication thereof | |
| KR100698096B1 (ko) | 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법 | |
| KR100550173B1 (ko) | Ｅｓｄ 방지 디바이스 및 그 제조 방법 | |
| JP2002324847A (ja) | 半導体装置およびその製造方法 | |
| US5221635A (en) | Method of making a field-effect transistor | |
| JP3252790B2 (ja) | 半導体集積回路 | |
| US6670245B2 (en) | Method for fabricating an ESD device | |
| JP3390336B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100281397B1 (ko) | 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법 | |
| JPH09172062A (ja) | 半導体装置及びその製造方法 | |
| EP1225627B1 (en) | Semiconductor integrated circuit device and manufacture method therefor | |
| JP3332114B2 (ja) | 高耐圧電界効果トランジスタ | |
| JP3190370B2 (ja) | 密接して離隔したコンタクトを有するＢｉＣＭＯＳ装置及びその製造方法 | |
| JP2907141B2 (ja) | 半導体装置の製造方法 | |
| JP2002208694A (ja) | 半導体装置およびその製造方法 | |
| JP2002158349A (ja) | 半導体装置とその製造方法 | |
| JP2830630B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |