JP4276705B2 - ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 - Google Patents
ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4276705B2 JP4276705B2 JP14436295A JP14436295A JP4276705B2 JP 4276705 B2 JP4276705 B2 JP 4276705B2 JP 14436295 A JP14436295 A JP 14436295A JP 14436295 A JP14436295 A JP 14436295A JP 4276705 B2 JP4276705 B2 JP 4276705B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- emitter
- conductive layer
- contact hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 60
- 229920005591 polysilicon Polymers 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、超高集積回路で用いられるバイポーラ接合トランジスタの製造方法に係り、特にポリシリコンを使用してトランジスタのエミッタを形成する方法に関する。
【０００２】
【従来の技術】
バイポーラ接合トランジスタ（Bipolar Junction Transisto、以下「ＢＪＴ」という）は、ＭＯＳ電界効果トランジスタに比べて大きな電流および速い動作速度が得られるので、最近は各製品の特定な部分をＭＯＳ電界効果トランジスタの代わりにＢＪＴを使用する場合が増えつつある。
【０００３】
図１は典型的なＢＪＴの垂直構造を示したものである。
図１に示すように、半導体基板１０内には、ベース領域１２、ベース領域１２内に形成されたエミッタ領域１４、およびコレクタ抵抗を減少させるために形成されたコレクタ領域１６が形成されている。また、半導体基板１０上には、絶縁膜１８によりそれぞれ分離されエミッタ領域１４、ベース領域１２およびコレクタ領域１６とそれぞれ接続されるエミッタコンタクト２０、ベースコンタクト２２およびコレクタコンタクト２４が形成されている。
【０００４】
【発明が解決しようとする課題】
前記ＢＪＴの電流利得を増加させるための一方法として、エミッタを高濃度でドーピングさせることによりコレクタ電流を増加させる方法が知られている。しかし、電流利得を増加させるためにエミッタの濃度を増加させる場合、エミッタ−ベース間の降伏電圧（Breakdown Voltage)が低くなり、接合キャパシタンスが増えるという問題がある。
【０００５】
この問題を解決するために、半導体基板に不純物をイオン注入してエミッタを形成方法に代えて、半導体基板上に半導体基板と接触されるようにポリシリコン層を蒸着し、前記ポリシリコン層に不純物をイオン注入してエミッタを形成する方法が提案されている（Silicon Processing for the VLSI Era- Vol. II, pp.500〜504 参照）。
【０００６】
図２〜図８を参照して、従来のポリシリコンエミッタを使用したＰＮＰ構造のＢＪＴ製造方法を説明する。
図２に示すように、コレクタ抵抗を減少させるためのコレクタ領域３２の形成されている半導体基板３０上にフォトレジストを塗布してフォトレジスト層を形成した後、前記フォトレジスト層を蝕刻してフォトレジストパターン３４を形成する。次に、フォトレジストパターン３４をイオン注入マスクとして使用してＮ型の不純物、例えば燐（Ｐ）を注入してベース領域３６を形成する。
【０００７】
次いで、図３に示すように、フォトレジストパターン３４を除去し、例えば酸化物を蒸着して酸化膜を５００〜２０００Åの厚さで形成した後、これをパターニングして酸化膜パターン３８を形成する。
次いで、図４に示すように、酸化膜パターン３８上にポリシリコンを蒸着して５００〜２０００Åの厚さのポリシリコン層４０を形成する。次に、ポリシリコン層４０にＰ型の不純物、例えばホウ素（Ｂ）をイオン注入しアニーリングを施す。これにより、注入されたホウ素不純物がポリシリコン層４０からこのポリシリコン層４０と隣接している基板のベース領域３６中へ拡散されてベース領域３６内にエミッタ領域４２を形成する。
【０００８】
次いで、図５に示すように、不純物の注入されたポリシリコン層４０をパターニングしてエミッタ領域４２と接触するポリシリコンエミッタ４４を形成する。
次いで、図６に示すように、後に形成されるエミッタコンタクト、ベースコンタクトおよびコレクタコンタクトを絶縁させる目的で絶縁物、例えば酸化物を前記結果物上に蒸着して酸化膜４６を形成する。
【０００９】
次いで、図７に示すように、酸化膜４６を等方性蝕刻した後、異方性蝕刻することにより、エミッタコンタクトホールｅ、ベースコンタクトホールｂおよびコレクタコンタクトホールｃを形成する。
そして、図８に示すように、前記結果物全面においてエミッタコンタクトホールｅ、ベースコンタクトホールｂおよびコレクタコンタクトホールｃを埋め込み、かつ酸化膜４６上に一定の厚さを有するように導電層を蒸着する。続いて、前記導電層をパターニングすることにより、ポリシリコンエミッタ４４と接続するエミッタコンタクト５０、ベース領域３６と接続するベースコンタクト５２およびコレクタ領域３２と接続するコレクタコンタクト５４を形成する。
【００１０】
前記のように形成されたポリシリコンエミッタによると、エミッタ領域を薄く形成することにより、ベース−エミッタ間における接合キャパシタンスの増加を防止することができる。しかし、製造工程の面からみると、このポリシリコンエミッタ形成方法によるとポリシリコンエミッタを形成するための写真蝕刻工程が追加されるため、工程が複雑でコストが増加するという短所がある。
【００１１】
本発明の目的は、ポリシリコンエミッタを形成するための写真蝕刻工程の追加を行うことなくポリシリコンエミッタを備えたバイポーラ接合トランジスタを形成する方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記の目的を達成するために、本発明は、半導体基板表面にベース領域およびコレクタ領域を形成した後、前記半導体基板上に第１絶縁膜を形成する第１段階と、前記第１絶縁膜を前記ベース領域の一部が露出されるように等方性蝕刻と異方性蝕刻との組合わせによりパターニングしてエミッタコンタクトホールを形成する第２段階と、前記第２段階で得られた結果物の全面にポリシリコンおよびｉｎ−ｓｉｔｕドーピングポリシリコンから選択されたいずれか１つで形成された第１導電層を形成する第３段階と、前記第１導電層に不純物をイオン注入する第４段階と、前記ベース領域の一部および前記コレクタ領域の一部が露出されるように前記第１絶縁膜および前記第１導電層を等方性蝕刻と異方性蝕刻との組合わせによってパターニングすることにより、前記ベース領域の残部および前記コレクタ領域の残部上に前記第１導電層および前記第１絶縁膜を残留させてベースコンタクトホールおよびコレクタコンタクトホールを形成する第５段階と、前記エミッタコンタクトホール、前記ベースコンタクトホールおよび前記コレクタコンタクトホールの形成されている前記第５段階で得られた結果物の全面に第２導電層を形成する第６段階と、前記第２導電層および前記第１導電層を同時にパターニングして、前記エミッタコンタクトホールを通じて前記基板と接続されるエミッタコンタクト、前記ベースコンタクトホールを通じて前記基板と接続されるベースコンタクト、および前記コレクタコンタクトホールを通じて前記基板と接続されるコレクタコンタクトを形成する第７段階と、を備えることを特徴とするポリシリコンエミッタを備えたバイポーラトランジスタの製造方法を提供する。
【００１３】
望ましい実施例によると、前記第１絶縁膜は、ＬＴＯまたはＨＴＯの単一層に形成したり、ＬＴＯ−ＢＰＳＧ、ＨＴＯ−ＢＰＳＧの二重層に形成することができ、前記第１導電層はポリシリコンまたは in-situドーピングポリシリコン群からいずれか１つを選択して形成することができる。
また、前記第４段階後、アニーリング工程をさらに備えることもでき、前記アニーリングは、８００〜９５０℃の温度と窒素雰囲気で施したり、ＲＴＡ(Rapid Thermal Anneal)方法で６００℃以上の温度と窒素雰囲気で施すことができる。一方、前記第２導電層はポリシリコン、in-situ ドーピングポリシリコン、金属シリサイド群からいずれか１つを選択する。
【００１４】
【作用】
エミッタ領域を薄く形成することにより、ベース−エミッタ接合キャパシタンスの増加を防止することができ、第２導電層のパターニング時にポリシリコンエミッタもセルフアライン（自己整合）され同時にパターニングされる。
【００１５】
【実施例】
以下、添付した図面に基づき本発明の実施例を詳細に説明する。
図９〜図１４は、本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を順に説明するための断面図である。
図９はベース領域１０６を形成する段階を示す。コレクタ抵抗を減少させるためのコレクタ領域１０２の形成されている半導体基板１００上にフォトレジストを塗布してフォトレジスト層を形成し、これをパターニングしてフォトレジストパターン１０４を形成する。このフォトレジストパターン１０４をイオン注入マスクとして使用してＮ型の不純物、例えば燐（Ｐ）をイオン注入して基板１００内にベース領域１０６を形成する。この際、前記Ｎ型の不純物は１３０〜１８０ＫｅＶのエネルギーと３．０×１０13〜１．０×１０14ions／cm2 のドーズでイオン注入する。
【００１６】
図１０は第１絶縁膜１０８を形成する段階を示す。フォトレジストパターン１０４を除去し、基板１００上に第１絶縁膜１０８、例えばＬＴＯ（Low Temperature Oxide）を２０００〜６０００Åの厚さを有するように形成する。この際、第１絶縁膜１０８はＨＴＯ（High Temperature Oxide）で形成することもでき、ＬＴＯまたはＨＴＯとＢＰＳＧの二重層として形成することもできる。
【００１７】
図１１はエミッタコンタクトホールｅ′を形成する段階を示す。基板１００のベース領域１０６の一部が露出されるように第１絶縁膜１０８を蝕刻する。ここで、エミッタコンタクトホールｅ′は、第１絶縁膜１０８を等方性蝕刻した後に異方性蝕刻することにより形成することもでき、また異方性蝕刻のみを施して形成することもできる。
【００１８】
図１２は第１導電層１１０を形成する段階を示す。エミッタコンタクトホールｅ′の形成されている前記結果物全面にポリシリコンを蒸着して５００〜２０００Å厚さの第１導電層１１０を形成する。次いで、第１導電層１１０にＰ型の不純物、例えばホウ素（Ｂ）をイオン注入し８００〜９５０℃の温度の窒素雰囲気でアニーリングを行う。このアニーリングにより、前記ホウ素不純物は第１導電層１１０から第１導電層１１０と隣接している基板のベース領域１０６中へと拡散されてベース領域１０６内にエミッタ領域１１３を形成する。この際、前記ホウ素不純物は５０〜１００ＫｅＶのエネルギーと２．０×１０15〜６．０×１０17ions／cm2 のドーズでイオン注入する。ここで、前記アニーリングは６００℃以上の温度でＲＴＡ方法で行うことができ、第１導電層１１０を in-situポリシリコンで形成することもできる。
【００１９】
図１３はベースコンタクトホールｂ′およびコレクタコンタクトホールｃ′を形成する段階を示す。エミッタコンタクトホールｅ′の形成されている第１絶縁膜１０８および第１導電層１１０を基板１００のベース領域１０６とコレクタ領域１０２の一部が露出されるようにパターニングすることにより、ベースコンタクトホールｂ′およびコレクタコンタクトホールｃ′を形成する。この際、エミッタコンタクトホールｅ′を形成するときと同様に、ベースコンタクトホールｂ′およびコレクタコンタクトホールｃ′は第１導電層１１０および第１絶縁膜１０８を等方性蝕刻した後に異方性蝕刻して形成することもでき、また異方性蝕刻のみを施して形成することもできる。
【００２０】
図１４はエミッタコンタクト１１６、ベースコンタクト１１８およびコレクタコンタクト１２０を形成する段階を示す。前記結果物の全面に、エミッタコンタクト１１６、ベースコンタクト１１８およびコレクタコンタクト１２０を埋め込み、かつ第１導電層１１０上に一定の厚さを有するように第２導電層を蒸着する。次に、前記第２導電層をパターニングしてエミッタコンタクト１１６、ベースコンタクト１１８およびコレクタコンタクト１２０を形成する。このとき、エミッタポリシリコン層１１０も同時にパターニングされてポリシリコンエミッタ１１２が形成される。ここで、前記第２導電層はポリシリコン、 in-situドーピングポリシリコン、および金属シリサイド物質から選択されたいずれか１つであるのが望ましい。
【００２１】
なお、本発明は前記実施例に限定されるものではなく、本発明の思想を逸脱しない範囲内において種々の改変をなし得ることは無論である。
【００２２】
【効果】
以上で説明したように、本発明のポリシリコンエミッタを備えたＢＪＴ製造方法によると、エミッタ領域を薄く形成することにより、ベース−エミッタ接合キャパシタンスの増加を防止することができ、第２導電層のパターニング時にポリシリコンエミッタもセルフアラインされ同時にパターニングされるために、従来に比べて工程の単純化が可能であり、ポリシリコンエミッタのミスアラインが発生するおそれがない。
【図面の簡単な説明】
【図１】半導体基板上に形成された典型的なＢＪＴの垂直構造を示した断面図である。
【図２】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図３】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図４】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図５】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図６】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図７】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図８】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図９】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１０】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１１】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１２】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１３】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１４】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【符号の説明】
１００ 半導体基板
１０２ コレクタ領域
１０４ フォトレジストパターン
１０６ ベース領域
１０８ 第１絶縁膜
１１０ 第１導電層
１１２ ポリシリコンエミッタ
１１３ エミッタ領域
１１６ エミッタコンタクト
１１８ ベースコンタクト
１２０ コレクタコンタクト
【産業上の利用分野】
本発明は、超高集積回路で用いられるバイポーラ接合トランジスタの製造方法に係り、特にポリシリコンを使用してトランジスタのエミッタを形成する方法に関する。
【０００２】
【従来の技術】
バイポーラ接合トランジスタ（Bipolar Junction Transisto、以下「ＢＪＴ」という）は、ＭＯＳ電界効果トランジスタに比べて大きな電流および速い動作速度が得られるので、最近は各製品の特定な部分をＭＯＳ電界効果トランジスタの代わりにＢＪＴを使用する場合が増えつつある。
【０００３】
図１は典型的なＢＪＴの垂直構造を示したものである。
図１に示すように、半導体基板１０内には、ベース領域１２、ベース領域１２内に形成されたエミッタ領域１４、およびコレクタ抵抗を減少させるために形成されたコレクタ領域１６が形成されている。また、半導体基板１０上には、絶縁膜１８によりそれぞれ分離されエミッタ領域１４、ベース領域１２およびコレクタ領域１６とそれぞれ接続されるエミッタコンタクト２０、ベースコンタクト２２およびコレクタコンタクト２４が形成されている。
【０００４】
【発明が解決しようとする課題】
前記ＢＪＴの電流利得を増加させるための一方法として、エミッタを高濃度でドーピングさせることによりコレクタ電流を増加させる方法が知られている。しかし、電流利得を増加させるためにエミッタの濃度を増加させる場合、エミッタ−ベース間の降伏電圧（Breakdown Voltage)が低くなり、接合キャパシタンスが増えるという問題がある。
【０００５】
この問題を解決するために、半導体基板に不純物をイオン注入してエミッタを形成方法に代えて、半導体基板上に半導体基板と接触されるようにポリシリコン層を蒸着し、前記ポリシリコン層に不純物をイオン注入してエミッタを形成する方法が提案されている（Silicon Processing for the VLSI Era- Vol. II, pp.500〜504 参照）。
【０００６】
図２〜図８を参照して、従来のポリシリコンエミッタを使用したＰＮＰ構造のＢＪＴ製造方法を説明する。
図２に示すように、コレクタ抵抗を減少させるためのコレクタ領域３２の形成されている半導体基板３０上にフォトレジストを塗布してフォトレジスト層を形成した後、前記フォトレジスト層を蝕刻してフォトレジストパターン３４を形成する。次に、フォトレジストパターン３４をイオン注入マスクとして使用してＮ型の不純物、例えば燐（Ｐ）を注入してベース領域３６を形成する。
【０００７】
次いで、図３に示すように、フォトレジストパターン３４を除去し、例えば酸化物を蒸着して酸化膜を５００〜２０００Åの厚さで形成した後、これをパターニングして酸化膜パターン３８を形成する。
次いで、図４に示すように、酸化膜パターン３８上にポリシリコンを蒸着して５００〜２０００Åの厚さのポリシリコン層４０を形成する。次に、ポリシリコン層４０にＰ型の不純物、例えばホウ素（Ｂ）をイオン注入しアニーリングを施す。これにより、注入されたホウ素不純物がポリシリコン層４０からこのポリシリコン層４０と隣接している基板のベース領域３６中へ拡散されてベース領域３６内にエミッタ領域４２を形成する。
【０００８】
次いで、図５に示すように、不純物の注入されたポリシリコン層４０をパターニングしてエミッタ領域４２と接触するポリシリコンエミッタ４４を形成する。
次いで、図６に示すように、後に形成されるエミッタコンタクト、ベースコンタクトおよびコレクタコンタクトを絶縁させる目的で絶縁物、例えば酸化物を前記結果物上に蒸着して酸化膜４６を形成する。
【０００９】
次いで、図７に示すように、酸化膜４６を等方性蝕刻した後、異方性蝕刻することにより、エミッタコンタクトホールｅ、ベースコンタクトホールｂおよびコレクタコンタクトホールｃを形成する。
そして、図８に示すように、前記結果物全面においてエミッタコンタクトホールｅ、ベースコンタクトホールｂおよびコレクタコンタクトホールｃを埋め込み、かつ酸化膜４６上に一定の厚さを有するように導電層を蒸着する。続いて、前記導電層をパターニングすることにより、ポリシリコンエミッタ４４と接続するエミッタコンタクト５０、ベース領域３６と接続するベースコンタクト５２およびコレクタ領域３２と接続するコレクタコンタクト５４を形成する。
【００１０】
前記のように形成されたポリシリコンエミッタによると、エミッタ領域を薄く形成することにより、ベース−エミッタ間における接合キャパシタンスの増加を防止することができる。しかし、製造工程の面からみると、このポリシリコンエミッタ形成方法によるとポリシリコンエミッタを形成するための写真蝕刻工程が追加されるため、工程が複雑でコストが増加するという短所がある。
【００１１】
本発明の目的は、ポリシリコンエミッタを形成するための写真蝕刻工程の追加を行うことなくポリシリコンエミッタを備えたバイポーラ接合トランジスタを形成する方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記の目的を達成するために、本発明は、半導体基板表面にベース領域およびコレクタ領域を形成した後、前記半導体基板上に第１絶縁膜を形成する第１段階と、前記第１絶縁膜を前記ベース領域の一部が露出されるように等方性蝕刻と異方性蝕刻との組合わせによりパターニングしてエミッタコンタクトホールを形成する第２段階と、前記第２段階で得られた結果物の全面にポリシリコンおよびｉｎ−ｓｉｔｕドーピングポリシリコンから選択されたいずれか１つで形成された第１導電層を形成する第３段階と、前記第１導電層に不純物をイオン注入する第４段階と、前記ベース領域の一部および前記コレクタ領域の一部が露出されるように前記第１絶縁膜および前記第１導電層を等方性蝕刻と異方性蝕刻との組合わせによってパターニングすることにより、前記ベース領域の残部および前記コレクタ領域の残部上に前記第１導電層および前記第１絶縁膜を残留させてベースコンタクトホールおよびコレクタコンタクトホールを形成する第５段階と、前記エミッタコンタクトホール、前記ベースコンタクトホールおよび前記コレクタコンタクトホールの形成されている前記第５段階で得られた結果物の全面に第２導電層を形成する第６段階と、前記第２導電層および前記第１導電層を同時にパターニングして、前記エミッタコンタクトホールを通じて前記基板と接続されるエミッタコンタクト、前記ベースコンタクトホールを通じて前記基板と接続されるベースコンタクト、および前記コレクタコンタクトホールを通じて前記基板と接続されるコレクタコンタクトを形成する第７段階と、を備えることを特徴とするポリシリコンエミッタを備えたバイポーラトランジスタの製造方法を提供する。
【００１３】
望ましい実施例によると、前記第１絶縁膜は、ＬＴＯまたはＨＴＯの単一層に形成したり、ＬＴＯ−ＢＰＳＧ、ＨＴＯ−ＢＰＳＧの二重層に形成することができ、前記第１導電層はポリシリコンまたは in-situドーピングポリシリコン群からいずれか１つを選択して形成することができる。
また、前記第４段階後、アニーリング工程をさらに備えることもでき、前記アニーリングは、８００〜９５０℃の温度と窒素雰囲気で施したり、ＲＴＡ(Rapid Thermal Anneal)方法で６００℃以上の温度と窒素雰囲気で施すことができる。一方、前記第２導電層はポリシリコン、in-situ ドーピングポリシリコン、金属シリサイド群からいずれか１つを選択する。
【００１４】
【作用】
エミッタ領域を薄く形成することにより、ベース−エミッタ接合キャパシタンスの増加を防止することができ、第２導電層のパターニング時にポリシリコンエミッタもセルフアライン（自己整合）され同時にパターニングされる。
【００１５】
【実施例】
以下、添付した図面に基づき本発明の実施例を詳細に説明する。
図９〜図１４は、本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を順に説明するための断面図である。
図９はベース領域１０６を形成する段階を示す。コレクタ抵抗を減少させるためのコレクタ領域１０２の形成されている半導体基板１００上にフォトレジストを塗布してフォトレジスト層を形成し、これをパターニングしてフォトレジストパターン１０４を形成する。このフォトレジストパターン１０４をイオン注入マスクとして使用してＮ型の不純物、例えば燐（Ｐ）をイオン注入して基板１００内にベース領域１０６を形成する。この際、前記Ｎ型の不純物は１３０〜１８０ＫｅＶのエネルギーと３．０×１０13〜１．０×１０14ions／cm2 のドーズでイオン注入する。
【００１６】
図１０は第１絶縁膜１０８を形成する段階を示す。フォトレジストパターン１０４を除去し、基板１００上に第１絶縁膜１０８、例えばＬＴＯ（Low Temperature Oxide）を２０００〜６０００Åの厚さを有するように形成する。この際、第１絶縁膜１０８はＨＴＯ（High Temperature Oxide）で形成することもでき、ＬＴＯまたはＨＴＯとＢＰＳＧの二重層として形成することもできる。
【００１７】
図１１はエミッタコンタクトホールｅ′を形成する段階を示す。基板１００のベース領域１０６の一部が露出されるように第１絶縁膜１０８を蝕刻する。ここで、エミッタコンタクトホールｅ′は、第１絶縁膜１０８を等方性蝕刻した後に異方性蝕刻することにより形成することもでき、また異方性蝕刻のみを施して形成することもできる。
【００１８】
図１２は第１導電層１１０を形成する段階を示す。エミッタコンタクトホールｅ′の形成されている前記結果物全面にポリシリコンを蒸着して５００〜２０００Å厚さの第１導電層１１０を形成する。次いで、第１導電層１１０にＰ型の不純物、例えばホウ素（Ｂ）をイオン注入し８００〜９５０℃の温度の窒素雰囲気でアニーリングを行う。このアニーリングにより、前記ホウ素不純物は第１導電層１１０から第１導電層１１０と隣接している基板のベース領域１０６中へと拡散されてベース領域１０６内にエミッタ領域１１３を形成する。この際、前記ホウ素不純物は５０〜１００ＫｅＶのエネルギーと２．０×１０15〜６．０×１０17ions／cm2 のドーズでイオン注入する。ここで、前記アニーリングは６００℃以上の温度でＲＴＡ方法で行うことができ、第１導電層１１０を in-situポリシリコンで形成することもできる。
【００１９】
図１３はベースコンタクトホールｂ′およびコレクタコンタクトホールｃ′を形成する段階を示す。エミッタコンタクトホールｅ′の形成されている第１絶縁膜１０８および第１導電層１１０を基板１００のベース領域１０６とコレクタ領域１０２の一部が露出されるようにパターニングすることにより、ベースコンタクトホールｂ′およびコレクタコンタクトホールｃ′を形成する。この際、エミッタコンタクトホールｅ′を形成するときと同様に、ベースコンタクトホールｂ′およびコレクタコンタクトホールｃ′は第１導電層１１０および第１絶縁膜１０８を等方性蝕刻した後に異方性蝕刻して形成することもでき、また異方性蝕刻のみを施して形成することもできる。
【００２０】
図１４はエミッタコンタクト１１６、ベースコンタクト１１８およびコレクタコンタクト１２０を形成する段階を示す。前記結果物の全面に、エミッタコンタクト１１６、ベースコンタクト１１８およびコレクタコンタクト１２０を埋め込み、かつ第１導電層１１０上に一定の厚さを有するように第２導電層を蒸着する。次に、前記第２導電層をパターニングしてエミッタコンタクト１１６、ベースコンタクト１１８およびコレクタコンタクト１２０を形成する。このとき、エミッタポリシリコン層１１０も同時にパターニングされてポリシリコンエミッタ１１２が形成される。ここで、前記第２導電層はポリシリコン、 in-situドーピングポリシリコン、および金属シリサイド物質から選択されたいずれか１つであるのが望ましい。
【００２１】
なお、本発明は前記実施例に限定されるものではなく、本発明の思想を逸脱しない範囲内において種々の改変をなし得ることは無論である。
【００２２】
【効果】
以上で説明したように、本発明のポリシリコンエミッタを備えたＢＪＴ製造方法によると、エミッタ領域を薄く形成することにより、ベース−エミッタ接合キャパシタンスの増加を防止することができ、第２導電層のパターニング時にポリシリコンエミッタもセルフアラインされ同時にパターニングされるために、従来に比べて工程の単純化が可能であり、ポリシリコンエミッタのミスアラインが発生するおそれがない。
【図面の簡単な説明】
【図１】半導体基板上に形成された典型的なＢＪＴの垂直構造を示した断面図である。
【図２】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図３】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図４】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図５】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図６】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図７】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図８】 従来のポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図９】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１０】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１１】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１２】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１３】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【図１４】本発明によるポリシリコンエミッタを備えたＰＮＰ構造のＢＪＴ製造方法を説明するための断面図である。
【符号の説明】
１００ 半導体基板
１０２ コレクタ領域
１０４ フォトレジストパターン
１０６ ベース領域
１０８ 第１絶縁膜
１１０ 第１導電層
１１２ ポリシリコンエミッタ
１１３ エミッタ領域
１１６ エミッタコンタクト
１１８ ベースコンタクト
１２０ コレクタコンタクト
Claims (6)
- 半導体基板表面にベース領域およびコレクタ領域を形成した後、前記半導体基板上に第１絶縁膜を形成する第１段階と、
前記第１絶縁膜を前記ベース領域の一部が露出されるように等方性蝕刻と異方性蝕刻との組合わせによりパターニングしてエミッタコンタクトホールを形成する第２段階と、
前記第２段階で得られた結果物の全面にポリシリコンおよびｉｎ−ｓｉｔｕドーピングポリシリコンから選択されたいずれか１つで形成された第１導電層を形成する第３段階と、
前記第１導電層に不純物をイオン注入する第４段階と、
前記ベース領域の一部および前記コレクタ領域の一部が露出されるように前記第１導電層および前記第１絶縁膜を等方性蝕刻と異方性蝕刻との組合わせによってパターニングすることにより、前記ベース領域の残部および前記コレクタ領域の残部上に前記第１導電層および前記第１絶縁膜を残留させてベースコンタクトホールおよびコレクタコンタクトホールを形成する第５段階と、
前記エミッタコンタクトホール、前記ベースコンタクトホールおよび前記コレクタコンタクトホールの形成されている前記第５段階で得られた結果物の全面に第２導電層を形成する第６段階と、
前記第２導電層および前記第１導電層を同時にパターニングして、前記エミッタコンタクトホールを通じて前記基板と接続されるエミッタコンタクト、前記ベースコンタクトホールを通じて前記基板と接続されるベースコンタクト、および前記コレクタコンタクトホールを通じて前記基板と接続されるコレクタコンタクトを形成する第７段階と、
を備えることを特徴とするポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法。 - 前記第１絶縁膜は、ＬＴＯ、ＨＴＯ、ＬＴＯ−ＢＰＳＧまたはＨＴＯ−ＢＰＳＧの群から選択されたいずれか１つで形成することを特徴とする請求項１記載のポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法。
- 前記第４段階後にアニーリング工程をさらに備えることを特徴とする請求項１記載のポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法。
- 前記アニーリング工程は、８００〜９５０℃の温度の窒素雰囲気下で行うことを特徴とする請求項３記載のポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法。
- 前記アニーリング工程は、６００℃以上の温度の窒素雰囲気下でＲＴＡ方法で行うことを特徴とする請求項３記載のポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法。
- 前記第２導電層は、ポリシリコン、ｉｎ−ｓｉｔｕドーピングポリシリコン、金属シリサイドの群から選択されたいずれか１つで形成されたことを特徴とする請求項１記載のポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013259A KR0161378B1 (ko) | 1994-06-13 | 1994-06-13 | 바이폴라 접합 트랜지스터 제조방법 |
| KR1994P13259 | 1994-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335664A JPH07335664A (ja) | 1995-12-22 |
| JP4276705B2 true JP4276705B2 (ja) | 2009-06-10 |
Family
ID=19385188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14436295A Expired - Fee Related JP4276705B2 (ja) | 1994-06-13 | 1995-06-12 | ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5736447A (ja) |
| JP (1) | JP4276705B2 (ja) |
| KR (1) | KR0161378B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0145058B1 (ko) * | 1994-12-31 | 1998-07-01 | 김광호 | 스태틱 랜덤 억세스 메모리 소자 및 제조방법 |
| KR100534519B1 (ko) * | 1998-09-18 | 2006-03-14 | 주식회사 코오롱 | 크림프성이 우수한 해도형 극세사 및 그의 제조방법. |
| US6180478B1 (en) | 1999-04-19 | 2001-01-30 | Industrial Technology Research Institute | Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance |
| JP4870873B2 (ja) * | 2001-03-08 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20070102789A1 (en) * | 2005-11-09 | 2007-05-10 | International Business Machines Corporation | Bipolar transistor and back-gated transistor structure and method |
| US8486797B1 (en) | 2012-05-25 | 2013-07-16 | International Business Machines Corporation | Bipolar junction transistor with epitaxial contacts |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775453A (en) * | 1980-10-29 | 1982-05-12 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH0817180B2 (ja) * | 1989-06-27 | 1996-02-21 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07114210B2 (ja) * | 1990-01-26 | 1995-12-06 | 株式会社東芝 | 半導体装置の製造方法 |
| US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
| US5420050A (en) * | 1993-12-20 | 1995-05-30 | United Technologies Corporation | Method of enhancing the current gain of bipolar junction transistors |
-
1994
- 1994-06-13 KR KR1019940013259A patent/KR0161378B1/ko not_active IP Right Cessation
-
1995
- 1995-06-12 JP JP14436295A patent/JP4276705B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-26 US US08/686,411 patent/US5736447A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335664A (ja) | 1995-12-22 |
| KR960002878A (ko) | 1996-01-26 |
| US5736447A (en) | 1998-04-07 |
| KR0161378B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04226022A (ja) | 半導体構成体におけるスペーサの形成 | |
| JP2807677B2 (ja) | 集積回路の製造方法 | |
| KR20010031975A (ko) | 횡형 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH06188375A (ja) | 半導体装置およびその製造方法 | |
| US5466615A (en) | Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| WO1995001653A1 (en) | Transistors and methods for fabrication thereof | |
| JPH056963A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4276705B2 (ja) | ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 | |
| US5804476A (en) | Method of forming BiCMOS devices having mosfet and bipolar sections therein | |
| JPH09186171A (ja) | バイポーラトランジスタの製造方法 | |
| KR100245813B1 (ko) | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 | |
| KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2982420B2 (ja) | 半導体集積回路装置 | |
| JP3165715B2 (ja) | 半導体装置の製造方法 | |
| JP3506632B2 (ja) | 半導体装置の製造方法 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP2633559B2 (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| JP2907141B2 (ja) | 半導体装置の製造方法 | |
| JP2915040B2 (ja) | 半導体装置の製造方法 | |
| JP3055781B2 (ja) | 半導体装置及びその製造方法 | |
| JP3093615B2 (ja) | 半導体装置の製造方法 | |
| JP3164375B2 (ja) | トランジスタを形成する方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| KR950012742B1 (ko) | 2극성 및 상보 전계효과 트랜지스터들(BiCMOS)을 동시에 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061023 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |