JP4870873B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4870873B2 JP4870873B2 JP2001065055A JP2001065055A JP4870873B2 JP 4870873 B2 JP4870873 B2 JP 4870873B2 JP 2001065055 A JP2001065055 A JP 2001065055A JP 2001065055 A JP2001065055 A JP 2001065055A JP 4870873 B2 JP4870873 B2 JP 4870873B2
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- film
- manufacturing
- polycrystalline silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims description 132
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 94
- 238000004140 cleaning Methods 0.000 claims description 75
- 239000002585 base Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 25
- 239000007788 liquid Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 20
- 239000007800 oxidant agent Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 239000003513 alkali Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- 150000003839 salts Chemical class 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 239000002253 acid Substances 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタの構造として、大別してコンベンショナルおよびＳＳＴの２種類がある。コンベンショナルと呼ばれる構造は、イオン注入法などにより基板中にコレクタ領域およびベース領域を形成した後、その上部にエミッタ電極を形成し、このエミッタ電極から不純物を熱拡散することによってベース領域中にエミッタ領域を形成するものである。以下、コンベンショナル構造のバイポーラトランジスタの製造方法について図７を参照して説明する。
【０００３】
まず図７（ａ）のように、ｐ型シリコン基板１表面にｎ型不純物をイオン注入してコレクタ領域２を形成し、次いでｐ型不純物をイオン注入してコレクタ領域２表面にベース領域３を形成する。つづいて、この上に絶縁膜４と、第一の多結晶シリコン膜５を、この順で堆積する（図７（ｂ））。この第一の多結晶シリコン膜５の上に開口部を有するレジスト６を形成し（図７（ｃ））、これをマスクとしてドライエッチングによりベース領域に到達する接続孔を形成する。この状態で接続孔内部にエッチング残渣７が付着する（図７（ｄ））。
【０００４】
その後、アッシングおよびレジスト剥離液による処理を行い、次いでフッ化水素酸またはその塩を用いた洗浄を実施した後、純水によるリンスを行う。これにより、レジストおよびエッチング残渣７が除去される。このときリンス後のフッ酸の液残りによる異物８が接続孔内部や第一の多結晶シリコン膜５上に再付着する（図８（ａ））。次に、接続孔内部を埋め込むように基板全面に第二の多結晶シリコン膜１１を堆積した後、第二の多結晶シリコン膜１１中にｎ型不純物をイオン注入し、ひきつづき、基板全体を加熱処理してｎ型不純物をベース領域３中に拡散させてエミッタ領域１４を形成する。その後、第一の多結晶シリコン膜５および第二の多結晶シリコン膜１１を選択的にドライエッチングしてエミッタ電極１５とし、バイポーラトランジスタが完成する（図８（ｂ））。
【０００５】
ところが、この従来技術においては、図８（ａ）に示したようにフッ酸の液残りによる異物８が接続孔内部や第一の多結晶シリコン膜５上に再付着するため、以下の課題を有していた。第一に、エミッタ開口部を形成するドライエッチングの際、第一の多結晶シリコン膜５上の異物８がマスクとなってエッチング残りが発生する。第二に、エミッタ電極１５とベース領域３との界面に異物８が残存するため、エミッタ不純物の拡散が不良となって設計通りのエミッタ領域が形成されなかったり、エミッタ電極抵抗が増大する場合があった。
【０００６】
次にＳＳＴ（Super Self-alignment Technology）と呼ばれる構造について説明する。ＳＳＴの構造では、外部ベース領域がエミッタのまわりにセルフアラインに形成され、多結晶シリコンによってベース領域に引き出される。基板上にベース引き出し用ポリシリコン膜を形成する点、ベース領域を熱拡散により形成するため複数回の熱処理が必要となる点で、前述のコンベンショナル構造と相違する。
【０００７】
図５は特開平６−６９２２５号公報に記載されているＳＳＴ構造のバイポーラトランジスタの製造プロセスである。まず、ｐ型シリコン基板５０１上にｎ+ コレクタ埋込み層５０２とｎ- コレクタエピタキシャル層５０３とが形成されたエピタキシャル基板に素子分離酸化膜５０４を形成する。続いて、硼素を添加したベースポリシリコン膜５０５を堆積し、かつパターニングしたのち、シリコン酸化膜５０６を堆積し、エミッタ形成予定領域のシリコン酸化膜５０６、ｐ+ 型ベースポリシリコン膜５０５に開口を形成し、ｎ- コレクタエピタキシャル層５０３を露出させる（図５（ａ））。次に、全面にシリコン酸化膜を堆積させ、この酸化膜をＲＩＥのような異方性エッチングによりエッチングしてシリコン酸化膜側壁５０７を形成する。そして、窒素雰囲気中での熱処理を行いｐ+ 型外部ベース拡散領域５０８を形成する（図５（ｂ））。続いて、ポリシリコン堆積装置に低温でローディングしたり、水素置換しながらローディングすることにより、エピタキシャル層５０３との界面に自然酸化膜がほとんど被着しないような条件でエミッタ電極となるポリシリコン膜５０９を堆積し、このポリシリコン膜５０９に硼素５１０をイオン注入する。その後、例えば、１０５０℃、６０秒の窒素雰囲気中でランプ加熱を行い硼素をエミッタポリシリコン膜５０９からｎ- エピタキシャル層５０３へ固相拡散させ、内部ベース拡散領域とするための硼素拡散領域５１１を形成する（図５（ｃ））。その後、ポリシリコン膜５０９に砒素５１２をイオン注入し、例えば、１０５０℃、１０秒の窒素雰囲気中でランプ加熱を行い砒素をエミッタポリシリコン膜５０９からｎ- エピタキシャル層５０３へ固相拡散させ、エミッタ拡散領域５１３とベース拡散領域５１１’とを自己整合的に形成する（図５（ｄ））。そして、エミッタポリシリコン膜５０９をパターニングすることによりエミッタポリシリコン電極５０９’を形成する。最後に、ベースコンタクトを開孔し、エミッタポリシリコン電極５０９’およびベース引出し用ポリシリコン電極５０５上に金属電極５１４を被着してパターニングする（図５（ｅ））。以上のような二重拡散法プロセスを用いることにより、各種寄生抵抗、容量を低減するベース拡散領域の浅いバイポーラトランジスタが得られる。
【０００８】
ところが、二重拡散法を使った上記プロセスでは、エミッタ抵抗低減のためにエピタキシャル層５０３上に酸化膜を存在させないようにしているが、そのために、ランプ加熱を繰り返すことにより、拡散源であるエミッタポリシリコン膜５０９の単結晶化が起こる。この単結晶化によってエミッタ・ベース接合部の不純物濃度や深さの制御が困難となり、拡散プロファイルにばらつきを生じさせることとなる。
【０００９】
このような課題を解決するプロセスとして上記公報には、図６に示す製造プロセスが開示されている。まず、従来の製造方法と同様の工程により、Ｐ+ 拡散領域１０３の形成まで行う。それまでの工程において、エピタキシャル層１０１とエミッタポリシリコン膜１０４との界面に５オングストローム以上・２０オングストローム以下の自然酸化膜程度の酸化膜１０５が形成されるように前処理条件や堆積炉への導入条件等を調節する。（図６（ａ））。次に、酸化膜１０５が存在する状態でエピタキシャル層１０１上の全面にエミッタポリシリコン膜１０４を堆積する（図６（ｂ））。その後、このエミッタポリシリコン膜１０４に硼素１０６をイオン注入する（図６（ｃ））。続いて、例えば、９００℃、２０分の窒素雰囲気中の炉加熱を行うことにより、エミッタポリシリコン膜１０４が固相エピタキシャル成長により単結晶化しないように硼素をエミッタポリシリコン１０４からｎ- エピタキシャル層へ固相拡散させ、硼素拡散領域１０７を形成させる。引続き、ポリシリコン膜１０４に砒素１０８をイオン注入する（図６（ｄ））。
【００１０】
その後、例えば９００℃、１０分の窒素雰囲気中の炉加熱を行い砒素をエミッタポリシリコン膜１０４からｎ- エピタキシャル層１０１へ固相拡散させ、エミッタ拡散領域１０９とベース拡散領域１０７とを自己整合的に形成する。そして、例えば、１０００℃、１０秒の窒素雰囲気中のランプ加熱により不純物を活性化させる。その際の熱で、酸化膜１０５はボールアップされた酸化物１０５’となり、これによって、ポリシリコン膜１０４とエピタキシャル層１０１との低抵抗な電気的コンタクトを得る（図６（ｅ））。その後、ポリシリコン膜をパターニングし、最後に、ベースコンタクトを開孔し、エミッタポリシリコン電極およびベースポリシリコン電極上に金属電極を被着してパターニングする。このようなプロセスを採用することにより、ベース・エミッタ拡散プロファイルの良好な制御性が得られるとされている。
【００１１】
ところが、この技術においては、界面の酸化膜１０５が容易にボールアップする形態とするための処理条件の制御が困難であるという課題があった。上記公報における界面の酸化膜１０５は、前処理条件や堆積炉への導入条件等を調節することにより、容易にボールアップされる程度の膜厚に調整されると記載されているが、その制御は必ずしも容易ではなかった。また、このような酸化膜では、特に、ランプ加熱のように高温の熱処理をした場合、エミッタ電極を構成する多結晶シリコンの単結晶化を充分に抑制することが困難であり、電流増幅率（ｈＦＥ）の低下やばらつき、エミッタ電極抵抗の上昇をもたらす場合があった。
【００１２】
【発明が解決しようとする課題】
本発明は上記課題に鑑みなされたものであり、不純物拡散のための熱処理時にエミッタ電極を構成する多結晶シリコンが単結晶化することを界面酸化膜の残存を防ぎつつ確実に抑止すること、これにより、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現することを目的とする。
【００１３】
また本発明は、エミッタ電極形成のためのドライエッチング後の洗浄において、ウオーターマーク等の異物の発生を防止することにより、歩留まりの向上および素子信頼性の向上を図ることを目的とする。
【００１４】
【課題を解決するための手段】
本発明によれば、
シリコン基板の表面近傍に、第一導電型のコレクタ領域と該コレクタ領域の表面に位置する第二導電型のベース領域とを形成する工程と、
前記シリコン基板上に絶縁膜および第一の多結晶シリコン膜をこの順で形成する工程と、
前記絶縁膜および前記第一の多結晶シリコン膜を選択的にエッチングして前記ベース領域に到達する接続孔を形成する工程と、
酸化剤およびアルカリを含む洗浄液を用いて前記第一の多結晶シリコン膜表面および前記接続孔の内部を洗浄するとともに、酸化シリコン薄膜を前記接続孔の底部に形成する酸化シリコン薄膜形成工程と、
前記接続孔の底部の前記酸化シリコン薄膜上に、前記接続孔を埋め込むように全面に第二の多結晶シリコン膜を形成した後、前記第一および第二の多結晶シリコン膜中に第一導電型の不純物を導入する工程と、
基板全体を９５０℃以上で加熱処理し、前記不純物を前記ベース領域中に拡散させて第一導電型のエミッタ領域を形成する工程と、
前記第一および第二の多結晶シリコン膜を選択的にエッチングしてエミッタ電極とする工程と、
を含むことを特徴とする半導体装置の製造方法、が提供される。
【００１５】
本発明によれば、不純物拡散のための熱処理時にエミッタ電極を構成する多結晶シリコンが単結晶化することを、界面酸化膜の残存を防ぎつつ確実に抑止する。このため、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現することができる。従来技術においては、基板全体を加熱処理し、不純物をベース領域中に拡散させてエミッタ領域を形成する際、基板近傍の多結晶シリコンが単結晶化し、エミッタ抵抗の上昇および上記不純物拡散の阻害をもたらすことがあった。本発明は、酸化剤およびアルカリを含む洗浄液を用いた洗浄を行うことによりかかる課題を解決し、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現できる。このような作用効果が得られる理由は、接続孔底部および開口により表出された単結晶シリコン基板表面の表面荒さが増大すること、および、これらの上に酸化シリコン薄膜が形成されることによるものと推察される。ベース領域表面上の多結晶シリコンの単結晶化は、単結晶シリコン基板表面を成長基点として進行する。従来技術においては、成長基点となるシリコン基板表面を酸化膜により覆うことにより単結晶の成長を抑制していた。これに対し本発明においては、酸化膜によって成長起点を覆うことのほか、成長表面の平滑性を低下させることにより単結晶の成長を阻害している。また、酸化膜自体も洗浄液により形成されたものであり、熱酸化あるいは大気中での自然酸化により形成されたものと比べ、薄い膜厚を制御性良く実現できる上、膜質も均一なものとなる。したがって、ボールアップを確実に行うことができ、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現できるのである。
【００１６】
さらに、本発明によれば、基板中にあらかじめコレクタ領域およびベース領域を形成し、その後、加熱処理によって不純物を熱拡散させてエミッタ領域を形成するという工程を採用しているため、加熱処理を一回行うだけで済む。このため、エミッタ拡散源となる多結晶シリコン膜の単結晶化を防止できる。前述の二重拡散法によるＳＳＴ構造形成プロセスでは、ランプ加熱を繰り返す必要があるため、エミッタポリシリコン膜の単結晶化が特に問題となる。これに対し本発明は、不純物拡散のための加熱処理を一回行うだけで済むため、この点からも多結晶シリコン膜の単結晶化を有効に防止できるのである。
【００１８】
本発明においては、前記した効果、すなわち、多結晶シリコンが単結晶化することを抑止しつつ界面酸化膜の残存を防ぐことにより、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現するという効果を奏するほか、以下の作用効果が得られる。
【００１９】
本発明においては、エミッタ電極を構成する多結晶シリコンを、第一および第二の多結晶シリコン膜の２段階に分けて形成している。このため、接続孔形成後、その内部を洗浄する際の洗浄液の選択の自由度が大きくなる。たとえば、多結晶シリコン膜を１段階で形成した場合、エミッタ開口部のエッチング後、エッチング残渣を除去する等の目的でフッ化水素酸またはその塩を含む洗浄液を用いて洗浄したとき、シリコン酸化膜等の絶縁膜が溶解し、膜減りが生じたり接続孔内でサイドエッチングが進行し、設計通りの素子を製造することが困難となる場合がある。本発明においては、絶縁膜上に第一の多結晶シリコン膜を形成するため、絶縁膜が第一の多結晶シリコン膜で覆われた構造となり、このような課題を解決することができる。ところが、このようなプロセスを採用した場合、第一の多結晶シリコン膜上に洗浄液の液残りが発生しやすい状況となる。多結晶シリコンの表面は、シリコン酸化膜等の絶縁膜に比べ、疎水性が高く、ウオーターマークや異物が再付着しやすいからである。本発明は、このような、エミッタ電極を構成する多結晶シリコンを第一および第二の多結晶シリコン膜の２段階に分けて形成した場合に特有の課題を解決するものである。すなわち、酸化剤およびアルカリを含む洗浄液を用いて第一の多結晶シリコン膜表面および接続孔の内部を洗浄することにより、第二の多結晶シリコン膜を堆積する際の下地層を親水性にし、これにより、ウオーターマークや異物が再付着することを防止している。この結果、歩留まりの向上および素子信頼性の向上を図ることできる。
【００２０】
なお、本発明における第一導電型および第二導電型は、それぞれ反対の導電型であればいずれの組み合わせでもよい。すなわち第一導電型がｎ型、第二導電型がｐ型であってもよいし、第一導電型がｐ型、第二導電型がｎ型であってもよい。
【００２１】
本発明に係る半導体装置の製造方法において、上記接続孔を形成した後、フッ化水素酸またはその塩を含む洗浄液による洗浄を行い、次いで、上記酸化剤およびアルカリを含む洗浄液による洗浄を行うことができる。このようにすればエッチング残渣が効果的に除去される。
【００２２】
この場合、フッ化水素酸またはその塩を含む洗浄液による洗浄後の洗浄は、以下の手順とすることができる。
(i)酸化剤および酸を含む洗浄液による洗浄を行い、その後、酸化剤およびアルカリを含む洗浄液による洗浄を行う。
(ii)酸化剤およびアルカリを含む洗浄液による洗浄を行い、その後、酸化剤および酸を含む洗浄液による洗浄を行う。
【００２３】
【発明の実施の形態】
図１（ａ）は本発明の製造方法により得られるバイポーラトランジスタの一例である。シリコン基板１表面近傍にコレクタ領域２が形成され、このコレクタ領域２に内包される姿態でコレクタ領域２表面にベース領域３が形成される。シリコン基板１上に絶縁膜４を介して第一の多結晶シリコン膜５、第二の多結晶シリコン膜１１からなるエミッタ電極が形成されており、エミッタ電極がシリコン基板１と接する部分にエミッタ領域１４が形成されている。また、図１（ｂ）はタングステンおよび多結晶シリコンからなるエミッタ電極を設けた例である。本発明は、このような構造のバイポーラトランジスタに適用することもできる。以下、図１（ａ）のバイポーラトランジスタを例に挙げ、本発明に係る製造方法の一例について説明する。
【００２４】
まず図２（ａ）のように、ｐ型シリコン基板１表面にｎ型不純物をイオン注入してコレクタ領域２を形成し、次いでｐ型不純物をイオン注入してコレクタ領域２表面にベース領域３を形成する。つづいて、この上に絶縁膜４を形成する。絶縁膜４は通常シリコン酸化膜とする。本実施形態では、ＨＴＯ膜（High Temperature Oxide）を採用し、８００〜８２０℃程度の加熱雰囲気下でＬＰ（Low Pressure）ＣＶＤ法により成膜している。膜厚はたとえば５０〜１００ｎｍ程度とする。次に、この上に膜厚５０〜１００ｎｍ程度の第一の多結晶シリコン膜５を堆積する（図２（ｂ））。
【００２５】
この第一の多結晶シリコン膜５の上に開口部を有するレジスト６を形成し（図２（ｃ））、これをマスクとしてドライエッチングによりベース領域に到達する接続孔を形成する。この状態で接続孔内部にエッチング残渣７が付着する（図２（ｄ））。
【００２６】
その後、アッシングおよびレジスト剥離液による処理を行い、次いでフッ化水素酸またはその塩を用いた洗浄を実施した後、純水によるリンスを行う。これにより、レジストおよびエッチング残渣７が除去される。ところが、リンス後のフッ酸の液残りによる異物が接続孔内部や第一の多結晶シリコン膜５上に再付着する（図３（ａ））。従来技術においては、この異物に対する処置は行われていなかったが、本発明においては、洗浄液により除去処理を行う。この洗浄処理は、(i)酸化剤およびアルカリを含む洗浄液による洗浄を必須とし、適宜、(ii)酸化剤および酸を含む洗浄液による洗浄を行うものとする。酸化剤としては、過酸化水素等が好ましく用いられる。また、アルカリとしてはアンモニア等が例示され、酸としては、硫酸、塩酸等が例示される。
この洗浄処理の手順の具体例を以下に示す。
（ａ）ＡＰＭ洗浄
（ｂ）ＳＰＭ洗浄→ＡＰＭ洗浄
（ｃ）ＡＰＭ洗浄→ＨＰＭ洗浄
（ｄ）ＳＰＭ洗浄→ＡＰＭ洗浄→ＨＰＭ洗浄
＊ＡＰＭ：アンモニア、過酸化水素、水からなる洗浄液
ＳＰＭ：硫酸、過酸化水素、水からなる洗浄液
ＨＰＭ：塩酸、過酸化水素、水からなる洗浄液
この間、適宜、純水によるリンス工程や過酸化水素水による洗浄工程を設けても良い。
【００２７】
このような処理を行うことにより、異物が効果的に除去される。また、接続孔底部および第一の多結晶シリコン膜５の表面荒さが増大するとともに、これらの上に酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂが形成される（図３（ｂ））。
【００２８】
次に、接続孔内部を埋め込むように基板全面に第二の多結晶シリコン膜１１を堆積した後、第二の多結晶シリコン膜１１中にｎ型不純物をイオン注入する（図４（ａ））。
【００２９】
その後、基板全体を加熱処理し、ｎ型不純物をベース領域３中に拡散させてエミッタ領域１４を形成する。このとき、酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂがボールアップし、消滅する（図４（ｂ））。図中には、ボールアップ後の界面１２として示されている。このときの加熱処理の方法としては、ＲＴＡ（Rapid Thermal Annealing）等のランプアニール法が好ましい。エミッタ領域１４を設計通りに作製することができ、また、酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂのボールアップを確実に行うことができるからである。加熱処理条件としては、９５０℃以上とすることが好ましく、たとえば、１０００℃〜１１００℃、より好ましくは１０００℃〜１０５０℃とする。処理時間は、たとえば１０〜６０秒とする。
【００３０】
その後、第一の多結晶シリコン膜５および第二の多結晶シリコン膜１１を選択エッチングしてエミッタ電極とし、バイポーラトランジスタを完成する（図４（ｃ））。
【００３１】
本発明においては、酸化剤およびアルカリを含む洗浄液による洗浄を行うため、図３（ｂ）の工程で酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂが形成される。シリコン酸化膜は多結晶シリコンに比べ、親水性が高いため、このような膜が形成されると、その後の液残りがなく、ウオーターマークや異物の発生を防止することができる。したがって、従来技術図３（ｂ）で説明したような異物の発生の問題がない。
【００３２】
また、従来技術においては、図３（ｂ）の熱加熱処理を実施した際、第二の多結晶シリコン膜１１がベース領域３と接する箇所において第二の多結晶シリコン膜１１が単結晶化し、エミッタ抵抗の上昇およびベース領域３への不純物拡散の阻害をもたらすことがあった。本発明においては、このような課題が効果的に解決される。これは、接続孔底部の表面荒さが増大すること、および、これらの上に酸化シリコン薄膜９ａが形成されることによるものと推察される。第二の多結晶シリコン膜１１中の単結晶化は、単結晶のシリコン基板表面を成長基点として進行する。従来技術においては、成長基点となるシリコン基板表面を酸化膜により覆うことにより単結晶の成長を抑制していた。これに対し本発明においては、酸化膜によって成長起点を覆うことのほか、成長表面の平滑性を低下させることにより単結晶の成長を阻害している。また、酸化膜自体も洗浄液により形成されたものであり、熱酸化あるいは大気中での自然酸化により形成されたものと比べ、薄い膜厚を制御性良く実現できる上、膜質も均一なものとなる。したがって、ボールアップを確実に行うことができ、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現できる。
【００３３】
また、本実施形態では、エミッタ電極を構成する多結晶シリコンを、絶縁膜４、第一の多結晶シリコン膜５のように２段階に分けて形成しているため、フッ化水素酸またはその塩を含む洗浄液によってシリコン酸化膜等の絶縁膜が溶解し、膜減りが生じたり接続孔内でサイドエッチングが進行することを防止できる。
【００３４】
なお、本実施形態は多結晶シリコンからなるバイポーラトランジスタの例を示したが、多結晶シリコン上にタングステン等の高融点金属を積層した図１（ｂ）に示す電極構造とすることもできる。
【００３５】
【実施例】
本実施例では図１（ａ）に示す構造のバイポーラトランジスタを作製し、その性能を評価した。以下、このバイポーラトランジスタの作製手順について説明する。
【００３６】
まず図２（ａ）のように、シリコン基板１表面にリンをイオン注入してコレクタ領域２を形成し、次いでボロンをイオン注入してコレクタ領域２表面にベース領域３を形成し、つづいてこの上に酸化シリコンからなる絶縁膜４を形成した。絶縁膜４は８００〜８２０℃程度の加熱雰囲気下でＬＰＣＶＤ法により成膜し、膜厚は５０〜１００ｎｍ程度とした。次に、この上に膜厚５０〜１００ｎｍ程度の第一の多結晶シリコン膜５を堆積した（図２（ｂ））。そして、第一の多結晶シリコン膜５の上に開口部を有するレジスト６を形成し（図２（ｃ））、これをマスクとしてドライエッチングによりベース領域に到達する接続孔を形成した。
【００３７】
その後、アッシングおよびレジスト剥離液による処理を行い、次いでフッ化水素酸またはその塩を用いた洗浄を実施した後、純水によるリンスを行った。これにより、レジストおよびエッチング残渣７が除去される（図３（ａ））。この後、ＡＰＭ（アンモニア：過酸化水素：水＝１：４：２０（体積比））により洗浄を行った。処理温度は５０〜７０℃が好ましいが、本実施例では６０℃程度とした。処理時間は３〜５分である。その後、純水によるリンスを行った後、基板を乾燥させた（図３（ｂ））。
【００３８】
次に、接続孔内部を埋め込むように基板全面に第二の多結晶シリコン膜１１を堆積した後、第二の多結晶シリコン膜１１中に砒素をイオン注入した（図４（ａ））。
【００３９】
その後、基板全体をＲＴＡにより加熱処理し、砒素をベース領域３中に拡散させてエミッタ領域１４を形成した。処理温度は１０２５℃、４０秒とした（図４（ｂ））。
【００４０】
その後、第一の多結晶シリコン膜５および第二の多結晶シリコン膜１１を選択エッチングしてエミッタ電極１５とし、バイポーラトランジスタを完成させた（図４（ｃ））。
【００４１】
以上のようにして得られたバイポーラトランジスタを試料１とする。また、これとあわせて、ＡＰＭによる洗浄を行わないこと以外は上記と同様にしてバイポーラトランジスタを作製した。これを試料２とする。これらの試料についてｈＦＥを測定したところ、試料１では電流増幅率ｈＦＥが顕著に向上し、しかもそのばらつきが低減していることがわかる。また、エミッタ電極抵抗も良好な値を示した。本発明によるバイポーラトランジスタは、ｈＦＥのばらつきが小さく、安定した素子性能が得られることが確認された（図９）。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、不純物拡散のための熱処理時にエミッタ電極を構成する多結晶シリコンが単結晶化することを、界面酸化膜の残存を防止しつつ、確実に防止できる。このため、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現することができる。
【００４３】
また本発明によれば、エミッタ電極形成のためのドライエッチング後の洗浄において、ウオーターマーク等の異物の発生を防止することにより、歩留まりの向上および素子信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の製造方法により得られるバイポーラトランジスタの例を示す図である。
【図２】本発明の製造方法を説明するための図である。
【図３】本発明の製造方法を説明するための図である。
【図４】本発明の製造方法を説明するための図である。
【図５】従来の製造方法を説明するための図である。
【図６】従来の製造方法を説明するための図である。
【図７】従来の製造方法を説明するための図である。
【図８】従来の製造方法を説明するための図である。
【図９】実施例で作製したバイポーラトランジスタの電流増幅率の評価結果である。
【符号の説明】
１ シリコン基板
２ コレクタ領域
３ ベース領域
４ 絶縁膜
５ 第一の多結晶シリコン膜
６ レジスト
７ エッチング残渣
８ 異物
９ａ 酸化シリコン薄膜
９ｂ 酸化シリコン薄膜
１１ 第二の多結晶シリコン膜
１２ ボールアップ後の界面
１４ エミッタ領域
１５ エミッタ電極
１６ タングステン
【発明の属する技術分野】
本発明は、バイポーラトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタの構造として、大別してコンベンショナルおよびＳＳＴの２種類がある。コンベンショナルと呼ばれる構造は、イオン注入法などにより基板中にコレクタ領域およびベース領域を形成した後、その上部にエミッタ電極を形成し、このエミッタ電極から不純物を熱拡散することによってベース領域中にエミッタ領域を形成するものである。以下、コンベンショナル構造のバイポーラトランジスタの製造方法について図７を参照して説明する。
【０００３】
まず図７（ａ）のように、ｐ型シリコン基板１表面にｎ型不純物をイオン注入してコレクタ領域２を形成し、次いでｐ型不純物をイオン注入してコレクタ領域２表面にベース領域３を形成する。つづいて、この上に絶縁膜４と、第一の多結晶シリコン膜５を、この順で堆積する（図７（ｂ））。この第一の多結晶シリコン膜５の上に開口部を有するレジスト６を形成し（図７（ｃ））、これをマスクとしてドライエッチングによりベース領域に到達する接続孔を形成する。この状態で接続孔内部にエッチング残渣７が付着する（図７（ｄ））。
【０００４】
その後、アッシングおよびレジスト剥離液による処理を行い、次いでフッ化水素酸またはその塩を用いた洗浄を実施した後、純水によるリンスを行う。これにより、レジストおよびエッチング残渣７が除去される。このときリンス後のフッ酸の液残りによる異物８が接続孔内部や第一の多結晶シリコン膜５上に再付着する（図８（ａ））。次に、接続孔内部を埋め込むように基板全面に第二の多結晶シリコン膜１１を堆積した後、第二の多結晶シリコン膜１１中にｎ型不純物をイオン注入し、ひきつづき、基板全体を加熱処理してｎ型不純物をベース領域３中に拡散させてエミッタ領域１４を形成する。その後、第一の多結晶シリコン膜５および第二の多結晶シリコン膜１１を選択的にドライエッチングしてエミッタ電極１５とし、バイポーラトランジスタが完成する（図８（ｂ））。
【０００５】
ところが、この従来技術においては、図８（ａ）に示したようにフッ酸の液残りによる異物８が接続孔内部や第一の多結晶シリコン膜５上に再付着するため、以下の課題を有していた。第一に、エミッタ開口部を形成するドライエッチングの際、第一の多結晶シリコン膜５上の異物８がマスクとなってエッチング残りが発生する。第二に、エミッタ電極１５とベース領域３との界面に異物８が残存するため、エミッタ不純物の拡散が不良となって設計通りのエミッタ領域が形成されなかったり、エミッタ電極抵抗が増大する場合があった。
【０００６】
次にＳＳＴ（Super Self-alignment Technology）と呼ばれる構造について説明する。ＳＳＴの構造では、外部ベース領域がエミッタのまわりにセルフアラインに形成され、多結晶シリコンによってベース領域に引き出される。基板上にベース引き出し用ポリシリコン膜を形成する点、ベース領域を熱拡散により形成するため複数回の熱処理が必要となる点で、前述のコンベンショナル構造と相違する。
【０００７】
図５は特開平６−６９２２５号公報に記載されているＳＳＴ構造のバイポーラトランジスタの製造プロセスである。まず、ｐ型シリコン基板５０１上にｎ+ コレクタ埋込み層５０２とｎ- コレクタエピタキシャル層５０３とが形成されたエピタキシャル基板に素子分離酸化膜５０４を形成する。続いて、硼素を添加したベースポリシリコン膜５０５を堆積し、かつパターニングしたのち、シリコン酸化膜５０６を堆積し、エミッタ形成予定領域のシリコン酸化膜５０６、ｐ+ 型ベースポリシリコン膜５０５に開口を形成し、ｎ- コレクタエピタキシャル層５０３を露出させる（図５（ａ））。次に、全面にシリコン酸化膜を堆積させ、この酸化膜をＲＩＥのような異方性エッチングによりエッチングしてシリコン酸化膜側壁５０７を形成する。そして、窒素雰囲気中での熱処理を行いｐ+ 型外部ベース拡散領域５０８を形成する（図５（ｂ））。続いて、ポリシリコン堆積装置に低温でローディングしたり、水素置換しながらローディングすることにより、エピタキシャル層５０３との界面に自然酸化膜がほとんど被着しないような条件でエミッタ電極となるポリシリコン膜５０９を堆積し、このポリシリコン膜５０９に硼素５１０をイオン注入する。その後、例えば、１０５０℃、６０秒の窒素雰囲気中でランプ加熱を行い硼素をエミッタポリシリコン膜５０９からｎ- エピタキシャル層５０３へ固相拡散させ、内部ベース拡散領域とするための硼素拡散領域５１１を形成する（図５（ｃ））。その後、ポリシリコン膜５０９に砒素５１２をイオン注入し、例えば、１０５０℃、１０秒の窒素雰囲気中でランプ加熱を行い砒素をエミッタポリシリコン膜５０９からｎ- エピタキシャル層５０３へ固相拡散させ、エミッタ拡散領域５１３とベース拡散領域５１１’とを自己整合的に形成する（図５（ｄ））。そして、エミッタポリシリコン膜５０９をパターニングすることによりエミッタポリシリコン電極５０９’を形成する。最後に、ベースコンタクトを開孔し、エミッタポリシリコン電極５０９’およびベース引出し用ポリシリコン電極５０５上に金属電極５１４を被着してパターニングする（図５（ｅ））。以上のような二重拡散法プロセスを用いることにより、各種寄生抵抗、容量を低減するベース拡散領域の浅いバイポーラトランジスタが得られる。
【０００８】
ところが、二重拡散法を使った上記プロセスでは、エミッタ抵抗低減のためにエピタキシャル層５０３上に酸化膜を存在させないようにしているが、そのために、ランプ加熱を繰り返すことにより、拡散源であるエミッタポリシリコン膜５０９の単結晶化が起こる。この単結晶化によってエミッタ・ベース接合部の不純物濃度や深さの制御が困難となり、拡散プロファイルにばらつきを生じさせることとなる。
【０００９】
このような課題を解決するプロセスとして上記公報には、図６に示す製造プロセスが開示されている。まず、従来の製造方法と同様の工程により、Ｐ+ 拡散領域１０３の形成まで行う。それまでの工程において、エピタキシャル層１０１とエミッタポリシリコン膜１０４との界面に５オングストローム以上・２０オングストローム以下の自然酸化膜程度の酸化膜１０５が形成されるように前処理条件や堆積炉への導入条件等を調節する。（図６（ａ））。次に、酸化膜１０５が存在する状態でエピタキシャル層１０１上の全面にエミッタポリシリコン膜１０４を堆積する（図６（ｂ））。その後、このエミッタポリシリコン膜１０４に硼素１０６をイオン注入する（図６（ｃ））。続いて、例えば、９００℃、２０分の窒素雰囲気中の炉加熱を行うことにより、エミッタポリシリコン膜１０４が固相エピタキシャル成長により単結晶化しないように硼素をエミッタポリシリコン１０４からｎ- エピタキシャル層へ固相拡散させ、硼素拡散領域１０７を形成させる。引続き、ポリシリコン膜１０４に砒素１０８をイオン注入する（図６（ｄ））。
【００１０】
その後、例えば９００℃、１０分の窒素雰囲気中の炉加熱を行い砒素をエミッタポリシリコン膜１０４からｎ- エピタキシャル層１０１へ固相拡散させ、エミッタ拡散領域１０９とベース拡散領域１０７とを自己整合的に形成する。そして、例えば、１０００℃、１０秒の窒素雰囲気中のランプ加熱により不純物を活性化させる。その際の熱で、酸化膜１０５はボールアップされた酸化物１０５’となり、これによって、ポリシリコン膜１０４とエピタキシャル層１０１との低抵抗な電気的コンタクトを得る（図６（ｅ））。その後、ポリシリコン膜をパターニングし、最後に、ベースコンタクトを開孔し、エミッタポリシリコン電極およびベースポリシリコン電極上に金属電極を被着してパターニングする。このようなプロセスを採用することにより、ベース・エミッタ拡散プロファイルの良好な制御性が得られるとされている。
【００１１】
ところが、この技術においては、界面の酸化膜１０５が容易にボールアップする形態とするための処理条件の制御が困難であるという課題があった。上記公報における界面の酸化膜１０５は、前処理条件や堆積炉への導入条件等を調節することにより、容易にボールアップされる程度の膜厚に調整されると記載されているが、その制御は必ずしも容易ではなかった。また、このような酸化膜では、特に、ランプ加熱のように高温の熱処理をした場合、エミッタ電極を構成する多結晶シリコンの単結晶化を充分に抑制することが困難であり、電流増幅率（ｈＦＥ）の低下やばらつき、エミッタ電極抵抗の上昇をもたらす場合があった。
【００１２】
【発明が解決しようとする課題】
本発明は上記課題に鑑みなされたものであり、不純物拡散のための熱処理時にエミッタ電極を構成する多結晶シリコンが単結晶化することを界面酸化膜の残存を防ぎつつ確実に抑止すること、これにより、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現することを目的とする。
【００１３】
また本発明は、エミッタ電極形成のためのドライエッチング後の洗浄において、ウオーターマーク等の異物の発生を防止することにより、歩留まりの向上および素子信頼性の向上を図ることを目的とする。
【００１４】
【課題を解決するための手段】
本発明によれば、
シリコン基板の表面近傍に、第一導電型のコレクタ領域と該コレクタ領域の表面に位置する第二導電型のベース領域とを形成する工程と、
前記シリコン基板上に絶縁膜および第一の多結晶シリコン膜をこの順で形成する工程と、
前記絶縁膜および前記第一の多結晶シリコン膜を選択的にエッチングして前記ベース領域に到達する接続孔を形成する工程と、
酸化剤およびアルカリを含む洗浄液を用いて前記第一の多結晶シリコン膜表面および前記接続孔の内部を洗浄するとともに、酸化シリコン薄膜を前記接続孔の底部に形成する酸化シリコン薄膜形成工程と、
前記接続孔の底部の前記酸化シリコン薄膜上に、前記接続孔を埋め込むように全面に第二の多結晶シリコン膜を形成した後、前記第一および第二の多結晶シリコン膜中に第一導電型の不純物を導入する工程と、
基板全体を９５０℃以上で加熱処理し、前記不純物を前記ベース領域中に拡散させて第一導電型のエミッタ領域を形成する工程と、
前記第一および第二の多結晶シリコン膜を選択的にエッチングしてエミッタ電極とする工程と、
を含むことを特徴とする半導体装置の製造方法、が提供される。
【００１５】
本発明によれば、不純物拡散のための熱処理時にエミッタ電極を構成する多結晶シリコンが単結晶化することを、界面酸化膜の残存を防ぎつつ確実に抑止する。このため、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現することができる。従来技術においては、基板全体を加熱処理し、不純物をベース領域中に拡散させてエミッタ領域を形成する際、基板近傍の多結晶シリコンが単結晶化し、エミッタ抵抗の上昇および上記不純物拡散の阻害をもたらすことがあった。本発明は、酸化剤およびアルカリを含む洗浄液を用いた洗浄を行うことによりかかる課題を解決し、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現できる。このような作用効果が得られる理由は、接続孔底部および開口により表出された単結晶シリコン基板表面の表面荒さが増大すること、および、これらの上に酸化シリコン薄膜が形成されることによるものと推察される。ベース領域表面上の多結晶シリコンの単結晶化は、単結晶シリコン基板表面を成長基点として進行する。従来技術においては、成長基点となるシリコン基板表面を酸化膜により覆うことにより単結晶の成長を抑制していた。これに対し本発明においては、酸化膜によって成長起点を覆うことのほか、成長表面の平滑性を低下させることにより単結晶の成長を阻害している。また、酸化膜自体も洗浄液により形成されたものであり、熱酸化あるいは大気中での自然酸化により形成されたものと比べ、薄い膜厚を制御性良く実現できる上、膜質も均一なものとなる。したがって、ボールアップを確実に行うことができ、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現できるのである。
【００１６】
さらに、本発明によれば、基板中にあらかじめコレクタ領域およびベース領域を形成し、その後、加熱処理によって不純物を熱拡散させてエミッタ領域を形成するという工程を採用しているため、加熱処理を一回行うだけで済む。このため、エミッタ拡散源となる多結晶シリコン膜の単結晶化を防止できる。前述の二重拡散法によるＳＳＴ構造形成プロセスでは、ランプ加熱を繰り返す必要があるため、エミッタポリシリコン膜の単結晶化が特に問題となる。これに対し本発明は、不純物拡散のための加熱処理を一回行うだけで済むため、この点からも多結晶シリコン膜の単結晶化を有効に防止できるのである。
【００１８】
本発明においては、前記した効果、すなわち、多結晶シリコンが単結晶化することを抑止しつつ界面酸化膜の残存を防ぐことにより、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現するという効果を奏するほか、以下の作用効果が得られる。
【００１９】
本発明においては、エミッタ電極を構成する多結晶シリコンを、第一および第二の多結晶シリコン膜の２段階に分けて形成している。このため、接続孔形成後、その内部を洗浄する際の洗浄液の選択の自由度が大きくなる。たとえば、多結晶シリコン膜を１段階で形成した場合、エミッタ開口部のエッチング後、エッチング残渣を除去する等の目的でフッ化水素酸またはその塩を含む洗浄液を用いて洗浄したとき、シリコン酸化膜等の絶縁膜が溶解し、膜減りが生じたり接続孔内でサイドエッチングが進行し、設計通りの素子を製造することが困難となる場合がある。本発明においては、絶縁膜上に第一の多結晶シリコン膜を形成するため、絶縁膜が第一の多結晶シリコン膜で覆われた構造となり、このような課題を解決することができる。ところが、このようなプロセスを採用した場合、第一の多結晶シリコン膜上に洗浄液の液残りが発生しやすい状況となる。多結晶シリコンの表面は、シリコン酸化膜等の絶縁膜に比べ、疎水性が高く、ウオーターマークや異物が再付着しやすいからである。本発明は、このような、エミッタ電極を構成する多結晶シリコンを第一および第二の多結晶シリコン膜の２段階に分けて形成した場合に特有の課題を解決するものである。すなわち、酸化剤およびアルカリを含む洗浄液を用いて第一の多結晶シリコン膜表面および接続孔の内部を洗浄することにより、第二の多結晶シリコン膜を堆積する際の下地層を親水性にし、これにより、ウオーターマークや異物が再付着することを防止している。この結果、歩留まりの向上および素子信頼性の向上を図ることできる。
【００２０】
なお、本発明における第一導電型および第二導電型は、それぞれ反対の導電型であればいずれの組み合わせでもよい。すなわち第一導電型がｎ型、第二導電型がｐ型であってもよいし、第一導電型がｐ型、第二導電型がｎ型であってもよい。
【００２１】
本発明に係る半導体装置の製造方法において、上記接続孔を形成した後、フッ化水素酸またはその塩を含む洗浄液による洗浄を行い、次いで、上記酸化剤およびアルカリを含む洗浄液による洗浄を行うことができる。このようにすればエッチング残渣が効果的に除去される。
【００２２】
この場合、フッ化水素酸またはその塩を含む洗浄液による洗浄後の洗浄は、以下の手順とすることができる。
(i)酸化剤および酸を含む洗浄液による洗浄を行い、その後、酸化剤およびアルカリを含む洗浄液による洗浄を行う。
(ii)酸化剤およびアルカリを含む洗浄液による洗浄を行い、その後、酸化剤および酸を含む洗浄液による洗浄を行う。
【００２３】
【発明の実施の形態】
図１（ａ）は本発明の製造方法により得られるバイポーラトランジスタの一例である。シリコン基板１表面近傍にコレクタ領域２が形成され、このコレクタ領域２に内包される姿態でコレクタ領域２表面にベース領域３が形成される。シリコン基板１上に絶縁膜４を介して第一の多結晶シリコン膜５、第二の多結晶シリコン膜１１からなるエミッタ電極が形成されており、エミッタ電極がシリコン基板１と接する部分にエミッタ領域１４が形成されている。また、図１（ｂ）はタングステンおよび多結晶シリコンからなるエミッタ電極を設けた例である。本発明は、このような構造のバイポーラトランジスタに適用することもできる。以下、図１（ａ）のバイポーラトランジスタを例に挙げ、本発明に係る製造方法の一例について説明する。
【００２４】
まず図２（ａ）のように、ｐ型シリコン基板１表面にｎ型不純物をイオン注入してコレクタ領域２を形成し、次いでｐ型不純物をイオン注入してコレクタ領域２表面にベース領域３を形成する。つづいて、この上に絶縁膜４を形成する。絶縁膜４は通常シリコン酸化膜とする。本実施形態では、ＨＴＯ膜（High Temperature Oxide）を採用し、８００〜８２０℃程度の加熱雰囲気下でＬＰ（Low Pressure）ＣＶＤ法により成膜している。膜厚はたとえば５０〜１００ｎｍ程度とする。次に、この上に膜厚５０〜１００ｎｍ程度の第一の多結晶シリコン膜５を堆積する（図２（ｂ））。
【００２５】
この第一の多結晶シリコン膜５の上に開口部を有するレジスト６を形成し（図２（ｃ））、これをマスクとしてドライエッチングによりベース領域に到達する接続孔を形成する。この状態で接続孔内部にエッチング残渣７が付着する（図２（ｄ））。
【００２６】
その後、アッシングおよびレジスト剥離液による処理を行い、次いでフッ化水素酸またはその塩を用いた洗浄を実施した後、純水によるリンスを行う。これにより、レジストおよびエッチング残渣７が除去される。ところが、リンス後のフッ酸の液残りによる異物が接続孔内部や第一の多結晶シリコン膜５上に再付着する（図３（ａ））。従来技術においては、この異物に対する処置は行われていなかったが、本発明においては、洗浄液により除去処理を行う。この洗浄処理は、(i)酸化剤およびアルカリを含む洗浄液による洗浄を必須とし、適宜、(ii)酸化剤および酸を含む洗浄液による洗浄を行うものとする。酸化剤としては、過酸化水素等が好ましく用いられる。また、アルカリとしてはアンモニア等が例示され、酸としては、硫酸、塩酸等が例示される。
この洗浄処理の手順の具体例を以下に示す。
（ａ）ＡＰＭ洗浄
（ｂ）ＳＰＭ洗浄→ＡＰＭ洗浄
（ｃ）ＡＰＭ洗浄→ＨＰＭ洗浄
（ｄ）ＳＰＭ洗浄→ＡＰＭ洗浄→ＨＰＭ洗浄
＊ＡＰＭ：アンモニア、過酸化水素、水からなる洗浄液
ＳＰＭ：硫酸、過酸化水素、水からなる洗浄液
ＨＰＭ：塩酸、過酸化水素、水からなる洗浄液
この間、適宜、純水によるリンス工程や過酸化水素水による洗浄工程を設けても良い。
【００２７】
このような処理を行うことにより、異物が効果的に除去される。また、接続孔底部および第一の多結晶シリコン膜５の表面荒さが増大するとともに、これらの上に酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂが形成される（図３（ｂ））。
【００２８】
次に、接続孔内部を埋め込むように基板全面に第二の多結晶シリコン膜１１を堆積した後、第二の多結晶シリコン膜１１中にｎ型不純物をイオン注入する（図４（ａ））。
【００２９】
その後、基板全体を加熱処理し、ｎ型不純物をベース領域３中に拡散させてエミッタ領域１４を形成する。このとき、酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂがボールアップし、消滅する（図４（ｂ））。図中には、ボールアップ後の界面１２として示されている。このときの加熱処理の方法としては、ＲＴＡ（Rapid Thermal Annealing）等のランプアニール法が好ましい。エミッタ領域１４を設計通りに作製することができ、また、酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂのボールアップを確実に行うことができるからである。加熱処理条件としては、９５０℃以上とすることが好ましく、たとえば、１０００℃〜１１００℃、より好ましくは１０００℃〜１０５０℃とする。処理時間は、たとえば１０〜６０秒とする。
【００３０】
その後、第一の多結晶シリコン膜５および第二の多結晶シリコン膜１１を選択エッチングしてエミッタ電極とし、バイポーラトランジスタを完成する（図４（ｃ））。
【００３１】
本発明においては、酸化剤およびアルカリを含む洗浄液による洗浄を行うため、図３（ｂ）の工程で酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂが形成される。シリコン酸化膜は多結晶シリコンに比べ、親水性が高いため、このような膜が形成されると、その後の液残りがなく、ウオーターマークや異物の発生を防止することができる。したがって、従来技術図３（ｂ）で説明したような異物の発生の問題がない。
【００３２】
また、従来技術においては、図３（ｂ）の熱加熱処理を実施した際、第二の多結晶シリコン膜１１がベース領域３と接する箇所において第二の多結晶シリコン膜１１が単結晶化し、エミッタ抵抗の上昇およびベース領域３への不純物拡散の阻害をもたらすことがあった。本発明においては、このような課題が効果的に解決される。これは、接続孔底部の表面荒さが増大すること、および、これらの上に酸化シリコン薄膜９ａが形成されることによるものと推察される。第二の多結晶シリコン膜１１中の単結晶化は、単結晶のシリコン基板表面を成長基点として進行する。従来技術においては、成長基点となるシリコン基板表面を酸化膜により覆うことにより単結晶の成長を抑制していた。これに対し本発明においては、酸化膜によって成長起点を覆うことのほか、成長表面の平滑性を低下させることにより単結晶の成長を阻害している。また、酸化膜自体も洗浄液により形成されたものであり、熱酸化あるいは大気中での自然酸化により形成されたものと比べ、薄い膜厚を制御性良く実現できる上、膜質も均一なものとなる。したがって、ボールアップを確実に行うことができ、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現できる。
【００３３】
また、本実施形態では、エミッタ電極を構成する多結晶シリコンを、絶縁膜４、第一の多結晶シリコン膜５のように２段階に分けて形成しているため、フッ化水素酸またはその塩を含む洗浄液によってシリコン酸化膜等の絶縁膜が溶解し、膜減りが生じたり接続孔内でサイドエッチングが進行することを防止できる。
【００３４】
なお、本実施形態は多結晶シリコンからなるバイポーラトランジスタの例を示したが、多結晶シリコン上にタングステン等の高融点金属を積層した図１（ｂ）に示す電極構造とすることもできる。
【００３５】
【実施例】
本実施例では図１（ａ）に示す構造のバイポーラトランジスタを作製し、その性能を評価した。以下、このバイポーラトランジスタの作製手順について説明する。
【００３６】
まず図２（ａ）のように、シリコン基板１表面にリンをイオン注入してコレクタ領域２を形成し、次いでボロンをイオン注入してコレクタ領域２表面にベース領域３を形成し、つづいてこの上に酸化シリコンからなる絶縁膜４を形成した。絶縁膜４は８００〜８２０℃程度の加熱雰囲気下でＬＰＣＶＤ法により成膜し、膜厚は５０〜１００ｎｍ程度とした。次に、この上に膜厚５０〜１００ｎｍ程度の第一の多結晶シリコン膜５を堆積した（図２（ｂ））。そして、第一の多結晶シリコン膜５の上に開口部を有するレジスト６を形成し（図２（ｃ））、これをマスクとしてドライエッチングによりベース領域に到達する接続孔を形成した。
【００３７】
その後、アッシングおよびレジスト剥離液による処理を行い、次いでフッ化水素酸またはその塩を用いた洗浄を実施した後、純水によるリンスを行った。これにより、レジストおよびエッチング残渣７が除去される（図３（ａ））。この後、ＡＰＭ（アンモニア：過酸化水素：水＝１：４：２０（体積比））により洗浄を行った。処理温度は５０〜７０℃が好ましいが、本実施例では６０℃程度とした。処理時間は３〜５分である。その後、純水によるリンスを行った後、基板を乾燥させた（図３（ｂ））。
【００３８】
次に、接続孔内部を埋め込むように基板全面に第二の多結晶シリコン膜１１を堆積した後、第二の多結晶シリコン膜１１中に砒素をイオン注入した（図４（ａ））。
【００３９】
その後、基板全体をＲＴＡにより加熱処理し、砒素をベース領域３中に拡散させてエミッタ領域１４を形成した。処理温度は１０２５℃、４０秒とした（図４（ｂ））。
【００４０】
その後、第一の多結晶シリコン膜５および第二の多結晶シリコン膜１１を選択エッチングしてエミッタ電極１５とし、バイポーラトランジスタを完成させた（図４（ｃ））。
【００４１】
以上のようにして得られたバイポーラトランジスタを試料１とする。また、これとあわせて、ＡＰＭによる洗浄を行わないこと以外は上記と同様にしてバイポーラトランジスタを作製した。これを試料２とする。これらの試料についてｈＦＥを測定したところ、試料１では電流増幅率ｈＦＥが顕著に向上し、しかもそのばらつきが低減していることがわかる。また、エミッタ電極抵抗も良好な値を示した。本発明によるバイポーラトランジスタは、ｈＦＥのばらつきが小さく、安定した素子性能が得られることが確認された（図９）。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、不純物拡散のための熱処理時にエミッタ電極を構成する多結晶シリコンが単結晶化することを、界面酸化膜の残存を防止しつつ、確実に防止できる。このため、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現することができる。
【００４３】
また本発明によれば、エミッタ電極形成のためのドライエッチング後の洗浄において、ウオーターマーク等の異物の発生を防止することにより、歩留まりの向上および素子信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の製造方法により得られるバイポーラトランジスタの例を示す図である。
【図２】本発明の製造方法を説明するための図である。
【図３】本発明の製造方法を説明するための図である。
【図４】本発明の製造方法を説明するための図である。
【図５】従来の製造方法を説明するための図である。
【図６】従来の製造方法を説明するための図である。
【図７】従来の製造方法を説明するための図である。
【図８】従来の製造方法を説明するための図である。
【図９】実施例で作製したバイポーラトランジスタの電流増幅率の評価結果である。
【符号の説明】
１ シリコン基板
２ コレクタ領域
３ ベース領域
４ 絶縁膜
５ 第一の多結晶シリコン膜
６ レジスト
７ エッチング残渣
８ 異物
９ａ 酸化シリコン薄膜
９ｂ 酸化シリコン薄膜
１１ 第二の多結晶シリコン膜
１２ ボールアップ後の界面
１４ エミッタ領域
１５ エミッタ電極
１６ タングステン
Claims (6)
- シリコン基板の表面近傍に、第一導電型のコレクタ領域と該コレクタ領域の表面に位置する第二導電型のベース領域とを形成する工程と、
前記シリコン基板上に絶縁膜および第一の多結晶シリコン膜をこの順で形成する工程と、
前記絶縁膜および前記第一の多結晶シリコン膜を選択的にエッチングして前記ベース領域に到達する接続孔を形成する工程と、
酸化剤およびアルカリを含む洗浄液を用いて前記第一の多結晶シリコン膜表面および前記接続孔の内部を洗浄するとともに、酸化シリコン薄膜を前記接続孔の底部に形成する酸化シリコン薄膜形成工程と、
前記接続孔の底部の前記酸化シリコン薄膜上に、前記接続孔を埋め込むように全面に第二の多結晶シリコン膜を形成した後、前記第一および第二の多結晶シリコン膜中に第一導電型の不純物を導入する工程と、
基板全体を９５０℃以上で加熱処理し、前記不純物を前記ベース領域中に拡散させて第一導電型のエミッタ領域を形成する工程と、
前記第一および第二の多結晶シリコン膜を選択的にエッチングしてエミッタ電極とする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記接続孔を形成する工程の後の前記酸化シリコン薄膜形成工程において、
フッ化水素酸またはその塩を含む洗浄液による洗浄を行い、次いで、前記酸化剤およびアルカリを含む洗浄液による洗浄を行うことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記接続孔を形成する工程の後の前記酸化シリコン薄膜形成工程において、
フッ化水素酸またはその塩を含む洗浄液による洗浄を行い、次いで、酸化剤および酸を含む洗浄液による洗浄を行い、その後、前記酸化剤およびアルカリを含む洗浄液による洗浄を行うことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記接続孔を形成する工程の後の前記酸化シリコン薄膜形成工程において、
フッ化水素酸またはその塩を含む洗浄液による洗浄を行い、次いで、前記酸化剤およびアルカリを含む洗浄液による洗浄を行い、その後、酸化剤および酸を含む洗浄液による洗浄を行うことを特徴とする半導体装置の製造方法。 - 請求項１乃至４いずれかに記載の半導体装置の製造方法において、
前記酸化剤およびアルカリを含む洗浄液は、過酸化水素、アンモニアおよび水を含有することを特徴とする半導体装置の製造方法。 - 請求項１乃至５いずれかに記載の半導体装置の製造方法において、
前記エミッタ領域を形成するための前記加熱処理を、ランプアニール法により行うことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065055A JP4870873B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
| US10/090,626 US6472287B2 (en) | 2001-03-08 | 2002-03-06 | Manufacturing method of semiconductor with a cleansing agent |
| EP02251663A EP1239513B1 (en) | 2001-03-08 | 2002-03-08 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065055A JP4870873B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270813A JP2002270813A (ja) | 2002-09-20 |
| JP4870873B2 true JP4870873B2 (ja) | 2012-02-08 |
Family
ID=18923777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001065055A Expired - Fee Related JP4870873B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6472287B2 (ja) |
| EP (1) | EP1239513B1 (ja) |
| JP (1) | JP4870873B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324861A (ja) * | 2001-04-24 | 2002-11-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US20070045227A1 (en) * | 2005-08-31 | 2007-03-01 | Chih-Ning Wu | Method of stripping photoresist |
| JP2007227775A (ja) * | 2006-02-24 | 2007-09-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| EP2149147A1 (en) * | 2007-05-14 | 2010-02-03 | Basf Se | Method for removing etching residues from semiconductor components |
| JP2009071181A (ja) * | 2007-09-14 | 2009-04-02 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2015191947A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8501769A (nl) * | 1984-10-02 | 1986-05-01 | Imec Interuniversitair Micro E | Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan. |
| US4797372A (en) * | 1985-11-01 | 1989-01-10 | Texas Instruments Incorporated | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device |
| JPH0628266B2 (ja) * | 1986-07-09 | 1994-04-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5065208A (en) * | 1987-01-30 | 1991-11-12 | Texas Instruments Incorporated | Integrated bipolar and CMOS transistor with titanium nitride interconnections |
| JP2906416B2 (ja) | 1988-09-16 | 1999-06-21 | ソニー株式会社 | シリコンのエッチング方法 |
| JPH0399440A (ja) * | 1989-09-12 | 1991-04-24 | Canon Inc | 半導体デバイスおよびその作製方法 |
| JPH03246947A (ja) * | 1990-02-23 | 1991-11-05 | Sony Corp | 半導体装置 |
| US5238849A (en) * | 1990-08-30 | 1993-08-24 | Nec Corporation | Method of fabricating semiconductor device |
| JPH0521595A (ja) * | 1991-07-10 | 1993-01-29 | Sharp Corp | 半導体基板の洗浄方法 |
| JPH0669225A (ja) * | 1992-08-19 | 1994-03-11 | Toshiba Corp | バイポーラトランジスタの製造方法 |
| KR0161378B1 (ko) * | 1994-06-13 | 1998-12-01 | 김광호 | 바이폴라 접합 트랜지스터 제조방법 |
| US6124211A (en) * | 1994-06-14 | 2000-09-26 | Fsi International, Inc. | Cleaning method |
| JPH09306867A (ja) * | 1996-05-14 | 1997-11-28 | Toyota Central Res & Dev Lab Inc | 半導体装置の製造方法 |
| JP3651160B2 (ja) * | 1997-01-31 | 2005-05-25 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH10335341A (ja) * | 1997-05-28 | 1998-12-18 | Sony Corp | 半導体装置の製造方法 |
| JP3528534B2 (ja) * | 1997-09-08 | 2004-05-17 | 信越半導体株式会社 | シリコンウエーハの洗浄方法 |
| FR2805923B1 (fr) * | 2000-03-06 | 2002-05-24 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne |
-
2001
- 2001-03-08 JP JP2001065055A patent/JP4870873B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-06 US US10/090,626 patent/US6472287B2/en not_active Expired - Lifetime
- 2002-03-08 EP EP02251663A patent/EP1239513B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1239513A2 (en) | 2002-09-11 |
| EP1239513B1 (en) | 2011-11-09 |
| JP2002270813A (ja) | 2002-09-20 |
| US20020127832A1 (en) | 2002-09-12 |
| EP1239513A3 (en) | 2003-05-28 |
| US6472287B2 (en) | 2002-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699921B2 (ja) | 半導体装置の製造方法 | |
| JP4870873B2 (ja) | 半導体装置の製造方法 | |
| JP3769208B2 (ja) | 半導体装置の製造方法と半導体装置 | |
| JP2002184783A (ja) | 半導体装置の製造方法 | |
| US6939802B2 (en) | Method of manufacturing a semiconductor device | |
| JPH11283991A (ja) | 半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| KR100406590B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3417114B2 (ja) | 半導体装置の製造方法 | |
| KR100333647B1 (ko) | 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법 | |
| JP4102709B2 (ja) | 半導体装置の製造方法 | |
| KR0172290B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100296125B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH11145283A (ja) | 半導体装置の製造方法 | |
| KR20020041626A (ko) | 모스 트랜지스터 제조방법 | |
| JPH0136251B2 (ja) | ||
| JPH08264651A (ja) | 半導体装置の製造方法 | |
| JPS5922343A (ja) | 半導体装置の製造方法 | |
| KR980011871A (ko) | 샐리사이드(salicide) 공정을 이용한 반도체장치의 제조방법 | |
| JPH03242937A (ja) | 半導体装置の製造方法 | |
| JPH0221657A (ja) | 半導体記憶装置の製造方法 | |
| JPH0557734B2 (ja) | ||
| KR19980034234A (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090224 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4870873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |