JP2002324861A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002324861A JP2002324861A JP2001126588A JP2001126588A JP2002324861A JP 2002324861 A JP2002324861 A JP 2002324861A JP 2001126588 A JP2001126588 A JP 2001126588A JP 2001126588 A JP2001126588 A JP 2001126588A JP 2002324861 A JP2002324861 A JP 2002324861A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- polysilicon
- conductivity type
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 シリコンとポリシリコン間、あるいはポリシ
リコンとポリシリコン間のコンタクト抵抗のバラツキが
小さく、安定したデバイス特性を有する半導体装置およ
びその製造方法を提供する。 【解決手段】 上層ポリシリコン膜１１を形成する前の
洗浄工程において、Ｈ2Ｏ2 処理を行いシリコン表面に
０．５ｎｍ〜１０ｎｍ厚程度（この膜を介して不純物拡
散が起こる程度）の薄くかつ均一な酸化膜２０を形成
し、上層ポリシリコン膜１１形成後、ＲＴＰ法による短
時間高温アニール処理を施して薄くかつ均一な酸化膜２
０に均一に除去部分を形成する。
リコンとポリシリコン間のコンタクト抵抗のバラツキが
小さく、安定したデバイス特性を有する半導体装置およ
びその製造方法を提供する。 【解決手段】 上層ポリシリコン膜１１を形成する前の
洗浄工程において、Ｈ2Ｏ2 処理を行いシリコン表面に
０．５ｎｍ〜１０ｎｍ厚程度（この膜を介して不純物拡
散が起こる程度）の薄くかつ均一な酸化膜２０を形成
し、上層ポリシリコン膜１１形成後、ＲＴＰ法による短
時間高温アニール処理を施して薄くかつ均一な酸化膜２
０に均一に除去部分を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
その製造方法に関するものである。
その製造方法に関するものである。
【０００２】
【従来の技術】ＢｉＣＭＯＳ半導体集積回路等におい
て、集積度の向上および製造工程の簡略化のために、シ
リコンとポリシリコン、あるいはポリシリコンとポリシ
リコンの高融点材料同士を直接コンタクトして電極形成
を行う方法が多用されている。図５、図６、図７は従来
の高融点材料同士の直接コンタクト部を含むＢｉＣＭＯ
Ｓ半導体装置およびその製造方法の一例を説明するため
の図である。図において、１はｐ型シリコン基板、２は
ｎ型埋込拡散層、３はｎ型エピタキシャル層、４はｐ型
分離層、５はｐ型ウエル層、６はＬＯＣＯＳ（Ｌｏｃａ
ｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）酸化
膜、７はゲート絶縁酸化膜、８はｐ型ベース層、９はｎ
型エミッタ層、１０は下層ポリシリコン電極膜、１１は
上層ポリシリコン電極膜、１２はＷＳｉ電極膜、１３は
ｐ型ソースドレイン拡散層、１４はｎ型ソースドレイン
拡散層、１５はＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等からなる層間絶縁
膜、１６はＡｌＳｉＣｕ膜等からなる金属電極膜、１７
はｐ−ＳｉＮ膜等からなる最終保護膜、３０は自然酸化
膜である。
て、集積度の向上および製造工程の簡略化のために、シ
リコンとポリシリコン、あるいはポリシリコンとポリシ
リコンの高融点材料同士を直接コンタクトして電極形成
を行う方法が多用されている。図５、図６、図７は従来
の高融点材料同士の直接コンタクト部を含むＢｉＣＭＯ
Ｓ半導体装置およびその製造方法の一例を説明するため
の図である。図において、１はｐ型シリコン基板、２は
ｎ型埋込拡散層、３はｎ型エピタキシャル層、４はｐ型
分離層、５はｐ型ウエル層、６はＬＯＣＯＳ（Ｌｏｃａ
ｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）酸化
膜、７はゲート絶縁酸化膜、８はｐ型ベース層、９はｎ
型エミッタ層、１０は下層ポリシリコン電極膜、１１は
上層ポリシリコン電極膜、１２はＷＳｉ電極膜、１３は
ｐ型ソースドレイン拡散層、１４はｎ型ソースドレイン
拡散層、１５はＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等からなる層間絶縁
膜、１６はＡｌＳｉＣｕ膜等からなる金属電極膜、１７
はｐ−ＳｉＮ膜等からなる最終保護膜、３０は自然酸化
膜である。
【０００３】次に、従来のＢｉＣＭＯＳ半導体装置の製
造方法を図６および図７を用いて説明する。まず、図６
（ａ）に示すように、ｐ型シリコン基板１中に選択的に
ｎ型埋込拡散層２を形成した後、全面にｎ型エピタキシ
ャル層３を形成する。次に、ｐ型分離層４およびｐ型ウ
エル層５を形成した後、ＬＯＣＯＳ法によりＬＯＣＯＳ
酸化膜６を形成する。さらに、１０〜１００ｎｍ程度の
ゲート絶縁酸化膜７を形成する。次に、図６（ｂ）に示
すように、ｐ型ベース層８を写真製版法およびイオン注
入法により選択的に形成した後、全面に下層ポリシリコ
ン電極膜１０を減圧ＣＶＤ法により形成する。次に、下
層ポリシリコン電極膜１０とゲート絶縁酸化膜７を写真
製版法により形成したレジストを用いて選択的にエッチ
ングし、さらに、イオン注入法により砒素を注入してｎ
型エミッタ層９を形成する。
造方法を図６および図７を用いて説明する。まず、図６
（ａ）に示すように、ｐ型シリコン基板１中に選択的に
ｎ型埋込拡散層２を形成した後、全面にｎ型エピタキシ
ャル層３を形成する。次に、ｐ型分離層４およびｐ型ウ
エル層５を形成した後、ＬＯＣＯＳ法によりＬＯＣＯＳ
酸化膜６を形成する。さらに、１０〜１００ｎｍ程度の
ゲート絶縁酸化膜７を形成する。次に、図６（ｂ）に示
すように、ｐ型ベース層８を写真製版法およびイオン注
入法により選択的に形成した後、全面に下層ポリシリコ
ン電極膜１０を減圧ＣＶＤ法により形成する。次に、下
層ポリシリコン電極膜１０とゲート絶縁酸化膜７を写真
製版法により形成したレジストを用いて選択的にエッチ
ングし、さらに、イオン注入法により砒素を注入してｎ
型エミッタ層９を形成する。
【０００４】次に、上層ポリシリコン電極膜１１を形成
する前に、写真製版法に用いたレジスト等の有機物残さ
の洗浄を行う。洗浄工程を図８に示す。洗浄工程の最終
工程である純水リンス工程（Ｓ９）および乾燥（ＩＰＡ
蒸気乾燥、あるいはスピンドライ乾燥、あるいは温風乾
燥）工程（Ｓ１０）において、局所的に膜厚のバラツキ
が大きい自然酸化膜３０が成長する場合がある。自然酸
化膜３０が成長する理由としては、薬液処理工程での表
面酸化反応や乾燥工程での乾燥不充分で残存した水との
反応による酸化反応によるものである。
する前に、写真製版法に用いたレジスト等の有機物残さ
の洗浄を行う。洗浄工程を図８に示す。洗浄工程の最終
工程である純水リンス工程（Ｓ９）および乾燥（ＩＰＡ
蒸気乾燥、あるいはスピンドライ乾燥、あるいは温風乾
燥）工程（Ｓ１０）において、局所的に膜厚のバラツキ
が大きい自然酸化膜３０が成長する場合がある。自然酸
化膜３０が成長する理由としては、薬液処理工程での表
面酸化反応や乾燥工程での乾燥不充分で残存した水との
反応による酸化反応によるものである。
【０００５】次に、図６（ｃ）に示すように、上層ポリ
シリコン電極膜１１を減圧ＣＶＤ法により形成した後、
上層ポリシリコン電極膜１１の全面に砒素をイオン注入
し、８００°Ｃ〜９００°Ｃ程度の熱処理を施して上層
ポリシリコン電極膜１１に注入した砒素イオンを活性化
させて下層ポリシリコン電極膜１０に拡散させ、上層ポ
リシリコン電極膜１１と下層ポリシリコン電極膜１０を
低抵抗化する。次に、図７（ａ）に示すように、高融点
の低抵抗金属であるＷＳｉ電極膜１２をスパッタ法によ
り形成した後、写真製版法およびエッチング技術により
ＷＳｉ電極膜１２および低抵抗化した上層ポリシリコン
電極膜１１と下層ポリシリコン電極膜１０を選択的にエ
ッチングし、バイポーラのエミッタ電極とＭＯＳのゲー
ト電極を形成する。
シリコン電極膜１１を減圧ＣＶＤ法により形成した後、
上層ポリシリコン電極膜１１の全面に砒素をイオン注入
し、８００°Ｃ〜９００°Ｃ程度の熱処理を施して上層
ポリシリコン電極膜１１に注入した砒素イオンを活性化
させて下層ポリシリコン電極膜１０に拡散させ、上層ポ
リシリコン電極膜１１と下層ポリシリコン電極膜１０を
低抵抗化する。次に、図７（ａ）に示すように、高融点
の低抵抗金属であるＷＳｉ電極膜１２をスパッタ法によ
り形成した後、写真製版法およびエッチング技術により
ＷＳｉ電極膜１２および低抵抗化した上層ポリシリコン
電極膜１１と下層ポリシリコン電極膜１０を選択的にエ
ッチングし、バイポーラのエミッタ電極とＭＯＳのゲー
ト電極を形成する。
【０００６】次に、図７（ｂ）に示すように、写真製版
法およびイオン注入法により選択的にｐ型ソースドレイ
ン拡散層１３とｎ型ソースドレイン拡散層１４を形成す
る。次に、図７（ｃ）に示すように、全面にＢＰＳＧ膜
等の層間絶縁膜１５を形成し、写真製版法およびエッチ
ング技術によりコンタクト孔を形成する。次に、ＡｌＳ
ｉＣｕ等の金属電極膜１６を形成し、最後にＰ−ＳｉＮ
等の最終保護膜１７を形成する。以上の工程により、従
来の半導体装置は製造されている。
法およびイオン注入法により選択的にｐ型ソースドレイ
ン拡散層１３とｎ型ソースドレイン拡散層１４を形成す
る。次に、図７（ｃ）に示すように、全面にＢＰＳＧ膜
等の層間絶縁膜１５を形成し、写真製版法およびエッチ
ング技術によりコンタクト孔を形成する。次に、ＡｌＳ
ｉＣｕ等の金属電極膜１６を形成し、最後にＰ−ＳｉＮ
等の最終保護膜１７を形成する。以上の工程により、従
来の半導体装置は製造されている。
【０００７】
【発明が解決しようとする課題】従来のシリコンとポリ
シリコン、あるいはポリシリコンとポリシリコン等の高
融点材料同士の直接コンタクト部を含む半導体装置は以
上の方法により製造されており、以下に示すような問題
点を有している。上層ポリシリコン電極膜１１形成前の
洗浄工程の最終純水リンス工程（Ｓ９）および乾燥工程
（Ｓ１０）において、シリコンウェハ表面に乾燥中ある
いは乾燥後に付着している水滴が自然乾燥することによ
り、シミ（ウォーターマーク）と呼ばれる局所的に膜厚
のバラツキが大きい自然酸化膜３０が形成される。しか
し、水滴の付着現象は確率的な現象であり、図９（ａ）
に示すようにｎ型エミッタ層９と上層ポリシリコン電極
膜１１の界面に自然酸化膜３０が形成される場合と、図
９（ｂ）に示すように形成されない場合がある。ｎ型エ
ミッタ層９と上層ポリシリコン電極膜１１の接続におい
ては、図９（ｂ）に示すように、自然酸化膜３０が形成
されずコンタクト抵抗が低い状態が理想的であるが、実
際には、図９（ａ）に示すように、ｎ型エミッタ層９と
上層ポリシリコン電極膜１１の界面に局所的に膜厚のバ
ラツキが大きい自然酸化膜３０が形成されてコンタクト
抵抗にばらつきが生じる。また、ＢｉＣＭＯＳ構造部で
は局所的に膜厚のバラツキの大きい自然酸化膜３０を介
して上層ポリシリコン電極膜１１に注入した砒素イオン
を下層ポリシリコン電極膜１０に拡散させるため、下層
ポリシリコン電極膜１０における砒素イオンの拡散状態
が異なり、デバイス特性に異常をもたらすという問題が
あった。
シリコン、あるいはポリシリコンとポリシリコン等の高
融点材料同士の直接コンタクト部を含む半導体装置は以
上の方法により製造されており、以下に示すような問題
点を有している。上層ポリシリコン電極膜１１形成前の
洗浄工程の最終純水リンス工程（Ｓ９）および乾燥工程
（Ｓ１０）において、シリコンウェハ表面に乾燥中ある
いは乾燥後に付着している水滴が自然乾燥することによ
り、シミ（ウォーターマーク）と呼ばれる局所的に膜厚
のバラツキが大きい自然酸化膜３０が形成される。しか
し、水滴の付着現象は確率的な現象であり、図９（ａ）
に示すようにｎ型エミッタ層９と上層ポリシリコン電極
膜１１の界面に自然酸化膜３０が形成される場合と、図
９（ｂ）に示すように形成されない場合がある。ｎ型エ
ミッタ層９と上層ポリシリコン電極膜１１の接続におい
ては、図９（ｂ）に示すように、自然酸化膜３０が形成
されずコンタクト抵抗が低い状態が理想的であるが、実
際には、図９（ａ）に示すように、ｎ型エミッタ層９と
上層ポリシリコン電極膜１１の界面に局所的に膜厚のバ
ラツキが大きい自然酸化膜３０が形成されてコンタクト
抵抗にばらつきが生じる。また、ＢｉＣＭＯＳ構造部で
は局所的に膜厚のバラツキの大きい自然酸化膜３０を介
して上層ポリシリコン電極膜１１に注入した砒素イオン
を下層ポリシリコン電極膜１０に拡散させるため、下層
ポリシリコン電極膜１０における砒素イオンの拡散状態
が異なり、デバイス特性に異常をもたらすという問題が
あった。
【０００８】この発明は、上記のような問題点を解消す
るためになされたもので、シリコンとポリシリコン間、
あるいはポリシリコンとポリシリコン間のコンタクト抵
抗のバラツキが小さく、安定したデバイス特性を有する
半導体装置を得ることを目的とする。さらにこの装置に
適した製造方法を提供することを目的とする。
るためになされたもので、シリコンとポリシリコン間、
あるいはポリシリコンとポリシリコン間のコンタクト抵
抗のバラツキが小さく、安定したデバイス特性を有する
半導体装置を得ることを目的とする。さらにこの装置に
適した製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明に係わる半導体
装置は、第一導電型のシリコン半導体層と、上記第一導
電型のシリコン半導体層上に積層された開口部を有する
絶縁酸化膜と、上記絶縁酸化膜上に形成され、上記絶縁
酸化膜に形成された開口部と同じ位置に開口部を有する
第一のポリシリコン膜と、上記第一導電型のシリコン半
導体層の、上記絶縁酸化膜および上記第一のポリシリコ
ン膜の開口部を介して露出した部分に形成された第二導
電型の不純物拡散層と、上記第一のポリシリコン膜上お
よび上記開口部に形成された第二のポリシリコン膜と、
上記第二導電型の不純物拡散層と上記第二のポリシリコ
ン膜の間、および上記第一のポリシリコン膜と上記第二
のポリシリコン膜の間に形成された均一に除去部分を有
する薄くかつ均一なコンタクト用酸化膜とを備えたもの
である。
装置は、第一導電型のシリコン半導体層と、上記第一導
電型のシリコン半導体層上に積層された開口部を有する
絶縁酸化膜と、上記絶縁酸化膜上に形成され、上記絶縁
酸化膜に形成された開口部と同じ位置に開口部を有する
第一のポリシリコン膜と、上記第一導電型のシリコン半
導体層の、上記絶縁酸化膜および上記第一のポリシリコ
ン膜の開口部を介して露出した部分に形成された第二導
電型の不純物拡散層と、上記第一のポリシリコン膜上お
よび上記開口部に形成された第二のポリシリコン膜と、
上記第二導電型の不純物拡散層と上記第二のポリシリコ
ン膜の間、および上記第一のポリシリコン膜と上記第二
のポリシリコン膜の間に形成された均一に除去部分を有
する薄くかつ均一なコンタクト用酸化膜とを備えたもの
である。
【００１０】さらにこの発明の製造方法は、第一導電型
のシリコン半導体層上に絶縁酸化膜および第一のポリシ
リコン膜を順次積層する工程と、上記絶縁酸化膜と上記
第一のポリシリコン膜を選択的にエッチングして開口部
を形成し、上記開口部を介して上記第一導電型のシリコ
ン半導体層を露出させる工程と、上記第一導電型のシリ
コン半導体層の露出部に第二導電型の不純物を注入して
第二導電型の不純物拡散層を形成する工程と、ＨＦ処理
を施して上記第二導電型の不純物拡散層上および上記第
一のポリシリコン膜上の自然酸化膜を除去する工程と、
自然酸化膜が除去された上記第二導電型の不純物拡散層
表面および上記第一のポリシリコン膜表面に薄くかつ均
一な酸化膜を形成する工程と、全面に第二のポリシリコ
ン膜を形成した後、上記第二のポリシリコン膜に第二導
電型の不純物を注入する工程と、上記第二のポリシリコ
ン膜に注入された上記第二導電型の不純物を活性化し、
上記薄くかつ均一な酸化膜を介して上記第一のポリシリ
コン膜中に上記第二導電型の不純物を拡散させる工程
と、短時間の高温アニール処理を施して上記薄くかつ均
一な酸化膜に除去部分を均一に形成し、均一に形成され
た除去部分を有する薄くかつ均一なコンタクト用酸化膜
を形成する工程を含むものである。また、薄くかつ均一
な酸化膜はＨ2 Ｏ2 処理により形成されるものである。
また、薄くかつ均一な酸化膜の膜厚は０．５ｎｍ〜１０
ｎｍである。さらに、短時間の高温アニール処理におけ
る処理温度は９５０°Ｃ〜１１５０°Ｃで、処理時間は
１０秒〜３分の間である。
のシリコン半導体層上に絶縁酸化膜および第一のポリシ
リコン膜を順次積層する工程と、上記絶縁酸化膜と上記
第一のポリシリコン膜を選択的にエッチングして開口部
を形成し、上記開口部を介して上記第一導電型のシリコ
ン半導体層を露出させる工程と、上記第一導電型のシリ
コン半導体層の露出部に第二導電型の不純物を注入して
第二導電型の不純物拡散層を形成する工程と、ＨＦ処理
を施して上記第二導電型の不純物拡散層上および上記第
一のポリシリコン膜上の自然酸化膜を除去する工程と、
自然酸化膜が除去された上記第二導電型の不純物拡散層
表面および上記第一のポリシリコン膜表面に薄くかつ均
一な酸化膜を形成する工程と、全面に第二のポリシリコ
ン膜を形成した後、上記第二のポリシリコン膜に第二導
電型の不純物を注入する工程と、上記第二のポリシリコ
ン膜に注入された上記第二導電型の不純物を活性化し、
上記薄くかつ均一な酸化膜を介して上記第一のポリシリ
コン膜中に上記第二導電型の不純物を拡散させる工程
と、短時間の高温アニール処理を施して上記薄くかつ均
一な酸化膜に除去部分を均一に形成し、均一に形成され
た除去部分を有する薄くかつ均一なコンタクト用酸化膜
を形成する工程を含むものである。また、薄くかつ均一
な酸化膜はＨ2 Ｏ2 処理により形成されるものである。
また、薄くかつ均一な酸化膜の膜厚は０．５ｎｍ〜１０
ｎｍである。さらに、短時間の高温アニール処理におけ
る処理温度は９５０°Ｃ〜１１５０°Ｃで、処理時間は
１０秒〜３分の間である。
【００１１】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態であるＢｉＣＭＯＳ半導体装置およびその
製造方法を図について説明する。図１はこの発明の実施
の形態１による半導体装置を示す断面図、図２、図３は
図１に示す半導体装置の製造工程を示す断面図である。
図において、１はｐ型シリコン基板、２はｎ型埋込拡散
層、３はｎ型エピタキシャル層、４はｐ型分離層、５は
ｐ型ウエル層、６はＬＯＣＯＳ酸化膜、７は絶縁酸化膜
（本実施の形態ではゲート絶縁酸化膜）、８は第一導電
型のシリコン半導体（本実施の形態ではｐ型ベース
層）、９は第二導電型の不純物拡散層（本実施の形態で
はｎ型エミッタ層）、１０は第一のポリシリコン膜（本
実施の形態では下層ポリシリコン電極膜）、１１は第二
のポリシリコン膜（本実施の形態では上層ポリシリコン
電極膜）、１２はＷＳｉ電極膜、１３はｐ型ソースドレ
イン拡散層、１４はｎ型ソースドレイン拡散層、１５は
ＢＰＳＧ等からなる層間絶縁膜、１６はＡｌＳｉＣｕ膜
等からなる金属電極膜、１７はｐ−ＳｉＮ膜等からなる
最終保護膜、２０は薄くかつ均一な酸化膜、２０ａは均
一に除去部分を有する酸化膜である。
一実施の形態であるＢｉＣＭＯＳ半導体装置およびその
製造方法を図について説明する。図１はこの発明の実施
の形態１による半導体装置を示す断面図、図２、図３は
図１に示す半導体装置の製造工程を示す断面図である。
図において、１はｐ型シリコン基板、２はｎ型埋込拡散
層、３はｎ型エピタキシャル層、４はｐ型分離層、５は
ｐ型ウエル層、６はＬＯＣＯＳ酸化膜、７は絶縁酸化膜
（本実施の形態ではゲート絶縁酸化膜）、８は第一導電
型のシリコン半導体（本実施の形態ではｐ型ベース
層）、９は第二導電型の不純物拡散層（本実施の形態で
はｎ型エミッタ層）、１０は第一のポリシリコン膜（本
実施の形態では下層ポリシリコン電極膜）、１１は第二
のポリシリコン膜（本実施の形態では上層ポリシリコン
電極膜）、１２はＷＳｉ電極膜、１３はｐ型ソースドレ
イン拡散層、１４はｎ型ソースドレイン拡散層、１５は
ＢＰＳＧ等からなる層間絶縁膜、１６はＡｌＳｉＣｕ膜
等からなる金属電極膜、１７はｐ−ＳｉＮ膜等からなる
最終保護膜、２０は薄くかつ均一な酸化膜、２０ａは均
一に除去部分を有する酸化膜である。
【００１２】次に、本実施の形態のＢｉＣＭＯＳ半導体
装置の製造方法について説明する。まず、図２（ａ）に
示すように、ｐ型シリコン基板１中に選択的にｎ型埋込
拡散層２を形成した後、全面にｎ型エピタキシャル層３
を形成する。次に、ｐ型分離層４およびｐ型ウエル層５
を形成した後、ＬＯＣＯＳ法によりＬＯＣＯＳ酸化膜６
を形成する。さらに、１０〜１００ｎｍ程度のゲート絶
縁酸化膜７を形成する。次に、図２（ｂ）に示すよう
に、ｐ型ベース層８を写真製版法およびイオン注入法に
より選択的に形成した後、全面に下層ポリシリコン電極
膜１０を減圧ＣＶＤ法により形成する。次に、下層ポリ
シリコン電極膜１０とゲート絶縁酸化膜７を写真製版法
により形成したレジストを用いて選択的にエッチングし
て開口部Ａを形成し、さらに、この開口部からイオン注
入法によりｎ型不純物、例えば砒素を注入してｎ型エミ
ッタ層９を形成する。
装置の製造方法について説明する。まず、図２（ａ）に
示すように、ｐ型シリコン基板１中に選択的にｎ型埋込
拡散層２を形成した後、全面にｎ型エピタキシャル層３
を形成する。次に、ｐ型分離層４およびｐ型ウエル層５
を形成した後、ＬＯＣＯＳ法によりＬＯＣＯＳ酸化膜６
を形成する。さらに、１０〜１００ｎｍ程度のゲート絶
縁酸化膜７を形成する。次に、図２（ｂ）に示すよう
に、ｐ型ベース層８を写真製版法およびイオン注入法に
より選択的に形成した後、全面に下層ポリシリコン電極
膜１０を減圧ＣＶＤ法により形成する。次に、下層ポリ
シリコン電極膜１０とゲート絶縁酸化膜７を写真製版法
により形成したレジストを用いて選択的にエッチングし
て開口部Ａを形成し、さらに、この開口部からイオン注
入法によりｎ型不純物、例えば砒素を注入してｎ型エミ
ッタ層９を形成する。
【００１３】次に、上層ポリシリコン電極膜１１を形成
する前に、図４に示すフロー図に従い洗浄処理を施す。
洗浄処理工程は、ＳＰＭ（Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ）洗浄
（Ｔ１）、純水洗浄（Ｔ２）、ＡＰＭ（ＮＨ4 ＯＨ＋Ｈ
2 Ｏ2 ＋Ｈ2 Ｏ）洗浄（Ｔ３）、純水リンス（Ｔ４）、
ＨＰＭ（ＨＣｌ＋Ｈ2 Ｏ2 ）洗浄（Ｔ５）、純水リンス
（Ｔ６）、ＨＦ処理（Ｔ７）、純水リンス（Ｔ８）、Ｈ
2 Ｏ2 処理（Ｔ９）、純水リンス（Ｔ１０）、最終純水
リンス（Ｔ１１）、および最終乾燥（Ｔ１２）からな
る。最終純水リンス工程（Ｔ１１）前にＨ2 Ｏ2 処理工
程（Ｔ９）を行い、ｎ型エミッタ層９および下層ポリシ
リコン電極膜１０表面に０．５ｎｍ〜１０ｎｍ厚程度の
薄くかつ均一な酸化膜２０を形成して全面を親水性にし
た後、最終純水リンス工程（Ｔ１１）で薬液を除去し、
最終乾燥工程（Ｔ１２）でＩＰＡ蒸気、あるいはスピン
ドライ、あるいは温風等により乾燥を行う。なお、最終
乾燥工程（Ｔ１２）時には、表面には親水性の薄くかつ
均一な酸化膜２０が存在するため、乾燥中あるいは乾燥
後に付着している水滴は、比較的拡がりを持って自然乾
燥する。
する前に、図４に示すフロー図に従い洗浄処理を施す。
洗浄処理工程は、ＳＰＭ（Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ）洗浄
（Ｔ１）、純水洗浄（Ｔ２）、ＡＰＭ（ＮＨ4 ＯＨ＋Ｈ
2 Ｏ2 ＋Ｈ2 Ｏ）洗浄（Ｔ３）、純水リンス（Ｔ４）、
ＨＰＭ（ＨＣｌ＋Ｈ2 Ｏ2 ）洗浄（Ｔ５）、純水リンス
（Ｔ６）、ＨＦ処理（Ｔ７）、純水リンス（Ｔ８）、Ｈ
2 Ｏ2 処理（Ｔ９）、純水リンス（Ｔ１０）、最終純水
リンス（Ｔ１１）、および最終乾燥（Ｔ１２）からな
る。最終純水リンス工程（Ｔ１１）前にＨ2 Ｏ2 処理工
程（Ｔ９）を行い、ｎ型エミッタ層９および下層ポリシ
リコン電極膜１０表面に０．５ｎｍ〜１０ｎｍ厚程度の
薄くかつ均一な酸化膜２０を形成して全面を親水性にし
た後、最終純水リンス工程（Ｔ１１）で薬液を除去し、
最終乾燥工程（Ｔ１２）でＩＰＡ蒸気、あるいはスピン
ドライ、あるいは温風等により乾燥を行う。なお、最終
乾燥工程（Ｔ１２）時には、表面には親水性の薄くかつ
均一な酸化膜２０が存在するため、乾燥中あるいは乾燥
後に付着している水滴は、比較的拡がりを持って自然乾
燥する。
【００１４】次に、図２（ｃ）に示すように、予め、低
温かつＯ2 の存在しない雰囲気、例えばＮ2 雰囲気に置
換したＣＶＤ成膜装置を用いて上層ポリシリコン電極膜
１１を減圧ＣＶＤ法により形成する。その後、上層ポリ
シリコン電極膜１１の全面にｎ型不純物、例えば砒素を
イオン注入し、８００°Ｃ〜９００°Ｃ程度の熱処理を
施して上層ポリシリコン電極膜１１に注入した砒素イオ
ンを活性化させる。これにより、薄くかつ均一な酸化膜
２０を介して下層ポリシリコン電極膜１０中に砒素イオ
ンを均一に拡散させ、上層ポリシリコン電極膜１１と下
層ポリシリコン電極膜１０を低抵抗化する。次に、ＲＴ
Ｐ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）法
によって、９５０°Ｃ〜１１５０°Ｃで１０秒から３分
程度の短時間高温アニール処理を施す。このとき、薄く
かつ均一な酸化膜２０は粘性流動により均一に破壊除去
されて薄くかつ均一なコンタクト用酸化膜２０ａとな
り、上層ポリシリコン電極膜１１とｎ型エミッタ層９を
コンタクトさせる。また、同時に上層ポリシリコン電極
膜１１と下層ポリシリコン電極膜１０をコンタクトさせ
る。
温かつＯ2 の存在しない雰囲気、例えばＮ2 雰囲気に置
換したＣＶＤ成膜装置を用いて上層ポリシリコン電極膜
１１を減圧ＣＶＤ法により形成する。その後、上層ポリ
シリコン電極膜１１の全面にｎ型不純物、例えば砒素を
イオン注入し、８００°Ｃ〜９００°Ｃ程度の熱処理を
施して上層ポリシリコン電極膜１１に注入した砒素イオ
ンを活性化させる。これにより、薄くかつ均一な酸化膜
２０を介して下層ポリシリコン電極膜１０中に砒素イオ
ンを均一に拡散させ、上層ポリシリコン電極膜１１と下
層ポリシリコン電極膜１０を低抵抗化する。次に、ＲＴ
Ｐ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）法
によって、９５０°Ｃ〜１１５０°Ｃで１０秒から３分
程度の短時間高温アニール処理を施す。このとき、薄く
かつ均一な酸化膜２０は粘性流動により均一に破壊除去
されて薄くかつ均一なコンタクト用酸化膜２０ａとな
り、上層ポリシリコン電極膜１１とｎ型エミッタ層９を
コンタクトさせる。また、同時に上層ポリシリコン電極
膜１１と下層ポリシリコン電極膜１０をコンタクトさせ
る。
【００１５】次に、図３（ａ）に示すように、高融点の
低抵抗金属であるＷＳｉ電極膜１２をスパッタ法により
形成した後、写真製版法およびエッチング技術によりＷ
Ｓｉ電極膜１２および低抵抗化した上層ポリシリコン電
極膜１１と下層ポリシリコン電極膜１０およびコンタク
ト用酸化膜２０ａを選択的にエッチングし、バイポーラ
のエミッタ電極とＭＯＳのゲート電極を形成する。次
に、図３（ｂ）に示すように、写真製版法およびイオン
注入法により選択的にｐ型ソースドレイン拡散層１３と
ｎ型ソースドレイン拡散層１４を形成する。次に、図３
（ｃ）に示すように、全面にＢＰＳＧ膜等の層間絶縁膜
１５を形成し、写真製版法およびエッチング技術により
コンタクト孔を形成する。次に、ＡｌＳｉＣｕ等の金属
電極膜１６を形成し、最後にＰ−ＳｉＮ等の最終保護膜
１７を形成する。以上の工程により半導体装置が製造さ
れる。
低抵抗金属であるＷＳｉ電極膜１２をスパッタ法により
形成した後、写真製版法およびエッチング技術によりＷ
Ｓｉ電極膜１２および低抵抗化した上層ポリシリコン電
極膜１１と下層ポリシリコン電極膜１０およびコンタク
ト用酸化膜２０ａを選択的にエッチングし、バイポーラ
のエミッタ電極とＭＯＳのゲート電極を形成する。次
に、図３（ｂ）に示すように、写真製版法およびイオン
注入法により選択的にｐ型ソースドレイン拡散層１３と
ｎ型ソースドレイン拡散層１４を形成する。次に、図３
（ｃ）に示すように、全面にＢＰＳＧ膜等の層間絶縁膜
１５を形成し、写真製版法およびエッチング技術により
コンタクト孔を形成する。次に、ＡｌＳｉＣｕ等の金属
電極膜１６を形成し、最後にＰ−ＳｉＮ等の最終保護膜
１７を形成する。以上の工程により半導体装置が製造さ
れる。
【００１６】なお、ＲＴＰ法による短時間高温アニール
処理は必ずしも上記に示した工程の順序どおり行う必要
はなく、上層ポリシリコン電極膜１１形成後であれば、
どの工程で処理を行ってもよい。
処理は必ずしも上記に示した工程の順序どおり行う必要
はなく、上層ポリシリコン電極膜１１形成後であれば、
どの工程で処理を行ってもよい。
【００１７】また、本実施の形態では、ｐ型シリコン基
板１上のｐ型ベース層８に選択的にｎ型不純物を注入す
ることによりｎ型エミッタ層９を形成している半導体装
置について述べたが、ｐ型シリコン基板に直接ｎ型不純
物を選択的に注入してｎ型エミッタ層）を形成している
構成の半導体装置においても同様の効果が得られる。
板１上のｐ型ベース層８に選択的にｎ型不純物を注入す
ることによりｎ型エミッタ層９を形成している半導体装
置について述べたが、ｐ型シリコン基板に直接ｎ型不純
物を選択的に注入してｎ型エミッタ層）を形成している
構成の半導体装置においても同様の効果が得られる。
【００１８】本実施の形態によれば、上層ポリシリコン
電極膜１１形成前に施す洗浄処理工程において、最終純
水リンス工程前にＨ2 Ｏ2 処理を行い、ｎ型エミッタ層
９表面および下層ポリシリコン電極膜１０表面に０．５
ｎｍ〜１０ｎｍ厚程度の薄くかつ均一な酸化膜２０を形
成し、上層ポリシリコン電極膜１１形成後、ＲＴＰ法に
よる短時間高温アニール処理を施すことにより薄くかつ
均一な酸化膜２０に均一に除去部分を形成することがで
き、上層ポリシリコン電極膜１１とｎ型エミッタ層９間
のコンタクト抵抗、および上層ポリシリコン電極膜１１
と下層ポリシリコン電極膜１０間のコンタクト抵抗のバ
ラツキを小さくして安定化させることができる。また、
下層ポリシリコン電極膜１０表面に形成する酸化膜２０
の厚みを、上層ポリシリコン電極膜１１に注入された不
純物を酸化膜２０を介して下層ポリシリコン電極膜１０
に拡散できる程度の厚みとすることにより、下層ポリシ
リコン電極膜１０の不純物の拡散状態を均一にすること
ができる。
電極膜１１形成前に施す洗浄処理工程において、最終純
水リンス工程前にＨ2 Ｏ2 処理を行い、ｎ型エミッタ層
９表面および下層ポリシリコン電極膜１０表面に０．５
ｎｍ〜１０ｎｍ厚程度の薄くかつ均一な酸化膜２０を形
成し、上層ポリシリコン電極膜１１形成後、ＲＴＰ法に
よる短時間高温アニール処理を施すことにより薄くかつ
均一な酸化膜２０に均一に除去部分を形成することがで
き、上層ポリシリコン電極膜１１とｎ型エミッタ層９間
のコンタクト抵抗、および上層ポリシリコン電極膜１１
と下層ポリシリコン電極膜１０間のコンタクト抵抗のバ
ラツキを小さくして安定化させることができる。また、
下層ポリシリコン電極膜１０表面に形成する酸化膜２０
の厚みを、上層ポリシリコン電極膜１１に注入された不
純物を酸化膜２０を介して下層ポリシリコン電極膜１０
に拡散できる程度の厚みとすることにより、下層ポリシ
リコン電極膜１０の不純物の拡散状態を均一にすること
ができる。
【００１９】
【発明の効果】以上のように、この発明によれば、上層
ポリシリコン膜を形成する前の洗浄工程において、Ｈ2
Ｏ2 処理を行い下層のシリコン膜表面もしくはポリシリ
コン膜表面に０．５ｎｍ〜１０ｎｍ厚程度（この膜を介
して不純物拡散が起こる程度）の薄くかつ均一な酸化膜
を形成し、上層ポリシリコン膜形成後、ＲＴＰ法による
短時間高温アニール処理を施して薄くかつ均一な酸化膜
に均一に除去部分を形成することにより、上層ポリシリ
コン膜と下層のシリコン膜もしくはポリシリコン膜間の
コンタクト抵抗のバラツキが小さく、また、ＢｉＣＭＯ
Ｓ構造部では薄くかつ均一な酸化膜を介して下層ポリシ
リコン膜に不純物を均一に拡散させることにより安定し
たデバイス特性を有する半導体装置を得ることができ
る。
ポリシリコン膜を形成する前の洗浄工程において、Ｈ2
Ｏ2 処理を行い下層のシリコン膜表面もしくはポリシリ
コン膜表面に０．５ｎｍ〜１０ｎｍ厚程度（この膜を介
して不純物拡散が起こる程度）の薄くかつ均一な酸化膜
を形成し、上層ポリシリコン膜形成後、ＲＴＰ法による
短時間高温アニール処理を施して薄くかつ均一な酸化膜
に均一に除去部分を形成することにより、上層ポリシリ
コン膜と下層のシリコン膜もしくはポリシリコン膜間の
コンタクト抵抗のバラツキが小さく、また、ＢｉＣＭＯ
Ｓ構造部では薄くかつ均一な酸化膜を介して下層ポリシ
リコン膜に不純物を均一に拡散させることにより安定し
たデバイス特性を有する半導体装置を得ることができ
る。
【図１】 この発明の実施の形態１による半導体装置を
示す断面図である。
示す断面図である。
【図２】 この発明の実施の形態１による半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図３】 この発明の実施の形態１による半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図４】 この発明の実施の形態１による半導体装置の
製造工程における洗浄工程を示すフロー図である。
製造工程における洗浄工程を示すフロー図である。
【図５】 従来のこの種半導体装置を示す断面図であ
る。
る。
【図６】 従来の半導体装置の製造工程を示す断面図で
ある。
ある。
【図７】 従来の半導体装置の製造工程を示す断面図で
ある
ある
【図８】 従来の半導体装置の製造工程における洗浄工
程を示すフロー図である。
程を示すフロー図である。
【図９】 従来の半導体装置の問題点を説明するための
図である
図である
１ ｐ型シリコン基板、２ ｎ型埋込拡散層、３ ｎ型
エピタキシャル層、４ ｐ型分離層、５ ｐ型ウエル
層、６ ＬＯＣＯＳ酸化膜、７ ゲート絶縁酸化膜、８
ｐ型ベース層、９ ｎ型エミッタ層、１０ 下層ポリ
シリコン電極膜、１１ 上層ポリシリコン電極膜、１２
ＷＳｉ電極膜、１３ ｐ型ソースドレイン拡散層、１
４ ｎ型ソースドレイン拡散層、１５ 層間絶縁膜、１
６ 金属電極膜、１７ 最終保護膜、２０ 薄くかつ均
一な酸化膜、２０ａ 均一に除去部分を有するコンタク
ト用酸化膜。
エピタキシャル層、４ ｐ型分離層、５ ｐ型ウエル
層、６ ＬＯＣＯＳ酸化膜、７ ゲート絶縁酸化膜、８
ｐ型ベース層、９ ｎ型エミッタ層、１０ 下層ポリ
シリコン電極膜、１１ 上層ポリシリコン電極膜、１２
ＷＳｉ電極膜、１３ ｐ型ソースドレイン拡散層、１
４ ｎ型ソースドレイン拡散層、１５ 層間絶縁膜、１
６ 金属電極膜、１７ 最終保護膜、２０ 薄くかつ均
一な酸化膜、２０ａ 均一に除去部分を有するコンタク
ト用酸化膜。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｆターム(参考） 4M104 AA01 BB01 BB03 BB40 CC01 DD19 DD22 DD28 DD43 DD79 DD80 EE08 FF21 GG06 GG09 GG10 GG14 GG15 HH15 HH16 5F003 AP03 BE02 BE07 BE08 BH04 BH06 BH07 BH08 BH18 BJ15 BP11 5F048 AA10 AC05 BA07 BA12 BB04 BB05 BB08 BB13 BE03 BF01 CA03 CA07 CA14 CA17 DA09 DA15 5F140 AA01 AB01 AB03 AB07 BA01 BC12 BF04 BF11 BF13 BF17 BF22 BF24 BF28 BF35 BG28 BG32 BG33 BG35 BG37 BK13 CB01 CB07 CB08 CC07
Claims (5)
- 【請求項１】 第一導電型のシリコン半導体層と、 上記第一導電型のシリコン半導体層上に積層された開口
部を有する絶縁酸化膜と、 上記絶縁酸化膜上に形成され、上記絶縁酸化膜に形成さ
れた開口部と同じ位置に開口部を有する第一のポリシリ
コン膜と、 上記第一導電型のシリコン半導体層の、上記絶縁酸化膜
および上記第一のポリシリコン膜の開口部を介して露出
した部分に形成された第二導電型の不純物拡散層と、 上記第一のポリシリコン膜上および上記開口部に形成さ
れた第二のポリシリコン膜と、 上記第二導電型の不純物拡散層と上記第二のポリシリコ
ン膜の間、および上記第一のポリシリコン膜と上記第二
のポリシリコン膜の間に形成された均一に除去部分を有
する薄くかつ均一なコンタクト用酸化膜とを備えたこと
を特徴とする半導体装置。 - 【請求項２】 第一導電型のシリコン半導体層上に絶縁
酸化膜および第一のポリシリコン膜を順次積層する工程
と、 上記絶縁酸化膜と上記第一のポリシリコン膜を選択的に
エッチングして開口部を形成し、上記開口部を介して上
記第一導電型のシリコン半導体層を露出させる工程と、 上記第一導電型のシリコン半導体層の露出部に第二導電
型の不純物を注入して第二導電型の不純物拡散層を形成
する工程と、 ＨＦ処理を施して上記第二導電型の不純物拡散層上およ
び上記第一のポリシリコン膜上の自然酸化膜を除去する
工程と、 自然酸化膜が除去された上記第二導電型の不純物拡散層
表面および上記第一のポリシリコン膜表面に薄くかつ均
一な酸化膜を形成する工程と、 全面に第二のポリシリコン膜を形成した後、上記第二の
ポリシリコン膜に第二導電型の不純物を注入する工程
と、 上記第二のポリシリコン膜に注入された上記第二導電型
の不純物を活性化し、上記薄くかつ均一な酸化膜を介し
て上記第一のポリシリコン膜中に上記第二導電型の不純
物を拡散させる工程と、 短時間の高温アニール処理を施して上記薄くかつ均一な
酸化膜に除去部分を均一に形成し、均一に形成された除
去部分を有する薄くかつ均一なコンタクト用酸化膜を形
成する工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項３】 上記薄くかつ均一な酸化膜はＨ2 Ｏ2 処
理により形成されることを特徴とする請求項２記載の半
導体装置の製造方法。 - 【請求項４】 上記薄くかつ均一な酸化膜の膜厚は０．
５ｎｍ〜１０ｎｍであることを特徴とする請求項２また
は３記載の半導体装置。 - 【請求項５】 上記短時間かつ高温アニール処理におけ
る処理温度は９５０°Ｃ〜１１５０°Ｃで、処理時間は
１０秒〜３分の間であることを特徴とする請求項２ない
し４のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001126588A JP2002324861A (ja) | 2001-04-24 | 2001-04-24 | 半導体装置およびその製造方法 |
| US09/966,071 US20020155653A1 (en) | 2001-04-24 | 2001-10-01 | Semiconductor device and method of manufacturing the semiconductor device |
| US10/650,677 US6939802B2 (en) | 2001-04-24 | 2003-08-29 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001126588A JP2002324861A (ja) | 2001-04-24 | 2001-04-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002324861A true JP2002324861A (ja) | 2002-11-08 |
Family
ID=18975596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001126588A Pending JP2002324861A (ja) | 2001-04-24 | 2001-04-24 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20020155653A1 (ja) |
| JP (1) | JP2002324861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071181A (ja) * | 2007-09-14 | 2009-04-02 | Nec Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660635B1 (en) * | 2002-03-20 | 2003-12-09 | Taiwan Semiconductor Manufacturing Company | Pre-LDD wet clean recipe to gain channel length scaling margin beyond sub-0.1 μm |
| KR100666390B1 (ko) * | 2005-06-20 | 2007-01-09 | 삼성전자주식회사 | 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법 |
| US20070010079A1 (en) * | 2005-07-06 | 2007-01-11 | Hidehiko Ichiki | Method for fabricating semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132523A (ja) * | 1992-10-19 | 1994-05-13 | Mitsubishi Electric Corp | Ｍｏｓトランジスタの製造方法 |
| JPH08250717A (ja) * | 1995-03-08 | 1996-09-27 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663825A (en) | 1984-09-27 | 1987-05-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JP2954263B2 (ja) | 1990-03-22 | 1999-09-27 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JPH06180863A (ja) | 1992-12-15 | 1994-06-28 | Nikon Corp | 光ディスクの製造方法 |
| US5328867A (en) | 1993-05-07 | 1994-07-12 | United Microelectronics Corporation | Peroxide clean before buried contact polysilicon deposition |
| JPH09320983A (ja) | 1996-06-01 | 1997-12-12 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JP4870873B2 (ja) | 2001-03-08 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-04-24 JP JP2001126588A patent/JP2002324861A/ja active Pending
- 2001-10-01 US US09/966,071 patent/US20020155653A1/en not_active Abandoned
-
2003
- 2003-08-29 US US10/650,677 patent/US6939802B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132523A (ja) * | 1992-10-19 | 1994-05-13 | Mitsubishi Electric Corp | Ｍｏｓトランジスタの製造方法 |
| JPH08250717A (ja) * | 1995-03-08 | 1996-09-27 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071181A (ja) * | 2007-09-14 | 2009-04-02 | Nec Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040058530A1 (en) | 2004-03-25 |
| US6939802B2 (en) | 2005-09-06 |
| US20020155653A1 (en) | 2002-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100286073B1 (ko) | 측벽막을 갖는 mosfet의 제조 방법 | |
| US4734383A (en) | Fabricating semiconductor devices to prevent alloy spiking | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
| JP4174579B2 (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス | |
| JP2002324861A (ja) | 半導体装置およびその製造方法 | |
| JPH0697185A (ja) | 半導体装置 | |
| JP4870873B2 (ja) | 半導体装置の製造方法 | |
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JP3163694B2 (ja) | 半導体装置及びその製法 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| KR100585867B1 (ko) | 모스 트랜지스터 제조방법 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JP2000269350A (ja) | 半導体装置およびその製造方法 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JP4048604B2 (ja) | 半導体装置の製造方法 | |
| JPH05145025A (ja) | 半導体装置の製造方法 | |
| JPH0927562A (ja) | 集積回路の製造方法 | |
| JPH08250510A (ja) | 半導体装置の製造方法 | |
| JP2003168751A (ja) | 半導体装置の製造方法 | |
| JPH0136251B2 (ja) | ||
| JPH0936249A (ja) | Ｃｍｏｓ集積回路とその製造方法 | |
| JP2001015608A (ja) | バイポーラ型半導体装置の製造方法 | |
| JPH10189752A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |