JPH07169728A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07169728A JPH07169728A JP5342440A JP34244093A JPH07169728A JP H07169728 A JPH07169728 A JP H07169728A JP 5342440 A JP5342440 A JP 5342440A JP 34244093 A JP34244093 A JP 34244093A JP H07169728 A JPH07169728 A JP H07169728A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pure water
- semiconductor device
- gate insulating
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ゲート酸化膜の表面を削り取ることなく清浄
化する。 【構成】 ゲート酸化膜３の形成後、ウェハ全体を純水
に浸漬し、ゲート酸化膜３の表面を清浄化する。
化する。 【構成】 ゲート酸化膜３の形成後、ウェハ全体を純水
に浸漬し、ゲート酸化膜３の表面を清浄化する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、ゲート絶縁膜やキャパシタ誘電体膜のよう
な薄膜の表面を清浄化する方法に関する。
関し、特に、ゲート絶縁膜やキャパシタ誘電体膜のよう
な薄膜の表面を清浄化する方法に関する。
【０００２】
【従来の技術】従来、ＭＯＳトランジスタのゲート絶縁
膜の表面を清浄化する方法として、特開平４−９２４７
２号公報に記載されているように、ゲート絶縁膜を形成
した後、ゲート電極を形成する前に、そのゲート絶縁膜
の表面をＨＦ蒸気、ＨＦ水溶液、ＨＣｌ蒸気又はＨＣｌ
過水水溶液で処理する方法が知られている。
膜の表面を清浄化する方法として、特開平４−９２４７
２号公報に記載されているように、ゲート絶縁膜を形成
した後、ゲート電極を形成する前に、そのゲート絶縁膜
の表面をＨＦ蒸気、ＨＦ水溶液、ＨＣｌ蒸気又はＨＣｌ
過水水溶液で処理する方法が知られている。
【０００３】また、ゲート絶縁膜を形成した後にレジス
トをマスクにして選択的にイオン注入を行う工程がある
場合には、酸素プラズマと硫酸でレジストを除去した
後、上記の処理を行い、しかる後、ゲート電極を形成す
ることが行われている。
トをマスクにして選択的にイオン注入を行う工程がある
場合には、酸素プラズマと硫酸でレジストを除去した
後、上記の処理を行い、しかる後、ゲート電極を形成す
ることが行われている。
【０００４】一方、キャパシタ誘電体膜等に用いられる
ＯＮＯ膜(bottom-ＳｉＯ2 ／Ｓｉ3Ｎ4 ／top-ＳｉＯ2
の複合膜）の形成過程において、中央部のシリコン窒化
膜を形成した後、従来は、このシリコン窒化膜を洗浄す
ることなしに、その表面を熱酸化して、上部のシリコン
酸化膜を形成していた。
ＯＮＯ膜(bottom-ＳｉＯ2 ／Ｓｉ3Ｎ4 ／top-ＳｉＯ2
の複合膜）の形成過程において、中央部のシリコン窒化
膜を形成した後、従来は、このシリコン窒化膜を洗浄す
ることなしに、その表面を熱酸化して、上部のシリコン
酸化膜を形成していた。
【０００５】
【発明が解決しようとする課題】上述した従来のゲート
絶縁膜の洗浄方法では、ＨＦやＨＣｌのような浸食性の
強い化学物質で膜の表面層を削り取るため、その削れ量
の制御が比較的難しいという問題があった。即ち、ゲー
ト絶縁膜の削れ量が素子内部又は素子間で不均一である
と、ＭＯＳトランジスタの電気的特性並びに半導体装置
の信頼性に悪影響を及ぼすという問題があった。
絶縁膜の洗浄方法では、ＨＦやＨＣｌのような浸食性の
強い化学物質で膜の表面層を削り取るため、その削れ量
の制御が比較的難しいという問題があった。即ち、ゲー
ト絶縁膜の削れ量が素子内部又は素子間で不均一である
と、ＭＯＳトランジスタの電気的特性並びに半導体装置
の信頼性に悪影響を及ぼすという問題があった。
【０００６】一方、ＯＮＯ膜の従来の形成過程では、シ
リコン窒化膜を洗浄することなしに、その表面を熱酸化
して、上部のシリコン酸化膜を形成していたため、シリ
コン窒化膜の表面のパーティクル等の異物が全く除去さ
れないまま、上部のシリコン酸化膜が形成されていた。
このため、このＯＮＯ膜をキャパシタ誘電体膜やゲート
絶縁膜等に用いた場合、その電気的特性が悪いという問
題があった。
リコン窒化膜を洗浄することなしに、その表面を熱酸化
して、上部のシリコン酸化膜を形成していたため、シリ
コン窒化膜の表面のパーティクル等の異物が全く除去さ
れないまま、上部のシリコン酸化膜が形成されていた。
このため、このＯＮＯ膜をキャパシタ誘電体膜やゲート
絶縁膜等に用いた場合、その電気的特性が悪いという問
題があった。
【０００７】そこで、本発明の目的は、特性が均一で且
つ高品質のゲート絶縁膜を有する半導体装置の製造方法
を提供することである。
つ高品質のゲート絶縁膜を有する半導体装置の製造方法
を提供することである。
【０００８】また、本発明の別の目的は、高品質のＯＮ
Ｏ膜を有する半導体装置の製造方法を提供することであ
る。
Ｏ膜を有する半導体装置の製造方法を提供することであ
る。
【０００９】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法では、薄膜を形
成後、その薄膜の表面を純水に接触させて清浄化する。
ために、本発明の半導体装置の製造方法では、薄膜を形
成後、その薄膜の表面を純水に接触させて清浄化する。
【００１０】本発明の一態様では、ゲート絶縁膜を形成
した後、ゲート電極を形成する前に、前記ゲート絶縁膜
の表面を純水に接触させて清浄化する。
した後、ゲート電極を形成する前に、前記ゲート絶縁膜
の表面を純水に接触させて清浄化する。
【００１１】本発明の一態様では、シリコン窒化膜とシ
リコン酸化膜との複合膜の形成過程において、前記シリ
コン窒化膜を形成した後、そのシリコン窒化膜の表面を
純水に接触させて清浄化し、しかる後、前記シリコン窒
化膜の表面を酸化する。
リコン酸化膜との複合膜の形成過程において、前記シリ
コン窒化膜を形成した後、そのシリコン窒化膜の表面を
純水に接触させて清浄化し、しかる後、前記シリコン窒
化膜の表面を酸化する。
【００１２】本発明の一態様では、前記複合膜がキャパ
シタ誘電体膜である。
シタ誘電体膜である。
【００１３】本発明の一態様では、前記複合膜がゲート
絶縁膜である。
絶縁膜である。
【００１４】本発明の一態様では、前記純水の比抵抗が
１７ＭΩｃｍ以上である。
１７ＭΩｃｍ以上である。
【００１５】
【作用】本発明においては、例えばゲート絶縁膜の表面
を純水で処理することにより、表面を削り取ることな
く、しかも充分な洗浄作用が得られる。このため、素子
内部及び素子間でゲート絶縁膜の膜厚不均一がなくな
り、特性が均一で且つ高品質のゲート絶縁膜を有する半
導体装置を得ることができる。
を純水で処理することにより、表面を削り取ることな
く、しかも充分な洗浄作用が得られる。このため、素子
内部及び素子間でゲート絶縁膜の膜厚不均一がなくな
り、特性が均一で且つ高品質のゲート絶縁膜を有する半
導体装置を得ることができる。
【００１６】また、シリコン窒化膜の表面を純水で洗浄
した後、その表面を酸化するので、電気的特性に優れた
高品質のＯＮＯ膜を有する半導体装置を得ることができ
る。
した後、その表面を酸化するので、電気的特性に優れた
高品質のＯＮＯ膜を有する半導体装置を得ることができ
る。
【００１７】
【実施例】以下、本発明を実施例につき添付図面を参照
しながら説明する。
しながら説明する。
【００１８】図１に、本発明をＭＯＳトランジスタの製
造方法に適用した第１の実施例を示す。
造方法に適用した第１の実施例を示す。
【００１９】まず、図１（ａ）に示すように、シリコン
基板１の素子分離領域（フィールド領域）に、ＬＯＣＯ
Ｓ法によって、フィールド酸化膜２を形成する。
基板１の素子分離領域（フィールド領域）に、ＬＯＣＯ
Ｓ法によって、フィールド酸化膜２を形成する。
【００２０】次に、図１（ｂ）に示すように、このフィ
ールド酸化膜２に囲まれた素子領域の部分に、シリコン
基板１の熱酸化により、ゲート酸化膜３を形成する。
ールド酸化膜２に囲まれた素子領域の部分に、シリコン
基板１の熱酸化により、ゲート酸化膜３を形成する。
【００２１】しかる後、ウェハ全体を純水に浸漬し、ゲ
ート酸化膜３の表面を洗浄する。ここで、純水の比抵抗
は１７〜１８ＭΩｃｍ以上で、洗浄条件は、室温で２０
〜３０分程度行う。なお、この時、超音波洗浄を行うと
より効果的である。また、水温も８０〜９０℃程度に上
げてもよい。
ート酸化膜３の表面を洗浄する。ここで、純水の比抵抗
は１７〜１８ＭΩｃｍ以上で、洗浄条件は、室温で２０
〜３０分程度行う。なお、この時、超音波洗浄を行うと
より効果的である。また、水温も８０〜９０℃程度に上
げてもよい。
【００２２】このように、純水でゲート酸化膜３の表面
を洗浄することにより、ゲート酸化膜３の表面が削り取
られることなく、その表面上のパーティクル等の異物が
除去される。
を洗浄することにより、ゲート酸化膜３の表面が削り取
られることなく、その表面上のパーティクル等の異物が
除去される。
【００２３】次に、図１（ｃ）に示すように、ＣＶＤ法
により、全面に多結晶シリコン膜４を堆積する。
により、全面に多結晶シリコン膜４を堆積する。
【００２４】次に、図１（ｄ）に示すように、多結晶シ
リコン膜４を、フォトリソグラフィ及びエッチングによ
りパターニングし、ゲート電極５を形成する。
リコン膜４を、フォトリソグラフィ及びエッチングによ
りパターニングし、ゲート電極５を形成する。
【００２５】次に、図１（ｅ）に示すように、フィール
ド酸化膜２及びゲート電極５をマスクとして、全面に砒
素や燐などのイオン注入を行った後、アニールを行うこ
とによって、ソース／ドレイン６を形成する。
ド酸化膜２及びゲート電極５をマスクとして、全面に砒
素や燐などのイオン注入を行った後、アニールを行うこ
とによって、ソース／ドレイン６を形成する。
【００２６】以上の製造工程によって、高品質で高信頼
性のＭＯＳトランジスタを形成できる。
性のＭＯＳトランジスタを形成できる。
【００２７】次に、本発明をＤＲＡＭ等のキャパシタ誘
電体膜の形成過程に適用した第２の実施例を図２を参照
して説明する。
電体膜の形成過程に適用した第２の実施例を図２を参照
して説明する。
【００２８】まず、図２（ａ）に示すように、シリコン
基板（図示せず）の上に形成された絶縁膜１１の上に、
ＣＶＤ法により、下部電極ポリシリコン１２を形成す
る。
基板（図示せず）の上に形成された絶縁膜１１の上に、
ＣＶＤ法により、下部電極ポリシリコン１２を形成す
る。
【００２９】次に、図２（ｂ）に示すように、下部電極
ポリシリコン１２の上に、ＣＶＤ法により、シリコン窒
化膜１４を堆積するが、この時、下部電極ポリシリコン
１２の表面に、自然酸化により、下部のシリコン酸化膜
１３が形成される。
ポリシリコン１２の上に、ＣＶＤ法により、シリコン窒
化膜１４を堆積するが、この時、下部電極ポリシリコン
１２の表面に、自然酸化により、下部のシリコン酸化膜
１３が形成される。
【００３０】そして、シリコン窒化膜１４を堆積した
後、ウェハ全体を純水に浸漬し、シリコン窒化膜１４の
表面を洗浄する。ここで、純水の比抵抗は１７〜１８Ｍ
Ωｃｍ以上で、洗浄条件は、室温で２０〜３０分程度行
う。なお、この時、超音波洗浄を行うとより効果的であ
る。また、水温も８０〜９０℃程度に上げてもよい。
後、ウェハ全体を純水に浸漬し、シリコン窒化膜１４の
表面を洗浄する。ここで、純水の比抵抗は１７〜１８Ｍ
Ωｃｍ以上で、洗浄条件は、室温で２０〜３０分程度行
う。なお、この時、超音波洗浄を行うとより効果的であ
る。また、水温も８０〜９０℃程度に上げてもよい。
【００３１】このように、純水でシリコン窒化膜１４の
表面を洗浄することにより、シリコン窒化膜１４の表面
を洗浄していなかった従来と比較して、シリコン窒化膜
１４の表面の清浄度が向上する。
表面を洗浄することにより、シリコン窒化膜１４の表面
を洗浄していなかった従来と比較して、シリコン窒化膜
１４の表面の清浄度が向上する。
【００３２】次に、図２（ｃ）に示すように、シリコン
窒化膜１４の表面を熱酸化して、上部のシリコン酸化膜
１５を形成する。この時、シリコン窒化膜１４の表面を
純水で洗浄したことによって、その部分に形成されるシ
リコン酸化膜１５の膜質が向上し、ＯＮＯ膜のリーク電
流を減少させる効果がある。
窒化膜１４の表面を熱酸化して、上部のシリコン酸化膜
１５を形成する。この時、シリコン窒化膜１４の表面を
純水で洗浄したことによって、その部分に形成されるシ
リコン酸化膜１５の膜質が向上し、ＯＮＯ膜のリーク電
流を減少させる効果がある。
【００３３】次に、図２（ｄ）に示すように、ＣＶＤ法
により、シリコン酸化膜１５の上に上部電極ポリシリコ
ン１６を形成する。
により、シリコン酸化膜１５の上に上部電極ポリシリコ
ン１６を形成する。
【００３４】以上の製造工程によって、高品質で高信頼
性のキャパシタを形成できる。
性のキャパシタを形成できる。
【００３５】なお、本発明を適用したＯＮＯ膜の形成方
法は、ＯＮＯ膜をゲート絶縁膜に用いる場合にも適用が
可能である。
法は、ＯＮＯ膜をゲート絶縁膜に用いる場合にも適用が
可能である。
【００３６】
【発明の効果】本発明によれば、ＭＯＳトランジスタ等
のゲート絶縁膜を純水で洗浄するようにしたので、洗浄
時にゲート絶縁膜の表面が削り取られることがなくな
り、特性が均一で且つ高品質のゲート絶縁膜を有する半
導体装置を製造することができる。
のゲート絶縁膜を純水で洗浄するようにしたので、洗浄
時にゲート絶縁膜の表面が削り取られることがなくな
り、特性が均一で且つ高品質のゲート絶縁膜を有する半
導体装置を製造することができる。
【００３７】また、ＯＮＯ膜を形成する過程で、シリコ
ン窒化膜の表面を純水で洗浄するので、その表面を酸化
して形成するシリコン酸化膜の膜質が向上し、リーク電
流が減少する等、高品質のＯＮＯ膜を有する半導体装置
を製造することができる。
ン窒化膜の表面を純水で洗浄するので、その表面を酸化
して形成するシリコン酸化膜の膜質が向上し、リーク電
流が減少する等、高品質のＯＮＯ膜を有する半導体装置
を製造することができる。
【図１】本発明の第１実施例によるＭＯＳトランジスタ
の製造方法を工程順に示す概略断面図である。
の製造方法を工程順に示す概略断面図である。
【図２】本発明の第２実施例によるＯＮＯ膜を誘電体膜
として使用するキャパシタの製造方法を工程順に示す概
略断面図である。
として使用するキャパシタの製造方法を工程順に示す概
略断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ 多結晶シリコン膜 ５ ゲート電極 ６ ソース／ドレイン １１ 絶縁膜 １２ 下部電極ポリシリコン １３ シリコン酸化膜 １４ シリコン窒化膜 １５ シリコン酸化膜 １６ 上部電極ポリシリコン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 27/108 29/78 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｇ
Claims (6)
- 【請求項１】 薄膜を形成後、その薄膜の表面を純水に
接触させて清浄化することを特徴とする半導体装置の製
造方法。 - 【請求項２】 ゲート絶縁膜を形成した後、ゲート電極
を形成する前に、前記ゲート絶縁膜の表面を純水に接触
させて清浄化することを特徴とする半導体装置の製造方
法。 - 【請求項３】 シリコン窒化膜とシリコン酸化膜との複
合膜の形成過程において、前記シリコン窒化膜を形成し
た後、そのシリコン窒化膜の表面を純水に接触させて清
浄化し、しかる後、前記シリコン窒化膜の表面を酸化す
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 前記複合膜がキャパシタ誘電体膜である
ことを特徴とする請求項３に記載の半導体装置の製造方
法。 - 【請求項５】 前記複合膜がゲート絶縁膜であることを
特徴とする請求項３に記載の半導体装置の製造方法。 - 【請求項６】 前記純水の比抵抗が１７ＭΩｃｍ以上で
あることを特徴とする請求項１〜５のいずれか１項に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342440A JPH07169728A (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342440A JPH07169728A (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169728A true JPH07169728A (ja) | 1995-07-04 |
Family
ID=18353759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5342440A Withdrawn JPH07169728A (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07169728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072470A (ja) * | 2014-09-30 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-12-14 JP JP5342440A patent/JPH07169728A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072470A (ja) * | 2014-09-30 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597046B1 (en) | Integrated circuit with multiple gate dielectric structures | |
| JPH0774320A (ja) | 半導体装置の製造方法 | |
| US5130264A (en) | Method of making a thin film transistor | |
| US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JPH032338B2 (ja) | ||
| US6077776A (en) | Polysilicon residue free process by thermal treatment | |
| US6316804B1 (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| JPH07169728A (ja) | 半導体装置の製造方法 | |
| JP2000068387A (ja) | シリコン基板の異なる電気的絶縁領域中にｍｏｓｆｅｔの対を形成する方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2000243953A (ja) | 半導体装置及びその製造方法 | |
| US6743690B2 (en) | Method of forming a metal-oxide semiconductor transistor | |
| KR100389979B1 (ko) | 박막트랜지스터,및트랜지스터몸체와도전체사이의상호접속형성방법 | |
| JPH02219231A (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
| JP3348262B2 (ja) | 半導体装置の製造方法 | |
| KR100438768B1 (ko) | 선택적 실리사이드 형성방법 | |
| JPH03109739A (ja) | 薄膜半導体装置の製法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JP2000068512A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JP2808933B2 (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| KR100618692B1 (ko) | 게이트산화막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |