JPH02219231A - 半導体集積回路内の移動性イオン汚染を低減するための方法 - Google Patents

半導体集積回路内の移動性イオン汚染を低減するための方法

Info

Publication number
JPH02219231A
JPH02219231A JP32857689A JP32857689A JPH02219231A JP H02219231 A JPH02219231 A JP H02219231A JP 32857689 A JP32857689 A JP 32857689A JP 32857689 A JP32857689 A JP 32857689A JP H02219231 A JPH02219231 A JP H02219231A
Authority
JP
Japan
Prior art keywords
dielectric layer
contamination
mobile
uppermost portion
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32857689A
Other languages
English (en)
Other versions
JP2736276B2 (ja
Inventor
Alain S Harrus
アライン シモン ハーラス
Graham William Hills
グラハム ウィリアム ヒルズ
Cris W Lawrence
クリス ウェストン ローレンス
Morgan Jones Thoma
モーガン ジョーンズ トーマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH02219231A publication Critical patent/JPH02219231A/ja
Application granted granted Critical
Publication of JP2736276B2 publication Critical patent/JP2736276B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮血分M 本発明は、誘電体層内の移動性イオン汚染を低減するス
テップを含む半導体集積回路製造法に関する。
発1■とi! 半導体集積回路デバイス及びこれらの用途かますます複
雑になってきているために、一つの金属レベルを用いて
、集積回路内のデバイスへの及びこれらの間の全ての電
気接続を行なうのは非常に困難になってきている。複数
レベルの相互接続金属層の必要性は、幾つかの理由で集
積回路の製造を一層困難なものにしている。
例えば、一般に、比較的滑らかな表面からパターニング
 ステップを開始することが要求される。これは、滑ら
かな表面は、正確なパターン転写を助け、又、この上に
金属パターンの連続した部分を形成することを助けるた
めである。不幸にして、二つ或はそれ以上の金属レベル
を持つ構造は、典型的には、複雑なトポクラフィーの表
面、つまり、平坦てない表面を持つ。この非平坦性の悪
影響を改善するために、集積回路製造シーケンスは、典
型的には、例えば、誘電体の滑らかな表面を提供するス
テップを含む。典型的なこのシーケンスは、比較的非平
坦なトポグラフィ−に順応する誘電体層、例えば、ガラ
スを堆積し、その後、これをフローするか、或はエッチ
 ハックして、比較的滑らかな表面を形成するステップ
を含む。
上に述べたシーケンスは比較的平坦な表面を製造するが
、通常、他の問題か発生する。例えば、このシーケンス
は、回路の性能に悪影響を与える恐れのある多くの汚染
物を導入する可能性を持ち、特に厄介な悪影響は誘電体
層内に移動性イオン、典型的には、ナトリウム イオン
を生成する汚染物の存在によって起こされる。不幸にし
て、半導体集積回路製造の際に移動性イオンの多くの潜
在的なソースか存在し、これらは簡単には排除できない
。当業者には容易に理解てきるように、この移動性イオ
ンの汚染は、しばしば、結果として、非常に多数の集積
回路の故障或は不満足な性能を与えるのに十分な高レベ
ルに達する。
今日に至るまてに、汚染の影響を低減するための幾つか
のアプローチが試みられている。一つのアプローチは汚
染された誘電体層内にゲッタリング剤を使用する。この
ゲッタリング剤は、汚染物質をトラップし、これらを安
定した電荷的に中性の化合物の形式にて保持することに
よって、汚染物の悪影響を低減するためには、誘電体層
を十分に高い温度、典型的には、約800℃に加熱する
ことを必要とする。この方法は、通常、第一のレベルの
金属層の前に堆積されたリンを含む誘電体層に対して使
用される。この誘電体は、典型的には、約800°Cか
61000℃の間のレンジ内の温度にてフローする。
これら温度においては、この誘電体層内に存在するリン
がその中に存在する移動性イオンに対するゲッタリング
剤となる。
今日の集積回路製造においては、複数のレベルの金属層
が堆積され、典型的には、各々の堆積ステップの後にパ
ターク描写が行なわれる。但し、第一のレベルの金属層
の材料特性は、典型的には、その後のプロセス シーケ
ンスの際に第一のレベルの金属層の保全性を破壊するこ
となく越えることができない温度を規定し、例えば、ア
ルミニウムの場合、これは約450℃である。不幸にし
て、この上限温度は、初期フローイング或はゲッタリン
グ プロセスに要求される800°Cから1000℃よ
りもかなり低い。
多くの移動性イオン汚染源か、第一の金属層を形成した
後の処理ステップにおいて必然的に起こることが理解で
きる。つまり、第一のレベルの金属層の材料特性によっ
た課せられる最高温度に対する制約のために、第一のレ
ベルの金属層を形成する前に第一のレベルの誘電体から
の汚染を中和するために使用される上に説明のゲッタリ
ング ステップは、通常、その後堆積された誘電体層か
ら移動性イオンを除去するために使用することはできな
い。
良隻Ω1刀 本発明の一例としての実施態様によると、半導体集積回
路の製造において、堆積された誘電体層内の移動性イオ
ン汚染が、この誘電体層を移動性イオン汚染源に晒す処
理ステップを遂行した後に、この層の表面部分のみ、典
型的には、およそ層の最も五個1100n以下のみを除
去することによって低減される。
好ましい実施態様においては、表面上に複数の第一のレ
ベルの金属部分を持つ第一の誘電体層の上に堆積された
第二の誘電体層の表面から40nm以下が除去される。
ここで、これら金属部分は、二つの層の間の界面の所に
置かれる。この除去は、例えば、第二の誘電体層を移動
性イオン汚染源に晒す処理ステップ、例えば、反応性イ
オン エツチングの後に、湿式エツチングによって達成
される。典型的には、本発明の方法によって除去される
移動性イオン汚染物質は主にナトリウム イオンである
第二の誘電体層の表面部分のみを除去することによる移
動性イオン汚染の低減効果には驚くべきものがあるか、
これは、今日に至るまで、反応性イオンエツチングのよ
うな処理ステップが移動性イオン汚染のかなりの量のソ
ースであること、及びこれら移動性イオンが露出された
誘電体の最も上の部分に主に集中しているということが
知られてなかうたためである。従来は、当分野における
研究者らは、移動性イオン汚染がこれら汚染を生成する
ステップにおいて使用される処理パラメータ、典型的に
は、電圧及び温度のために、誘電体層を通じて比較的均
一に分散しているものと考えた。但し、反応性イオン 
エ・ンチング、或は他の処理ステップにおいて加えられ
るバイアス及び温度は、明らかに、これら移動性イオン
を誘電体層内にさらに導くのには十分な強さではない。
事実、現在では、この誘電体の最も上側の領域か穏やか
なゲッタリング エージェント(gettering 
agent )として作用し、これによって移動性イオ
ンが表面付近に保持されるものと考えられる。
1縄ム暑1 本発明の一例としての実施態様が典型的な集積回路デバ
イス製造シーケンスとの関連で詳細に説明される。この
説明を読んだ後、当業者においては、このシーケンス及
び集積回路デバイスの両方において修正が可能であるこ
とは明白である。
図面に示される従来のデバイスは基板l:第一の誘電層
3(典型的には、−最内に使用されるシランをベースと
した低圧化学蒸着によって製造されるホウ素−リン−ケ
イ酸塩−ガラス、BPSG)、第一のレベルの金属部分
5、及び第二の誘電層7を含む。図面には更に、MOS
トランジスタのソース9及びドレン11領域、並びに、
典型的には、ゲート酸化物領域13a及びポリシリコン
13bを含むゲート構造13か示される。
誘電層7はフィントウ23を含むが、これは第一のレベ
ルの金属部分5と通じ、これを通じて、通常層7の表面
上の第二のレベルの金属(図示無し)か第一のレベルの
金属部分5とコンタクトする。ソース及びトレイン領域
は、誘電層3内のウィンドウ21を通して、当分野にお
いて周知の方法によって、物理的に伸び電気的にこのソ
ース及びトレイン領域にコンタクトする選択された第一
のレベルの金属部分5によりてコンタクトされる。ゲー
ト構造13を覆い、これから離された金属部分5aは、
単にもう一つの金属部分5であり、これは単に他のデバ
イス(図示無し)を相互接続する導電性ラナーであるこ
とも、或はこの断面図には示されないデバイスの部分の
所でゲート ポリシリコン13bに接続されることもあ
るか、これらの方法は当分野において周知である。
ここでは、用語“基板(substrate ) ”は
、典型的には、シリコンを含む全て当業者において周知
の様々な構造及び材料を指すことに注意する。一部分の
みしか示されてないが、典型的には、この集積回路デバ
イス内に複数のデバイスが存在することは容易に理解て
きることである。第一のレベルの金属部分5の形成を通
しての上に説明の構造の製造は当業者において周知の技
術に従うものであり、ここては、更に詳細に説明する必
要はない。
第二の誘電層7は、典型的には、PETEO3と慣習的
に呼ばれる層を製造するためにプラズマ促進TEOSプ
ロセスによって形成される。PETEO3層7は、典型
的には、かなり厚く、例えば、2500nmに形成され
、次に、比較的平坦で滑らかな最終層7を得るために“
エッチ ハック(etchedback ) ”される
が、これは約600nmより厚い、典型的には、公称8
00nmの最終的な厚さを持つ。図示されるごとく、第
二の誘電層7が次にランイートウ23を開けるようにパ
ターン化されるが、これは、第一の金属及び第一の誘電
体の選択された部分を露出する。このパターン化は、典
型的には、反応性イオン エツチングあるいは別の形式
のプラズマ エツチングのような異方性エツチングによ
って達成される。上に述べたエッチバックを含むこれら
タイプのエツチング、並びに従来のフオトレジスト及び
これらプロセスを遂行するために典型的に装置内に含ま
れる物質は、誘電層内にかなりの量の移動イオン汚染を
導入することか知られている。
周知の如く、図面1に示される基板lのようなシリコン
基板を覆う誘電層内の移動イオンは、電圧及び温度の上
昇によって、例えば、BPSG誘電層3とPETEOS
誘電層7の間の界面に簡単に移動し、また、フィールド
酸化物隔離領域15の下側に電流漏れ経路(図示無し)
を誘引する。この漏れ経路は、しばしば、デバイス間電
気絶縁に致命的な影響を与え、結果として、隣接するデ
バイス間の完全な短絡か簡単に起こる。
但し、今日に至るまで、上に説明の処理ては、説明の処
理ステップの結果として避けることがてきないかなりの
量の追加の移動イオンの汚染が起こり、この追加の汚染
は、この汚染を生成した処理ステップの直後においては
、層7の最も上の表面部分に集中するといこうとまては
知られていなかった。
第一に、二次イオン質量顕微鏡分析及びオーガースペク
トル分析の両方を通じて、上に説明のように形成された
最終的な8O0nmのPETEO3層に対しては、移動
イオン汚染の実質的に全て、つまり、約95%以上か、
この汚染を生成した処理ステップの直後においては、こ
れまで当分野における研究者によって考えられていたよ
うにこの層の8O0nmの全厚さを通じて比較的均一に
分散しているのではなく、この層の上側110−1O0
n、典型的には、」二側110−15n内に集中するこ
とが発見された。
除去されなければならない汚染物質が実質的に誘電層7
の上側表面部分に集中していることが認識された結果、
更に、この汚染は、実質的にこれら表面部分のみを除去
するという簡単な方法にて除去できるという追加の認識
に達した。但し、又、これら部分をこの高い移動性イオ
ンのこの層全体への再分散を起こすのに十分な熱或はエ
ネルギーを伴うその後の処理ステップが遂行される前に
除去しなくてはならないことも確認された。単に、ウェ
ーハを室温に放置したたけでは、大きな再分散は起こり
そうもないか、但し、高温で行なわれる処理ステップ、
或はウェーハを高電圧或は他のエネルギーに晒すような
ステップ、例えば、イオン移入、反応性イオン エツチ
ング、プラズマ ストリッピング或は様々なタイプのフ
ォトレジスト展開ステップは、急速な再分散の原因とな
り得る。
汚染された誘電層、例えば、反応性イオン エツチング
された誘電層7の最も上側表面部分を除去するためには
、当業者において明白なように、様々な方法の任意の一
つを使用することかできる。これら方法の簡単な一つの
方法は、この汚染を生成したステップの直後に湿式エツ
チングを行なう方法である。適当と考えられるエツチン
グは、約l・00部の水及び1部のフッ化水素酸(HF
)から成る傘来の溶液を使用して室温にて約3分間エツ
チングする方法である。このエツチングは、約330−
45nのPETEO3誘電層7のみを除去し、移動イン
オ汚染の検出できる効果を回避するのに完全に有効であ
ることが発見された。移動イオン汚染は、典型的には、
層の上側110−15n内にのみ集中するが、プロセス
変動を考慮に入れ、これによってより完全な除去を保証
するために、約40nm除去するのが好ましい。
別の方法として、誘電層の最も上側表面部分は、約8部
のエチレン タリコールと1部の緩衝されたフッ化水素
酸(BHF)を含む溶液内において、約1分間、約40
nmを除去するために湿式エツチングすることによって
も除去することがてきる。又、約30部の過酸化水素、
5部の水酸化アンモニウム、及び65部の水を含む溶液
内で約20分湯式エツチングする方法も有効であること
が発見された。
本発明による除去は、等方向性エツチング剤1例えば、
前に説明のウェット エツチング剤を使用しても達成で
きることに注意する。これは、上に説明のようなウェッ
トの化学エツチング剤の使用を可能とするために有利で
ある。つまり、これらエツチング剤は、比較的危険の少
ない形式にて楽に経済的に得ることができ、これは、要
求される除去を比較的簡単に、追加の有害な不純物或は
その他の有害な影響を4える可能性が殆どないような十
分に低い温度にて達成する。
勿論、エツチング プロセス自体が多量の移動イオン汚
染を導入しないような十分な注意か払われることを前提
として、乾式プロセス、例えば、反応性イオン エツチ
ングを含む他のタイプのエツチングを使用することも可
能である。但し、反応性イオンエツチング ステップに
起因する移動イオン汚染の主なソースは、選択性エツチ
ング ステップの際に遭遇されるフォトレジストからの
エツチング容器内に残留する塩素及び他の汚染物である
と理論的に見られている。これら残留物質は、完全な除
去か難しいことか発見されている。従って、多量の移動
イオン汚染を導入しないような方法にて反応性イオン 
エツチング プロセスを遂行するための−っの方法は、
塩素を生成するようなフォトレジスト残留物、或は他の
移動イオン汚染を生成する残留物に露出されてないエツ
チング容器を提供し、様々な周知の乾式エツチング方法
を使用してこの容器内において汚染された最も上側部分
を除去することである。
本発明は、一部、特定の実施態様を細かく参照しながら
説明されたか、この詳細は、説明を意図するものであり
、限定を意図するものではない。当業者においては、本
発明の精神及び範囲から逸脱することなく、構造及び動
作のモードに様々な修正を加えることがてきることは明
白である。例えば、本発明は、PETEO3誘電体層を
採用する技術と共に使用することに限定されるものでは
なく、同様に、他の誘電体層、例えば、TE01などの
ように二酸化シリコン及び他のシリコン酸化物を使用す
る技術に対しても有効である。更に、その後に形成され
る誘電体層、例えば、二つ以上の金属層のために追加の
挿入誘電体を提供するために形成される追加の層も、二
つ以上の金属層か形成されるとき明らかに本発明による
技術からの恩恵を受けることかできる。
【図面の簡単な説明】
図面は本発明の方法の一例としての実施態様を説明する
のに有効なデバイスの略断面図を含む。 〈主要部分の符号の説明〉 l ・・・ 基板 3 ・・・ 第1の誘電層 5 ・・・ 第1のレベルの金属部分 第2の誘電層 トランジスタのソース トランジスタのトレイン トランジスタのゲート 領域 テレグラフ カムバニ

Claims (1)

  1. 【特許請求の範囲】 1、半導体集積回路デバイスを製造するための方法にお
    いて、該方法が本体からシリコン基板上に置かれた誘電
    体層(7)の部分を下側の金属の部分(5)或は他の材
    料を誘電体層の残りの部分を貫通して露出するために選
    択的に除去するステップを含み、該方法が更に: 該選択的除去ステップを誘電体層(7)の表面を移動性
    イオン汚染源に晒す傾向を持つような方法にて遂行する
    ステップ;及び 該選択的除去ステップの後に、電気的に伝導性の材料を
    こうして晒された下側領域上に堆積する前に、該誘電層
    (7)の実質的に最も上側部分のみを非選択的に除去し
    、これによって、該誘電層(7)から実質的に全ての移
    動性イオン汚染を除去するステップが含まれることを特
    徴とする方法。 2、請求項1に記載の方法において、該移動性イオン汚
    染を除去するステップが湿式化学エッチングを使用して
    遂行されることを特徴とする方法。 3、請求項2に記載の方法において、該湿式化学エッチ
    ングステップが水及びフッ化水素酸を含む溶液を使用し
    て遂行されることを特徴とする方法。 4、請求項3に記載の方法において、該溶液の濃度がお
    よそ1部のフッ化水素酸に対して約100部の水の割合
    であることを特徴とする方法。 5、請求項1に記載の方法において、該誘電体層(7)
    が約600nm以上の厚さを持ち、該除去される最も上
    側部分が約100nm以下であることを特徴とする方法
    。 6、請求項5に記載の方法において、該除去される最も
    上側部分の量が約40nm以下であることを特徴とする
    方法。 7、請求項6に記載の方法において、該除去される最も
    上側部分の量が10nmから15nmの間のレンジてあ
    ることを特徴とする方法。 8、請求項1に記載の方法において、該移動性イオン汚
    染を除去するステップが: フォトレジストからのかなりの量のナトリウムに晒され
    てない乾式エッチング容器を提供するステップ;及び 該最も上側部分を除去するために該容器内で乾式エッチ
    ング処理を遂行するステップを含むことを特徴とする方
    法。 9、請求項1に記載の方法において、該誘電体層(7)
    がその上に第一のレベルの金属相互接続(5)が置かれ
    る第一の誘電体層の上に堆積された第二の誘電体層(3
    )であり更に; 該選択的除去ステップが反応性イオンエッチングを含み
    ;そして 該移動性イオン汚染を非選択的に除去するステップが湿
    式化学エッチングを使用して遂行されることを特徴とす
    る方法。 10、請求項9に記載の方法において、該第二の誘電体
    層(7)がPETOSであることを特徴とする方法。 11、請求項9に記載の方法において、該第一のレベル
    の金属相互接続(5)がアルミニウムであり:該除去さ
    れる最も上側部分の量か約40nm以下であることを特
    徴とする方法。 12、請求項10に記載の方法において、該除去される
    最も上側部分の量が10nmと15nmの間のレンジで
    あることを特徴とする方法。
JP1328576A 1988-12-21 1989-12-20 半導体集積回路内の移動性イオン汚染を低減するための方法 Expired - Lifetime JP2736276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28797288A 1988-12-21 1988-12-21
US287,972 1988-12-21

Publications (2)

Publication Number Publication Date
JPH02219231A true JPH02219231A (ja) 1990-08-31
JP2736276B2 JP2736276B2 (ja) 1998-04-02

Family

ID=23105183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1328576A Expired - Lifetime JP2736276B2 (ja) 1988-12-21 1989-12-20 半導体集積回路内の移動性イオン汚染を低減するための方法

Country Status (2)

Country Link
EP (1) EP0375255A3 (ja)
JP (1) JP2736276B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261687A (ja) * 1994-03-28 2006-09-28 Freescale Semiconductor Inc 半導体デバイスの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0542481A3 (en) * 1991-11-12 1993-11-10 American Telephone & Telegraph Method for reducing dielectric contamination in integrated circuits
US5418173A (en) * 1992-11-24 1995-05-23 At&T Corp. Method of reducing ionic contamination in integrated circuit fabrication
JP5830323B2 (ja) 2010-09-21 2015-12-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC 半導体上からホットメルトエッチングレジストを剥離する改良された方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127329A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体基板の絶縁保護膜の蝕刻方法
JPS58127328A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体基板の絶縁保護膜の蝕刻方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607480A (en) * 1968-12-30 1971-09-21 Texas Instruments Inc Process for etching composite layered structures including a layer of fluoride-etchable silicon nitride and a layer of silicon dioxide
US4263603A (en) * 1978-03-02 1981-04-21 Sperry Corporation Subminiature bore and conductor formation
US4427516A (en) * 1981-08-24 1984-01-24 Bell Telephone Laboratories, Incorporated Apparatus and method for plasma-assisted etching of wafers
US4508815A (en) * 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
US4676867A (en) 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
US4897154A (en) * 1986-07-03 1990-01-30 International Business Machines Corporation Post dry-etch cleaning method for restoring wafer properties
US4676869A (en) * 1986-09-04 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Integrated circuits having stepped dielectric regions
US4886765A (en) * 1988-10-26 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making silicides by heating in oxygen to remove contamination

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127329A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体基板の絶縁保護膜の蝕刻方法
JPS58127328A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体基板の絶縁保護膜の蝕刻方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261687A (ja) * 1994-03-28 2006-09-28 Freescale Semiconductor Inc 半導体デバイスの製造方法
JP4563340B2 (ja) * 1994-03-28 2010-10-13 フリースケール セミコンダクター インコーポレイテッド 半導体デバイスの製造方法

Also Published As

Publication number Publication date
EP0375255A2 (en) 1990-06-27
EP0375255A3 (en) 1991-09-04
JP2736276B2 (ja) 1998-04-02

Similar Documents

Publication Publication Date Title
US4533429A (en) Method of manufacturing a semiconductor device
US6140024A (en) Remote plasma nitridation for contact etch stop
JP3701326B2 (ja) 集積回路の素子分離方法
US5328867A (en) Peroxide clean before buried contact polysilicon deposition
US5563098A (en) Buried contact oxide etch with poly mask procedure
US4980301A (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
JPH02219231A (ja) 半導体集積回路内の移動性イオン汚染を低減するための方法
JPH10233392A (ja) 半導体装置の製造方法
KR100287181B1 (ko) 트렌치소자분리영역을갖는반도체소자및그제조방법
JPH06244366A (ja) Mosトランジスタの製造方法
KR100336567B1 (ko) 반도체장치의소자분리방법
TWI267914B (en) Method of manufacturing semiconductor device
KR19980077122A (ko) 반도체 장치의 콘택홀 형성 방법
JP2985253B2 (ja) 半導体装置の製造方法
KR0167882B1 (ko) 반도체 소자의 소자간 분리막 제조 방법
JPH0393233A (ja) 半導体装置の製造方法
KR100438768B1 (ko) 선택적 실리사이드 형성방법
KR100190191B1 (ko) 반도체 소자의 저장전극 형성방법
JPS61281523A (ja) コンタクト形成法
KR100253344B1 (ko) 반도체 메모리의 콘택홀 형성방법
KR100460801B1 (ko) 반도체소자제조방법
JPH09246507A (ja) 半導体装置およびその製造方法
KR101016347B1 (ko) 반도체 소자의 제조 방법
TW498432B (en) Photoresist protect oxide material
JPH07169728A (ja) 半導体装置の製造方法