JP2985253B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2985253B2 JP2985253B2 JP2208978A JP20897890A JP2985253B2 JP 2985253 B2 JP2985253 B2 JP 2985253B2 JP 2208978 A JP2208978 A JP 2208978A JP 20897890 A JP20897890 A JP 20897890A JP 2985253 B2 JP2985253 B2 JP 2985253B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- sio
- semiconductor device
- film
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。特に、LS
Iの高信頼性化を可能にする。
Iの高信頼性化を可能にする。
従来、MOSFETからなるLSIの製造方法では、ゲート前
洗浄を例えばHFで処理し、ゲート絶縁膜を形成後、直接
ゲート電極膜を形成していた。また、ゲート絶縁膜形成
後、レジストをマスクにして選択的にイオン注入を行な
う(言わゆるチャネルドープ)工程がある場合には、H2
SO4またはO2プラズマでレジストはくり後、ゲート電極
膜を形成した。
洗浄を例えばHFで処理し、ゲート絶縁膜を形成後、直接
ゲート電極膜を形成していた。また、ゲート絶縁膜形成
後、レジストをマスクにして選択的にイオン注入を行な
う(言わゆるチャネルドープ)工程がある場合には、H2
SO4またはO2プラズマでレジストはくり後、ゲート電極
膜を形成した。
しかしながら、従来技術では次の問題が存在すること
が明らかになった。すなわち、ゲート酸化膜が薄くなる
と、ゲート酸化膜は、前洗浄により特性が変化するとい
う問題である。例えば、HF水溶液の前洗浄後、ゲート酸
化した、SiO2薄膜の表面にはチャージが存在し、NH4O
H過水水溶液の前洗浄後、ゲート酸化したSiO2薄膜の表
面にはチャージがトラップされ、これら表面のチャー
ジは、酸化後のN2熱処理により除去できないことがSPV
法(Surtace Photo Voltage法)により明かになった。
さらにSPV法によりゲート酸化SiO2膜中のチャージ分布
を分析したところ、前洗浄により発生するまたはの
チャージは、SiO2表面層約3Åに存在することがわかっ
た。
が明らかになった。すなわち、ゲート酸化膜が薄くなる
と、ゲート酸化膜は、前洗浄により特性が変化するとい
う問題である。例えば、HF水溶液の前洗浄後、ゲート酸
化した、SiO2薄膜の表面にはチャージが存在し、NH4O
H過水水溶液の前洗浄後、ゲート酸化したSiO2薄膜の表
面にはチャージがトラップされ、これら表面のチャー
ジは、酸化後のN2熱処理により除去できないことがSPV
法(Surtace Photo Voltage法)により明かになった。
さらにSPV法によりゲート酸化SiO2膜中のチャージ分布
を分析したところ、前洗浄により発生するまたはの
チャージは、SiO2表面層約3Åに存在することがわかっ
た。
また、チャネルドープの工程が存在する場合には、ゲ
ート酸化膜表面に同じようにチャージが存在し、また、
汚染も表面に存在する。
ート酸化膜表面に同じようにチャージが存在し、また、
汚染も表面に存在する。
これら、SiO2表面のチャージ量や汚染は、前洗浄と酸
化方法のプロセスパラメーターのわずかの変化に大きく
依存し、制御が困難である。このため、薄膜化したゲー
ト酸化膜の物性が安定せず、MOSFETの電気特性や信頼性
が不安定になるという欠点があった。
化方法のプロセスパラメーターのわずかの変化に大きく
依存し、制御が困難である。このため、薄膜化したゲー
ト酸化膜の物性が安定せず、MOSFETの電気特性や信頼性
が不安定になるという欠点があった。
本発明はかかる従来の欠点を補ない、ゲート膜形成時
のSiO2表面チャージ及び汚染を制御可能にし、高信頼性
な半導体装置提供を可能にするものである。
のSiO2表面チャージ及び汚染を制御可能にし、高信頼性
な半導体装置提供を可能にするものである。
本発明では、前洗浄の影響が、熱酸化膜表面層のみの
チャージや汚染に現れることを明らかにし、それらの表
面層を除去することにより、高品質SiO2膜を提供でき、
前記従来の課題を解決した。
チャージや汚染に現れることを明らかにし、それらの表
面層を除去することにより、高品質SiO2膜を提供でき、
前記従来の課題を解決した。
本発明では、前洗浄にNH4OH過水洗浄を用いている。
この洗浄は有機物やパーティクルなどの異物除去に優れ
る。このためゲート膜のピンホール発生を抑止できる。
しかしながら、NH4OH過水洗浄では表面に自然酸化膜が
形成され、FeやALなどの汚染を酸化生成熱がSiO2より大
きいAl2O3,Fe2O3の形で取り込まれるという弱点があ
る。さらに自然酸化膜がOHでターミネートされ、これら
のOHはチャージを持つこれらの不具合は、酸化後、Si
O2表面領域に存在するため、本発明では、チャージや汚
染の存在するSiO2表面を除去している。さらにSiO2表面
をHFまたはHClで処理することによりSiO2及びpoly−Si
などのゲート電極界面が、H,FまたはClの存在で安定
し、電気特性の安定したMOSFETから成る半導体装置を得
る。
この洗浄は有機物やパーティクルなどの異物除去に優れ
る。このためゲート膜のピンホール発生を抑止できる。
しかしながら、NH4OH過水洗浄では表面に自然酸化膜が
形成され、FeやALなどの汚染を酸化生成熱がSiO2より大
きいAl2O3,Fe2O3の形で取り込まれるという弱点があ
る。さらに自然酸化膜がOHでターミネートされ、これら
のOHはチャージを持つこれらの不具合は、酸化後、Si
O2表面領域に存在するため、本発明では、チャージや汚
染の存在するSiO2表面を除去している。さらにSiO2表面
をHFまたはHClで処理することによりSiO2及びpoly−Si
などのゲート電極界面が、H,FまたはClの存在で安定
し、電気特性の安定したMOSFETから成る半導体装置を得
る。
以下、本発明を実施例を用いて説明する。
第1〜6図には、本発明による半導体製造方法の工程
断面図を示してある。第1図では、Si基板1に素子分離
絶縁膜SiO2が形成されている。第2図においては、HF:H
2O(=1:100)で60秒処理し水洗後、アンモニア過水(N
H4OH:H2O2:H2O=1:1:50)で洗浄した後、表面には、自
然酸化膜3が形成される。自然酸化膜3は、NH4OHが0.5
%以上、H2O2が0.5%以上含まれる水溶液であれば、パ
ーティクルと反発しあう性質を持ち、パーティクルの付
着を回避する。第3図においては、熱酸化によりゲート
SiO2膜4を形成後の工程断面図である。前洗浄の影響
は、SiO24の表面領域3に出る。前洗浄がアンモニア過
水の場合は、表面層3にはOHターミネーターによるチ
ャージが蓄積し、若干のAL汚染が存在している。第4図
では、HF:H2O=1:100(23℃)10秒処理することにより
表面層3(第3図)を除去している。この時、チャー
ジは無くなり、AL汚染も除去される。この後、多結晶Si
ゲート電極薄膜5を形成(第5図),パターニング後ソ
ース・ドレイン6を形成してできたMOSFETの断面図が第
6図である。また、第4図において、HClを用いた洗浄
を行なえば、SiO2表面にClが付着し、ゲート電極5とゲ
ート膜4の界面準位密度を低減し、安定した電気特性を
得る。
断面図を示してある。第1図では、Si基板1に素子分離
絶縁膜SiO2が形成されている。第2図においては、HF:H
2O(=1:100)で60秒処理し水洗後、アンモニア過水(N
H4OH:H2O2:H2O=1:1:50)で洗浄した後、表面には、自
然酸化膜3が形成される。自然酸化膜3は、NH4OHが0.5
%以上、H2O2が0.5%以上含まれる水溶液であれば、パ
ーティクルと反発しあう性質を持ち、パーティクルの付
着を回避する。第3図においては、熱酸化によりゲート
SiO2膜4を形成後の工程断面図である。前洗浄の影響
は、SiO24の表面領域3に出る。前洗浄がアンモニア過
水の場合は、表面層3にはOHターミネーターによるチ
ャージが蓄積し、若干のAL汚染が存在している。第4図
では、HF:H2O=1:100(23℃)10秒処理することにより
表面層3(第3図)を除去している。この時、チャー
ジは無くなり、AL汚染も除去される。この後、多結晶Si
ゲート電極薄膜5を形成(第5図),パターニング後ソ
ース・ドレイン6を形成してできたMOSFETの断面図が第
6図である。また、第4図において、HClを用いた洗浄
を行なえば、SiO2表面にClが付着し、ゲート電極5とゲ
ート膜4の界面準位密度を低減し、安定した電気特性を
得る。
本発明によれば、ゲート酸化前洗浄をアンモニア過水
で処理しているため、Si基板表面はOH基でターミネート
され親水性の性質を示し、パーティクル,有機物の付着
を回避できる。さらにゲート電極形成前に、ゲート酸化
膜をHFまたはHCl処理するため、ゲート酸化膜表面のア
ンモニア過水前洗浄の効果(OH基によるチャージやAL
汚染)は回避され、H,F,またはClでターミネートされた
表面を持つ。このため、安定したゲート電極/ゲート膜
界面を得、電気特性の安定したMOSFETからなる半導体装
置を得る。
で処理しているため、Si基板表面はOH基でターミネート
され親水性の性質を示し、パーティクル,有機物の付着
を回避できる。さらにゲート電極形成前に、ゲート酸化
膜をHFまたはHCl処理するため、ゲート酸化膜表面のア
ンモニア過水前洗浄の効果(OH基によるチャージやAL
汚染)は回避され、H,F,またはClでターミネートされた
表面を持つ。このため、安定したゲート電極/ゲート膜
界面を得、電気特性の安定したMOSFETからなる半導体装
置を得る。
以上説明した様に、本発明は、LSIの高信頼性化を可
能にする半導体装置の製造方法を提供する。
能にする半導体装置の製造方法を提供する。
第1図〜第6図は、本発明による半導体装置製造方法の
工程断面図。 1……Si基板 2……SiO2 3……自然酸化膜 4……ゲート酸化膜 5……ゲート電極 6……ソース・ドレイン
工程断面図。 1……Si基板 2……SiO2 3……自然酸化膜 4……ゲート酸化膜 5……ゲート電極 6……ソース・ドレイン
Claims (1)
- 【請求項1】MOSFETを備えた半導体装置の製造方法にお
いて、ゲート絶縁膜形成後、ゲート電極層形成前に、該
ゲート絶縁膜の表面層をHCl蒸気又はHCl過水水溶液で処
理後、ゲート電極層を形成することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2208978A JP2985253B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2208978A JP2985253B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11181673A Division JP2000068512A (ja) | 1999-06-28 | 1999-06-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0492472A JPH0492472A (ja) | 1992-03-25 |
JP2985253B2 true JP2985253B2 (ja) | 1999-11-29 |
Family
ID=16565312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2208978A Expired - Lifetime JP2985253B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2985253B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4578611B2 (ja) * | 1999-03-26 | 2010-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7402467B1 (en) | 1999-03-26 | 2008-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
-
1990
- 1990-08-07 JP JP2208978A patent/JP2985253B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0492472A (ja) | 1992-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102629559B (zh) | 叠栅SiC-MIS电容的制作方法 | |
JP2007201429A (ja) | 複合基板の作製方法 | |
US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
JP2985253B2 (ja) | 半導体装置の製造方法 | |
JPH04355921A (ja) | 半導体装置の製造方法 | |
JP2626910B2 (ja) | 半導体装置の製造方法 | |
JP2010103296A (ja) | 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法 | |
JP2000068512A (ja) | 半導体装置の製造方法 | |
JPH0133933B2 (ja) | ||
JP3058981B2 (ja) | トランジスタの製造方法 | |
JP2736276B2 (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
JP2002026299A (ja) | 半導体基板及びその製造方法、並びに半導体装置及びその製造方法 | |
KR100744264B1 (ko) | 반도체소자의 제조 방법 | |
JPS6252950B2 (ja) | ||
CN104882367A (zh) | 一种改善SiC MOSFET器件沟道迁移率的方法 | |
JP2663946B2 (ja) | 半導体装置の製造方法 | |
JP3917282B2 (ja) | 半導体基板表面の絶縁膜の形成方法 | |
JP2780501B2 (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
KR100670401B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
JPH1064841A (ja) | 半導体装置の製造方法 | |
JP3348262B2 (ja) | 半導体装置の製造方法 | |
JPH04334029A (ja) | 半導体装置の製造方法 | |
KR0121117B1 (ko) | 반도체 소자의 폴리실리콘막 형성방법 | |
JP3523016B2 (ja) | 半導体装置の製造方法 | |
TW498432B (en) | Photoresist protect oxide material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |