JP2000068512A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000068512A JP2000068512A JP11181673A JP18167399A JP2000068512A JP 2000068512 A JP2000068512 A JP 2000068512A JP 11181673 A JP11181673 A JP 11181673A JP 18167399 A JP18167399 A JP 18167399A JP 2000068512 A JP2000068512 A JP 2000068512A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- oxide film
- film
- forming
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ゲート膜形成時のＳｉＯ２表面のチャージ及
び汚染を制御可能にし、高信頼性な半導体装置提供を可
能にする。 【解決手段】 ＭＯＳＦＥＴを備えた半導体装置の製造
方法において、ゲート酸化膜形成の前洗浄の最終洗浄を
アンモニア過水にて処理し、ゲート絶縁膜形成後、ゲー
ト電極形成前に、該ゲート絶縁膜の表面層を除去後、ゲ
ート電極膜を形成するようにした。
び汚染を制御可能にし、高信頼性な半導体装置提供を可
能にする。 【解決手段】 ＭＯＳＦＥＴを備えた半導体装置の製造
方法において、ゲート酸化膜形成の前洗浄の最終洗浄を
アンモニア過水にて処理し、ゲート絶縁膜形成後、ゲー
ト電極形成前に、該ゲート絶縁膜の表面層を除去後、ゲ
ート電極膜を形成するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。特に、ＬＳＩの高信頼性化を可能にす
る。
方法に関する。特に、ＬＳＩの高信頼性化を可能にす
る。
【０００２】
【従来の技術】従来、ＭＯＳＦＥＴからなるＬＳＩの製
造方法では、ゲート前洗浄を例えばＨＦで処理し、ゲー
ト絶縁膜を形成後、直接ゲート電極膜を形成していた。
また、ゲート絶縁膜形成後、レジストをマスクにして選
択的にイオン注入を行なう（言わゆるチャネルドープ）
工程がある場合には、Ｈ2ＳＯ4またはＯ2プラズマでレ
ジストはくり後、ゲート電極膜を形成した。
造方法では、ゲート前洗浄を例えばＨＦで処理し、ゲー
ト絶縁膜を形成後、直接ゲート電極膜を形成していた。
また、ゲート絶縁膜形成後、レジストをマスクにして選
択的にイオン注入を行なう（言わゆるチャネルドープ）
工程がある場合には、Ｈ2ＳＯ4またはＯ2プラズマでレ
ジストはくり後、ゲート電極膜を形成した。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術では次の問題が存在することが明らかになった。すな
わち、ゲート酸化膜が薄くなると、ゲート酸化膜は、前
洗浄により特性が変化するという問題である。例えば、
ＨＦ水溶液の前洗浄後、ゲート酸化した、ＳｉＯ2薄膜
の表面には（＋）チャージが存在し、ＮＨ4ＯＨ過水水
溶液の前洗浄後、ゲート酸化したＳｉＯ2薄膜の表面に
は（−）チャージがトラップされ、これら表面のチャー
ジは、酸化後のＮ2熱処理により除去できないことがＳ
ＰＶ法（Ｓｕｒｆａｃｅ Ｐｈｏｔｏ Ｖｏｌｔａｇｅ
法）により明かになった。さらにＳＰＶ法によりゲート
酸化ＳｉＯ2膜中のチャージ分布を分析したところ、前
洗浄により発生する＋または−のチャージは、ＳｉＯ2
表面層約３Åに存在することがわかった。
術では次の問題が存在することが明らかになった。すな
わち、ゲート酸化膜が薄くなると、ゲート酸化膜は、前
洗浄により特性が変化するという問題である。例えば、
ＨＦ水溶液の前洗浄後、ゲート酸化した、ＳｉＯ2薄膜
の表面には（＋）チャージが存在し、ＮＨ4ＯＨ過水水
溶液の前洗浄後、ゲート酸化したＳｉＯ2薄膜の表面に
は（−）チャージがトラップされ、これら表面のチャー
ジは、酸化後のＮ2熱処理により除去できないことがＳ
ＰＶ法（Ｓｕｒｆａｃｅ Ｐｈｏｔｏ Ｖｏｌｔａｇｅ
法）により明かになった。さらにＳＰＶ法によりゲート
酸化ＳｉＯ2膜中のチャージ分布を分析したところ、前
洗浄により発生する＋または−のチャージは、ＳｉＯ2
表面層約３Åに存在することがわかった。
【０００４】また、チャネルドープの工程が存在する場
合には、ゲート酸化膜表面に同じようにチャージが存在
し、また、汚染も表面に存在する。
合には、ゲート酸化膜表面に同じようにチャージが存在
し、また、汚染も表面に存在する。
【０００５】これら、 ＳｉＯ2表面のチャージ量や汚染
は、前洗浄と酸化方法のプロセスパラメーターのわずか
の変化に大きく依存し、制御が困難である。このため、
薄膜化したゲート酸化膜の物性が安定せず、ＭＯＳＦＥ
Ｔの電気特性や信頼性が不安定になるという欠点があっ
た。
は、前洗浄と酸化方法のプロセスパラメーターのわずか
の変化に大きく依存し、制御が困難である。このため、
薄膜化したゲート酸化膜の物性が安定せず、ＭＯＳＦＥ
Ｔの電気特性や信頼性が不安定になるという欠点があっ
た。
【０００６】本発明はかかる従来の欠点を補ない、ゲー
ト膜形成時のＳｉＯ2表面チャージ及び汚染を制御可能
にし、高信頼性な半導体装置提供を可能にするものであ
る。
ト膜形成時のＳｉＯ2表面チャージ及び汚染を制御可能
にし、高信頼性な半導体装置提供を可能にするものであ
る。
【０００７】
【課題を解決するための手段】本発明では、前洗浄の影
響が、熱酸化膜表面層のみのチャージや汚染に現れるこ
とを明らかにし、それらの表面層を除去することによ
り、高品質ＳｉＯ2膜を提供でき、前記従来の課題を解
決した。
響が、熱酸化膜表面層のみのチャージや汚染に現れるこ
とを明らかにし、それらの表面層を除去することによ
り、高品質ＳｉＯ2膜を提供でき、前記従来の課題を解
決した。
【０００８】
【作用】本発明では、前洗浄にＮＨ4ＯＨ過水洗浄を用
いている。この洗浄は有機物やパーティクルなどの異物
除去に優れる。このためゲート膜のピンホール発生を抑
止できる。しかしながら、 ＮＨ4ＯＨ過水洗浄では表面
に自然酸化膜が形成され、ＦｅやＡＬなどの汚染を酸化
生成熱がＳｉＯ2より大きいＡｌ2Ｏ3，Ｆｅ2Ｏ3の形で
取り込まれるという弱点がある。さらに自然酸化膜がＯ
Ｈでターミネートされ、これらのＯＨは（−）チャージ
を持つこれらの不具合は、酸化後、ＳｉＯ2表面領域に
存在するため、本発明では、チャージや汚染の存在する
ＳｉＯ2表面を除去している。さらにＳｉＯ2表面をＨＦ
またはＨＣｌで処理することによりＳｉＯ2及びｐｏｌ
ｙ−Ｓｉなどのゲート電極界面が、Ｈ，ＦまたはＣｌの
存在で安定し、電気特性の安定したＭＯＳＦＥＴから成
る半導体装置を得る。
いている。この洗浄は有機物やパーティクルなどの異物
除去に優れる。このためゲート膜のピンホール発生を抑
止できる。しかしながら、 ＮＨ4ＯＨ過水洗浄では表面
に自然酸化膜が形成され、ＦｅやＡＬなどの汚染を酸化
生成熱がＳｉＯ2より大きいＡｌ2Ｏ3，Ｆｅ2Ｏ3の形で
取り込まれるという弱点がある。さらに自然酸化膜がＯ
Ｈでターミネートされ、これらのＯＨは（−）チャージ
を持つこれらの不具合は、酸化後、ＳｉＯ2表面領域に
存在するため、本発明では、チャージや汚染の存在する
ＳｉＯ2表面を除去している。さらにＳｉＯ2表面をＨＦ
またはＨＣｌで処理することによりＳｉＯ2及びｐｏｌ
ｙ−Ｓｉなどのゲート電極界面が、Ｈ，ＦまたはＣｌの
存在で安定し、電気特性の安定したＭＯＳＦＥＴから成
る半導体装置を得る。
【０００９】
【発明の実施の形態】以下、本発明を実施例を用いて説
明する。
明する。
【００１０】図１〜図６には、本発明による半導体製造
方法の工程断面図を示してある。図１では、Ｓｉ基板１
に素子分離絶縁膜ＳｉＯ2が形成されている。図２にお
いては、ＨＦ：Ｈ2Ｏ（＝１：１００）で６０秒処理し
水洗後、アンモニア過水（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝
１：１：５０）で洗浄した後、表面には、自然酸化膜３
が形成される。自然酸化膜３は、 ＮＨ4ＯＨが０．５％
以上、Ｈ2Ｏ2が０．５％以上含まれる水溶液であれば、
パーティクルと反発しあう性質を持ち、パーティクルの
付着を回避する。図３においては、熱酸化によりゲート
ＳｉＯ2膜４を形成後の工程断面図である。前洗浄の影
響は、 ＳｉＯ2４の表面領域３に出る。前洗浄がアンモ
ニア過水の場合は、表面層３にはＯＨターミネーターに
よる（−）チャージが蓄積し、若干のＡＬ汚染が存在し
ている。図４では、ＨＦ： Ｈ2Ｏ＝１：１００（２３
℃）１０秒処理することにより表面層３（図３）を除去
している。この時、（−）チャージは無くなり、ＡＬ汚
染も除去される。この後、多結晶Ｓｉゲート電極薄膜５
を形成（図５），パターニング後ソース・ドレイン６を
形成してできたＭＯＳＦＥＴの断面図が図６である。ま
た、図４において、ＨＣｌを用いた洗浄を行なえば、
ＳｉＯ2表面にＣｌが付着し、ゲート電極５とゲート膜
４の界面準位密度を低減し、安定した電気特性を得る。
方法の工程断面図を示してある。図１では、Ｓｉ基板１
に素子分離絶縁膜ＳｉＯ2が形成されている。図２にお
いては、ＨＦ：Ｈ2Ｏ（＝１：１００）で６０秒処理し
水洗後、アンモニア過水（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝
１：１：５０）で洗浄した後、表面には、自然酸化膜３
が形成される。自然酸化膜３は、 ＮＨ4ＯＨが０．５％
以上、Ｈ2Ｏ2が０．５％以上含まれる水溶液であれば、
パーティクルと反発しあう性質を持ち、パーティクルの
付着を回避する。図３においては、熱酸化によりゲート
ＳｉＯ2膜４を形成後の工程断面図である。前洗浄の影
響は、 ＳｉＯ2４の表面領域３に出る。前洗浄がアンモ
ニア過水の場合は、表面層３にはＯＨターミネーターに
よる（−）チャージが蓄積し、若干のＡＬ汚染が存在し
ている。図４では、ＨＦ： Ｈ2Ｏ＝１：１００（２３
℃）１０秒処理することにより表面層３（図３）を除去
している。この時、（−）チャージは無くなり、ＡＬ汚
染も除去される。この後、多結晶Ｓｉゲート電極薄膜５
を形成（図５），パターニング後ソース・ドレイン６を
形成してできたＭＯＳＦＥＴの断面図が図６である。ま
た、図４において、ＨＣｌを用いた洗浄を行なえば、
ＳｉＯ2表面にＣｌが付着し、ゲート電極５とゲート膜
４の界面準位密度を低減し、安定した電気特性を得る。
【００１１】
【発明の効果】本発明によれば、ゲート酸化前洗浄をア
ンモニア過水で処理しているため、Ｓｉ基板表面はＯＨ
基でターミネートされ親水性の性質を示し、パーティク
ル，有機物の付着を回避できる。さらにゲート電極形成
前に、ゲート酸化膜をＨＦまたはＨＣｌ処理するため、
ゲート酸化膜表面のアンモニア過水前洗浄の効果（ＯＨ
基による−チャージやＡＬ汚染）は回避され、Ｈ，Ｆ，
またはＣｌでターミネートされた表面を持つ。このた
め、安定したゲート電極／ゲート膜界面を得、電気特性
の安定したＭＯＳＦＥＴからなる半導体装置を得る。
ンモニア過水で処理しているため、Ｓｉ基板表面はＯＨ
基でターミネートされ親水性の性質を示し、パーティク
ル，有機物の付着を回避できる。さらにゲート電極形成
前に、ゲート酸化膜をＨＦまたはＨＣｌ処理するため、
ゲート酸化膜表面のアンモニア過水前洗浄の効果（ＯＨ
基による−チャージやＡＬ汚染）は回避され、Ｈ，Ｆ，
またはＣｌでターミネートされた表面を持つ。このた
め、安定したゲート電極／ゲート膜界面を得、電気特性
の安定したＭＯＳＦＥＴからなる半導体装置を得る。
【００１２】以上説明した様に、本発明は、ＬＳＩの高
信頼性化を可能にする半導体装置の製造方法を提供す
る。
信頼性化を可能にする半導体装置の製造方法を提供す
る。
【図１】〜
【図６】 本発明による半導体装置製造方法の工程断面
図。
図。
１・・・Ｓｉ基板 ２・・・ＳｉＯ2 ３・・・自然膜酸化膜 ４・・・ゲート酸化膜 ５・・・ゲート電極 ６・・・ソース・ドレイン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年７月１２日（１９９９．７．１
２）
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (3)
- 【請求項１】 ＭＯＳＦＥＴからなるＬＳＩの製造方法
において、ゲート酸化膜形成の前洗浄の最終洗浄をアン
モニア過水にて処理し、ゲート絶縁膜形成後、ゲート電
極形成前に、該ゲート絶縁膜の表面層を除去後、ゲート
電極膜を形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】 ＭＯＳＦＥＴからなるＬＳＩの製造方法
において、ゲート絶縁膜形成後、ゲート電極形成前に該
ゲート絶縁膜の表面層をＨＦ蒸気あるいはＨＦ水溶液で
除去後、ゲート電極層を形成することを特徴とする半導
体装置の製造方法。 - 【請求項３】 ＭＯＳＦＥＴからなるＬＳＩの製造方法
において、ゲート絶縁膜形成後、ゲート電極形成前に該
ゲート絶縁膜の表面層をＨＣｌ蒸気あるいはＨＣｌ過水
水溶液で処理後、ゲート電極層を形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11181673A JP2000068512A (ja) | 1999-06-28 | 1999-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11181673A JP2000068512A (ja) | 1999-06-28 | 1999-06-28 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2208978A Division JP2985253B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068512A true JP2000068512A (ja) | 2000-03-03 |
Family
ID=16104880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11181673A Pending JP2000068512A (ja) | 1999-06-28 | 1999-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068512A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234760A (ja) * | 2006-02-28 | 2007-09-13 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2009212366A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| CN108231614A (zh) * | 2016-12-14 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种检测离子注入之后晶圆表面残留电荷量的方法 |
-
1999
- 1999-06-28 JP JP11181673A patent/JP2000068512A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234760A (ja) * | 2006-02-28 | 2007-09-13 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2009212366A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| CN108231614A (zh) * | 2016-12-14 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种检测离子注入之后晶圆表面残留电荷量的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100659632B1 (ko) | 반도체 장치의 제조 방법 | |
| US20070087573A1 (en) | Pre-treatment method for physical vapor deposition of metal layer and method of forming metal silicide layer | |
| US7132372B2 (en) | Method for preparing a semiconductor substrate surface for semiconductor device fabrication | |
| JP2000068512A (ja) | 半導体装置の製造方法 | |
| JP2985253B2 (ja) | 半導体装置の製造方法 | |
| JPH04355921A (ja) | 半導体装置の製造方法 | |
| JP2010103296A (ja) | 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法 | |
| JP2003068667A (ja) | 半導体装置の製造方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JP3917282B2 (ja) | 半導体基板表面の絶縁膜の形成方法 | |
| JP2906416B2 (ja) | シリコンのエッチング方法 | |
| JP3611142B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JP2000332125A (ja) | 半導体装置及びその製造方法 | |
| JP2004047699A (ja) | 半導体装置の製造方法 | |
| WO2005013374A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02219231A (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
| JP3348262B2 (ja) | 半導体装置の製造方法 | |
| JPH07169728A (ja) | 半導体装置の製造方法 | |
| JPH1064841A (ja) | 半導体装置の製造方法 | |
| JPH0628259B2 (ja) | 半導体装置の製造方法 | |
| JP3523016B2 (ja) | 半導体装置の製造方法 | |
| KR20050003535A (ko) | 반도체 소자의 터널산화막 형성 방법 | |
| JPH09190994A (ja) | ケイ酸残留物の生成を防止のためのフッ酸処理後の脱イオン水／オゾン洗浄 | |
| JP2842090B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020212 |