JP3523016B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3523016B2 JP3523016B2 JP13378197A JP13378197A JP3523016B2 JP 3523016 B2 JP3523016 B2 JP 3523016B2 JP 13378197 A JP13378197 A JP 13378197A JP 13378197 A JP13378197 A JP 13378197A JP 3523016 B2 JP3523016 B2 JP 3523016B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、素子分離領域の形
成工程を含む半導体装置の製造方法に係り、特に、非晶
質シリコン膜中の微結晶の発生を阻止し、素子分離領域
の形状異常を阻止し得る半導体装置の製造方法に関す
る。
成工程を含む半導体装置の製造方法に係り、特に、非晶
質シリコン膜中の微結晶の発生を阻止し、素子分離領域
の形状異常を阻止し得る半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】一般に半導体装置では、多数の微細な素
子からなる構造を有し、各素子が形成される素子形成領
域と、各素子を分離する素子分離領域とを備えている。
図４はこの種の半導体装置の製造工程を示す製造工程図
である。
子からなる構造を有し、各素子が形成される素子形成領
域と、各素子を分離する素子分離領域とを備えている。
図４はこの種の半導体装置の製造工程を示す製造工程図
である。
【０００３】図４（ａ）に示すように、半導体基板１１
上に、ＨＣｌガスを用いた酸化法により、シリコン酸化
膜１２が形成される。シリコン酸化膜１２上には、ＣＶ
Ｄ法により、非晶質シリコン膜１３、シリコン窒化膜１
４及び多結晶シリコン膜１５が順次堆積される。
上に、ＨＣｌガスを用いた酸化法により、シリコン酸化
膜１２が形成される。シリコン酸化膜１２上には、ＣＶ
Ｄ法により、非晶質シリコン膜１３、シリコン窒化膜１
４及び多結晶シリコン膜１５が順次堆積される。
【０００４】次に、図４（ｂ）に示すように、リソグラ
フィー法により、多結晶シリコン膜１５が選択的にエッ
チングされ、しかる後、酸化工程により、多結晶シリコ
ン膜１５が多結晶シリコン酸化膜１６に改質され、この
多結晶シリコン酸化膜１６をマスクとして、シリコン窒
化膜１４が選択的にエッチングされる。
フィー法により、多結晶シリコン膜１５が選択的にエッ
チングされ、しかる後、酸化工程により、多結晶シリコ
ン膜１５が多結晶シリコン酸化膜１６に改質され、この
多結晶シリコン酸化膜１６をマスクとして、シリコン窒
化膜１４が選択的にエッチングされる。
【０００５】次に、図４（ｃ）に示すように、多結晶シ
リコン酸化膜１６が緩衝ＨＦ(bufferd-HF)溶液にて除去
され、しかる後、フィールド酸化が施される。次に、ド
ライエッチング法により、シリコン窒化膜１４及び非晶
質シリコン膜１３が除去される。しかる後、緩衝ＨＦ溶
液により、シリコン酸化膜１２が除去され、新たに所定
の厚さのゲート酸化膜１２ａが形成される。
リコン酸化膜１６が緩衝ＨＦ(bufferd-HF)溶液にて除去
され、しかる後、フィールド酸化が施される。次に、ド
ライエッチング法により、シリコン窒化膜１４及び非晶
質シリコン膜１３が除去される。しかる後、緩衝ＨＦ溶
液により、シリコン酸化膜１２が除去され、新たに所定
の厚さのゲート酸化膜１２ａが形成される。
【０００６】ここで、図４（ｄ）に示すように、フィー
ルド酸化部に対応する素子分離領域１７と、ゲート酸化
膜及びチャネル幅に対応する素子形成領域１８とが形成
される。
ルド酸化部に対応する素子分離領域１７と、ゲート酸化
膜及びチャネル幅に対応する素子形成領域１８とが形成
される。
【０００７】
【発明が解決しようとする課題】しかしながら以上のよ
うな半導体装置の製造方法では、以下に述べるような問
題がある。図５（ａ）に示すように、非晶質シリコン膜
１３に微結晶１９が発生する問題がある。このため、図
５（ｂ）に示すように、多結晶シリコン酸化膜１６を緩
衝ＨＦ溶液を用いて除去する際に、緩衝ＨＦ溶液が非晶
質シリコン膜１３と微結晶１９との隙間から流れ込み、
シリコン酸化膜１２の一部を除去して除去領域２０を形
成してしまう問題がある。
うな半導体装置の製造方法では、以下に述べるような問
題がある。図５（ａ）に示すように、非晶質シリコン膜
１３に微結晶１９が発生する問題がある。このため、図
５（ｂ）に示すように、多結晶シリコン酸化膜１６を緩
衝ＨＦ溶液を用いて除去する際に、緩衝ＨＦ溶液が非晶
質シリコン膜１３と微結晶１９との隙間から流れ込み、
シリコン酸化膜１２の一部を除去して除去領域２０を形
成してしまう問題がある。
【０００８】また、これにより、図５（ｃ）に示すよう
に、素子分離領域１７の形成の際に、形状異常を引き起
こす問題が発生し、製造工程の信頼性を低下させてしま
う。本発明は上記実情を考慮してなされたもので、非晶
質シリコン膜中の微結晶の発生を阻止して、素子分離領
域の形状異常を阻止し、もって、信頼性を向上し得る半
導体装置の製造方法を提供することを目的とする。
に、素子分離領域１７の形成の際に、形状異常を引き起
こす問題が発生し、製造工程の信頼性を低下させてしま
う。本発明は上記実情を考慮してなされたもので、非晶
質シリコン膜中の微結晶の発生を阻止して、素子分離領
域の形状異常を阻止し、もって、信頼性を向上し得る半
導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の骨子は、図３か
ら得られるように、非晶質シリコン膜に微結晶が発生す
る原因を、その下層のシリコン酸化膜の表面Ｃｌ濃度が
高いからである、とした本発明者による知見に基づいて
いる。
ら得られるように、非晶質シリコン膜に微結晶が発生す
る原因を、その下層のシリコン酸化膜の表面Ｃｌ濃度が
高いからである、とした本発明者による知見に基づいて
いる。
【００１０】すなわち、本発明の骨子は、半導体基板上
のシリコン酸化膜の表面Ｃｌ濃度を１×１０16ａｔｏｍ
ｓ／ｃｍ3 以下に抑制することにより、その上に堆積さ
れる非晶質シリコン膜の微結晶の発生を阻止し、結果的
に、素子分離領域の形状異常を阻止することである。
のシリコン酸化膜の表面Ｃｌ濃度を１×１０16ａｔｏｍ
ｓ／ｃｍ3 以下に抑制することにより、その上に堆積さ
れる非晶質シリコン膜の微結晶の発生を阻止し、結果的
に、素子分離領域の形状異常を阻止することである。
【００１１】具体的には例えば、半導体基板上のシリコ
ン酸化膜は、ＨＣｌガスを使用しない酸化法により、表
面Ｃｌ濃度を低減させるように形成されてもよい。ここ
で、ＨＣｌガスを使用しない酸化法としては、例えば、
１００％のドライ酸素ガスを用いたドライＯ2 酸化法、
あるいは水素と酸素とを用いたＢＯＸ酸化法などがあ
る。
ン酸化膜は、ＨＣｌガスを使用しない酸化法により、表
面Ｃｌ濃度を低減させるように形成されてもよい。ここ
で、ＨＣｌガスを使用しない酸化法としては、例えば、
１００％のドライ酸素ガスを用いたドライＯ2 酸化法、
あるいは水素と酸素とを用いたＢＯＸ酸化法などがあ
る。
【００１２】なお、半導体基板上のシリコン酸化膜は、
ＨＣｌ添加による酸化法にて形成されたとしても、その
後に、窒素雰囲気中の加熱等の如き表面Ｃｌの除去工程
の適用により、最終的に表面Ｃｌ濃度が低減されていれ
ばよい。また、ここにいうＨＣｌ添加には、例えばトリ
クロロエタン（Ｃ2 Ｈ3 Ｃｌ3 ）、トリクロロエチレン
（Ｃ2 ＨＣｌ3 ）、トランスジクロエチレン（Ｃ2 Ｈ2
Ｃｌ2 ）又はＨＣｌ等のように、ＨとＣｌを含有するも
のであれば、適宜使用可能となっている。
ＨＣｌ添加による酸化法にて形成されたとしても、その
後に、窒素雰囲気中の加熱等の如き表面Ｃｌの除去工程
の適用により、最終的に表面Ｃｌ濃度が低減されていれ
ばよい。また、ここにいうＨＣｌ添加には、例えばトリ
クロロエタン（Ｃ2 Ｈ3 Ｃｌ3 ）、トリクロロエチレン
（Ｃ2 ＨＣｌ3 ）、トランスジクロエチレン（Ｃ2 Ｈ2
Ｃｌ2 ）又はＨＣｌ等のように、ＨとＣｌを含有するも
のであれば、適宜使用可能となっている。
【００１３】さて、以上のような本発明の骨子に基づい
て具体的には以下のような手段が講じられる。 請求項
1に対応する発明は、半導体基板上に塩酸ガスを用い、
表面の塩素濃度が１×１０ 16 ａｔｏｍｓ／ｃｍ 3 以下の
シリコン酸化膜を形成する工程と、前記シリコン酸化膜
上に非晶質シリコン膜を形成する工程と、前記非晶質シ
リコン膜上にシリコン窒化膜を形成する工程と、前記シ
リコン窒化膜を選択的に除去する工程と、前記シリコン
窒化膜の選択除去された半導体基板を酸化性雰囲気で加
熱してフィールド酸化膜を形成する工程とを含んでいる
半導体装置の製造方法である。
て具体的には以下のような手段が講じられる。 請求項
1に対応する発明は、半導体基板上に塩酸ガスを用い、
表面の塩素濃度が１×１０ 16 ａｔｏｍｓ／ｃｍ 3 以下の
シリコン酸化膜を形成する工程と、前記シリコン酸化膜
上に非晶質シリコン膜を形成する工程と、前記非晶質シ
リコン膜上にシリコン窒化膜を形成する工程と、前記シ
リコン窒化膜を選択的に除去する工程と、前記シリコン
窒化膜の選択除去された半導体基板を酸化性雰囲気で加
熱してフィールド酸化膜を形成する工程とを含んでいる
半導体装置の製造方法である。
【００１４】また、請求項２に対応する発明は、請求項
１に対応する半導体装置の製造方法において、前記シリ
コン酸化膜を形成する工程としては、前記塩酸ガスを用
いてシリコン酸化膜を形成し、しかる後、所定のガス雰
囲気中で加熱処理を施して当該シリコン酸化膜表面の塩
素濃度を低下させる工程を含んでいる半導体装置の製造
方法である。請求項３に対応する発明は、請求項２に記
載の半導体装置の製造方法において、前記所定のガス雰
囲気が窒素雰囲気又はアルゴン雰囲気である半導体装置
の製造方法である。 （作用） 従って、請求項１に対応する発明は以上のような手段を
講じたことにより、素子分離領域を形成する一連の工程
中、半導体基板上のシリコン酸化膜の表面塩素濃度を１
×１０16ａｔｏｍｓ／ｃｍ3以下に抑制することによ
り、非晶質シリコン膜中の微結晶の発生を阻止して、素
子分離領域の形状異常を阻止し、もって、信頼性を向上
させることができる。
１に対応する半導体装置の製造方法において、前記シリ
コン酸化膜を形成する工程としては、前記塩酸ガスを用
いてシリコン酸化膜を形成し、しかる後、所定のガス雰
囲気中で加熱処理を施して当該シリコン酸化膜表面の塩
素濃度を低下させる工程を含んでいる半導体装置の製造
方法である。請求項３に対応する発明は、請求項２に記
載の半導体装置の製造方法において、前記所定のガス雰
囲気が窒素雰囲気又はアルゴン雰囲気である半導体装置
の製造方法である。 （作用） 従って、請求項１に対応する発明は以上のような手段を
講じたことにより、素子分離領域を形成する一連の工程
中、半導体基板上のシリコン酸化膜の表面塩素濃度を１
×１０16ａｔｏｍｓ／ｃｍ3以下に抑制することによ
り、非晶質シリコン膜中の微結晶の発生を阻止して、素
子分離領域の形状異常を阻止し、もって、信頼性を向上
させることができる。
【００１５】また、請求項２に対応する発明は、シリコ
ン酸化膜を形成する工程としては、塩酸ガスを用いてシ
リコン酸化膜を形成し、しかる後、所定のガス雰囲気中
で加熱処理を施して当該シリコン酸化膜表面の塩素濃度
を低下させる工程を含んでいるので、請求項１に対応す
る作用を同様に得ることができる。請求項３に対応する
発明は、所定のガス雰囲気が窒素雰囲気又はアルゴン雰
囲気であるので、請求項１に対応する作用を同様に得る
ことができる。
ン酸化膜を形成する工程としては、塩酸ガスを用いてシ
リコン酸化膜を形成し、しかる後、所定のガス雰囲気中
で加熱処理を施して当該シリコン酸化膜表面の塩素濃度
を低下させる工程を含んでいるので、請求項１に対応す
る作用を同様に得ることができる。請求項３に対応する
発明は、所定のガス雰囲気が窒素雰囲気又はアルゴン雰
囲気であるので、請求項１に対応する作用を同様に得る
ことができる。
【００１６】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照しながら説明する。図１は本発明の一実
施の形態に係る半導体装置の製造方法を説明するための
製造工程図である。
いて図面を参照しながら説明する。図１は本発明の一実
施の形態に係る半導体装置の製造方法を説明するための
製造工程図である。
【００１７】いま、半導体基板は、希ＨＦ＋ＮＣ−２に
より、表面が洗浄される。続いて、図３（ａ）に示すよ
うに、ドライＯ2 （酸素）ガスを用いた酸化法により、
半導体基板２１上にシリコン酸化膜２２が形成される。
さらに、ＣＶＤ法により、非晶質シリコン膜２３、シリ
コン窒化膜２４及び多結晶シリコン酸化膜２５が続けて
堆積される。
より、表面が洗浄される。続いて、図３（ａ）に示すよ
うに、ドライＯ2 （酸素）ガスを用いた酸化法により、
半導体基板２１上にシリコン酸化膜２２が形成される。
さらに、ＣＶＤ法により、非晶質シリコン膜２３、シリ
コン窒化膜２４及び多結晶シリコン酸化膜２５が続けて
堆積される。
【００１８】その後、図３（ｂ）に示すように、リソグ
ラフィー法により、多結晶シリコン酸化膜２５が選択的
に除去され、残ったシリコン酸化膜２５をマスクとして
シリコン窒化膜２４が選択的にエッチングされる。
ラフィー法により、多結晶シリコン酸化膜２５が選択的
に除去され、残ったシリコン酸化膜２５をマスクとして
シリコン窒化膜２４が選択的にエッチングされる。
【００１９】次に、図３（ｃ）に示すように、多結晶シ
リコン酸化膜２５が緩衝ＨＦ溶液にて除去された後に、
フィールド酸化が施される。次に、ドライエッチング法
により、シリコン窒化膜２４と非晶質シリコン膜２３と
が選択的に除去される。しかる後、緩衝ＨＦ溶液によ
り、シリコン酸化膜２２が所定の厚さだけ除去されて半
導体基板２１が部分的に露出される。
リコン酸化膜２５が緩衝ＨＦ溶液にて除去された後に、
フィールド酸化が施される。次に、ドライエッチング法
により、シリコン窒化膜２４と非晶質シリコン膜２３と
が選択的に除去される。しかる後、緩衝ＨＦ溶液によ
り、シリコン酸化膜２２が所定の厚さだけ除去されて半
導体基板２１が部分的に露出される。
【００２０】また、露出された半導体基板２１上に所定
の厚さのシリコン酸化膜２２ａが新たに形成される。こ
れにより、図３（ｄ）に示すように、素子分離領域２７
と素子形成領域（チャネル幅）２８とが形成される。 （評価）次に、本実施形態に係る製造工程中、シリコン
酸化膜２２を形成した際に、図２に示すように、シリコ
ン酸化膜２２表面におけるＣｌ微結晶発生の有無につい
て調べた。また、比較のために、従来製法のＨＣｌガス
使用（ＨＣｌ添加）のシリコン酸化膜１２に関しても調
べた。なお、両者の前処理は、希ＨＦ＋ＮＣ−２（アル
カリ系）と互いに同一処理にした。
の厚さのシリコン酸化膜２２ａが新たに形成される。こ
れにより、図３（ｄ）に示すように、素子分離領域２７
と素子形成領域（チャネル幅）２８とが形成される。 （評価）次に、本実施形態に係る製造工程中、シリコン
酸化膜２２を形成した際に、図２に示すように、シリコ
ン酸化膜２２表面におけるＣｌ微結晶発生の有無につい
て調べた。また、比較のために、従来製法のＨＣｌガス
使用（ＨＣｌ添加）のシリコン酸化膜１２に関しても調
べた。なお、両者の前処理は、希ＨＦ＋ＮＣ−２（アル
カリ系）と互いに同一処理にした。
【００２１】結果は図２に示す通り、本実施形態では、
１００％ドライＯ2 ガスを用いたことにより、シリコン
酸化膜２２表面にＣｌ微結晶が発生しなかった。一方、
従来製法では、ＨＣｌガスを用いたことにより、シリコ
ン酸化膜１２表面にＣｌ微結晶が発生した。
１００％ドライＯ2 ガスを用いたことにより、シリコン
酸化膜２２表面にＣｌ微結晶が発生しなかった。一方、
従来製法では、ＨＣｌガスを用いたことにより、シリコ
ン酸化膜１２表面にＣｌ微結晶が発生した。
【００２２】次に、図３に示すように、シリコン酸化膜
２２，１２表面のＣｌ濃度と微結晶密度との関係を表面
ＴＥＭ観察を用いて調べた。結果は図示するように、表
面Ｃｌ濃度１×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3
の本実施形態に係る試料が、微結晶密度が零［個／μｍ
2 ］であり、非晶質シリコン膜２３に微結晶が発生しな
かった。
２２，１２表面のＣｌ濃度と微結晶密度との関係を表面
ＴＥＭ観察を用いて調べた。結果は図示するように、表
面Ｃｌ濃度１×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3
の本実施形態に係る試料が、微結晶密度が零［個／μｍ
2 ］であり、非晶質シリコン膜２３に微結晶が発生しな
かった。
【００２３】一方、表面Ｃｌ濃度１×１０17〜１×１０
18ａｔｏｍｓ／ｃｍ3 の従来製法に係る試料は、微結晶
密度が１［個／μｍ2 ］であり、非晶質シリコン膜１３
に微結晶が発生していた。
18ａｔｏｍｓ／ｃｍ3 の従来製法に係る試料は、微結晶
密度が１［個／μｍ2 ］であり、非晶質シリコン膜１３
に微結晶が発生していた。
【００２４】上述したように本実施形態によれば、素子
分離領域２７を形成する一連の工程中、半導体基板２１
上のシリコン酸化膜２２の表面Ｃｌ濃度を１×１０16ａ
ｔｏｍｓ／ｃｍ3 以下に抑制することにより、非晶質シ
リコン膜２３中の微結晶の発生を阻止し、素子分離領域
２７の形状異常を阻止することができる。
分離領域２７を形成する一連の工程中、半導体基板２１
上のシリコン酸化膜２２の表面Ｃｌ濃度を１×１０16ａ
ｔｏｍｓ／ｃｍ3 以下に抑制することにより、非晶質シ
リコン膜２３中の微結晶の発生を阻止し、素子分離領域
２７の形状異常を阻止することができる。
【００２５】また、シリコン窒化膜２４を除去するため
にマスクを形成する工程は、従来の多結晶シリコン膜１
５の酸化を含む工程とは異なり、始めからシリコン酸化
膜２５を形成するので、従来と比べ、工程を短縮するこ
とができる。 （他の実施形態）なお、上記実施形態では、多結晶シリ
コン酸化膜２５をマスクとしてシリコン窒化膜２４をエ
ッチングした工程について説明したが、これに限らず、
多結晶シリコン酸化膜２５に代えて、フォトレジストを
マスクとしてシリコン窒化膜２４をエッチングする工程
としても、本発明を同様に実施して同様の効果を得るこ
とができる。
にマスクを形成する工程は、従来の多結晶シリコン膜１
５の酸化を含む工程とは異なり、始めからシリコン酸化
膜２５を形成するので、従来と比べ、工程を短縮するこ
とができる。 （他の実施形態）なお、上記実施形態では、多結晶シリ
コン酸化膜２５をマスクとしてシリコン窒化膜２４をエ
ッチングした工程について説明したが、これに限らず、
多結晶シリコン酸化膜２５に代えて、フォトレジストを
マスクとしてシリコン窒化膜２４をエッチングする工程
としても、本発明を同様に実施して同様の効果を得るこ
とができる。
【００２６】また、上記実施形態では、半導体基板２１
上に１００％ドライＯ2 ガスを用いてシリコン酸化膜２
２を形成し、非晶質シリコン膜２３、シリコン窒化膜２
４及び多結晶シリコン酸化膜２５を順次堆積する場合に
ついて説明したが、これに限らず、ＨＣｌガスを用いて
シリコン酸化膜２２を形成し、しかる後、例えば９００
℃の窒素雰囲気で３０分の加熱処理を施してシリコン酸
化膜２２表面のＣｌ濃度を低下させる工程を設け、その
後、非晶質シリコン膜２３を堆積する製造方法として
も、本発明を同様に実施して同様の効果を得ることがで
きる。
上に１００％ドライＯ2 ガスを用いてシリコン酸化膜２
２を形成し、非晶質シリコン膜２３、シリコン窒化膜２
４及び多結晶シリコン酸化膜２５を順次堆積する場合に
ついて説明したが、これに限らず、ＨＣｌガスを用いて
シリコン酸化膜２２を形成し、しかる後、例えば９００
℃の窒素雰囲気で３０分の加熱処理を施してシリコン酸
化膜２２表面のＣｌ濃度を低下させる工程を設け、その
後、非晶質シリコン膜２３を堆積する製造方法として
も、本発明を同様に実施して同様の効果を得ることがで
きる。
【００２７】この変形例の場合、シリコン酸化膜２２を
形成後に、例えば、９００℃の窒素雰囲気で３０分加熱
し、非晶質シリコン膜２３、シリコン窒化膜２４及び多
結晶シリコン酸化膜２５を順次堆積するとしているが、
同一装置内での連続処理を施す方法も包含される。
形成後に、例えば、９００℃の窒素雰囲気で３０分加熱
し、非晶質シリコン膜２３、シリコン窒化膜２４及び多
結晶シリコン酸化膜２５を順次堆積するとしているが、
同一装置内での連続処理を施す方法も包含される。
【００２８】またこの変形例の場合、シリコン酸化膜２
２を形成後に、９００℃の窒素雰囲気で３０分の加熱処
理を施すと述べたが、窒素雰囲気での加熱は、９００℃
３０分には限定されない。さらに、窒素雰囲気で加熱す
ると述べたが、シリコン酸化膜２２の表面Ｃｌを除去可
能であれば、加熱の雰囲気は必ずしも限定されず、例え
ばＡｒ雰囲気としてもよい。
２を形成後に、９００℃の窒素雰囲気で３０分の加熱処
理を施すと述べたが、窒素雰囲気での加熱は、９００℃
３０分には限定されない。さらに、窒素雰囲気で加熱す
ると述べたが、シリコン酸化膜２２の表面Ｃｌを除去可
能であれば、加熱の雰囲気は必ずしも限定されず、例え
ばＡｒ雰囲気としてもよい。
【００２９】上記実施形態では、半導体基板２１上に，
１００％ドライＯ2 ガスを用いてシリコン酸化膜２２を
形成する場合について説明したが、これに限らず、ＨＣ
ｌガスを使用しない酸化法であれば、任意の酸化法を用
いてシリコン酸化膜２２を形成しても、本発明を同様に
実施して同様の効果を得ることができる。
１００％ドライＯ2 ガスを用いてシリコン酸化膜２２を
形成する場合について説明したが、これに限らず、ＨＣ
ｌガスを使用しない酸化法であれば、任意の酸化法を用
いてシリコン酸化膜２２を形成しても、本発明を同様に
実施して同様の効果を得ることができる。
【００３０】また、上記実施形態では、半導体基板２１
に対し、シリコン酸化膜２２の形成前に施す前処理の溶
液を希ＨＦ＋ＣＮ−２とした場合について説明したが、
これに限らず、他の前処理溶液を用いた製造方法として
も、本発明を同様に実施して同様の効果を得ることがで
きる。
に対し、シリコン酸化膜２２の形成前に施す前処理の溶
液を希ＨＦ＋ＣＮ−２とした場合について説明したが、
これに限らず、他の前処理溶液を用いた製造方法として
も、本発明を同様に実施して同様の効果を得ることがで
きる。
【００３１】さらに、これら変形例は、互いに適宜組合
わせて用いたとしても、本発明を同様に実施して同様の
効果を得ることができる。但し、シリコン酸化膜２２の
形成工程における、ＨＣｌガスを使用しない酸化法と、
９００℃３０分の窒素雰囲気加熱の如きシリコン酸化膜
２２の表面Ｃｌを除去する工程との組合せは除外され
る。理由は、これら両者はいずれか一方だけでシリコン
酸化膜２２の表面Ｃｌ濃度を低減できるからである。そ
の他、本発明はその要旨を逸脱しない範囲で種々変形し
て実施できる。
わせて用いたとしても、本発明を同様に実施して同様の
効果を得ることができる。但し、シリコン酸化膜２２の
形成工程における、ＨＣｌガスを使用しない酸化法と、
９００℃３０分の窒素雰囲気加熱の如きシリコン酸化膜
２２の表面Ｃｌを除去する工程との組合せは除外され
る。理由は、これら両者はいずれか一方だけでシリコン
酸化膜２２の表面Ｃｌ濃度を低減できるからである。そ
の他、本発明はその要旨を逸脱しない範囲で種々変形し
て実施できる。
【００３２】
【発明の効果】以上説明したように本発明によれば、非
晶質シリコン膜中の微結晶の発生を阻止して、素子分離
領域の形状異常を阻止し、もって、信頼性を向上させる
ことができる半導体装置の製造方法を提供できる。
晶質シリコン膜中の微結晶の発生を阻止して、素子分離
領域の形状異常を阻止し、もって、信頼性を向上させる
ことができる半導体装置の製造方法を提供できる。
【図１】本発明の一実施の形態に係る半導体装置の製造
方法を説明するための製造工程図
方法を説明するための製造工程図
【図２】同実施の形態における微結晶発生の有無を従来
製法と比較して示す図
製法と比較して示す図
【図３】同実施の形態における表面Ｃｌ濃度と微結晶密
度との関係を示す図
度との関係を示す図
【図４】従来の半導体装置の製造工程を示す製造工程図
【図５】従来の課題を説明するための模式図
２１…半導体基板
２２，２２ａ…シリコン酸化膜
２３…非晶質シリコン膜
２４…シリコン窒化膜
２５…多結晶シリコン酸化膜
２７…素子分離領域
２８…素子形成領域
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−134915（ＪＰ，Ａ)
特開 平９−8023（ＪＰ，Ａ)
特開 平８−83795（ＪＰ，Ａ)
特開 平６−326089（ＪＰ，Ａ)
特開 昭62−248236（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/316
H01L 21/76
Claims (3)
- 【請求項１】半導体基板上に塩酸ガスを用い、表面の塩
素濃度が１×１０ 16 ａｔｏｍｓ／ｃｍ 3 以下のシリコン
酸化膜を形成する工程と、 前記シリコン酸化膜上に非晶質シリコン膜を形成する工
程と、 前記非晶質シリコン膜上にシリコン窒化膜を形成する工
程と、 前記シリコン窒化膜を選択的に除去する工程と、 前記シリコン窒化膜の選択除去された半導体基板を酸化
性雰囲気で加熱してフィールド酸化膜を形成する工程と
を含んでいることを特徴とする半導体装置の製造方法。 - 【請求項２】請求項１に記載の半導体装置の製造方法に
おいて、前記シリコン酸化膜を形成する工程は、前記塩酸ガスを
用いてシリコン酸化膜を形成し、しかる後、所定のガス
雰囲気中で加熱処理を施して当該シリコン酸化膜表面の
塩素濃度を低下させる工程を含んでいる ことを特徴とす
る半導体装置の製造方法。 - 【請求項３】請求項２に記載の半導体装置の製造方法に
おいて、 前記所定のガス雰囲気は、窒素雰囲気又はアルゴン雰囲
気であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13378197A JP3523016B2 (ja) | 1997-05-23 | 1997-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13378197A JP3523016B2 (ja) | 1997-05-23 | 1997-05-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326776A JPH10326776A (ja) | 1998-12-08 |
| JP3523016B2 true JP3523016B2 (ja) | 2004-04-26 |
Family
ID=15112851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13378197A Expired - Fee Related JP3523016B2 (ja) | 1997-05-23 | 1997-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3523016B2 (ja) |
-
1997
- 1997-05-23 JP JP13378197A patent/JP3523016B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10326776A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| JP3105770B2 (ja) | 半導体装置の製造方法 | |
| JPH0648683B2 (ja) | 薄膜酸化物用の成長修正熱酸化方法 | |
| JP3398903B2 (ja) | 半導体装置の製造方法 | |
| JPH023920A (ja) | エッチング方法 | |
| JPH0380338B2 (ja) | ||
| US7132372B2 (en) | Method for preparing a semiconductor substrate surface for semiconductor device fabrication | |
| JP3523016B2 (ja) | 半導体装置の製造方法 | |
| US5930650A (en) | Method of etching silicon materials | |
| JP3589801B2 (ja) | 半導体基板表面の酸化膜の形成方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JP3331787B2 (ja) | シリコン量子ドットの製造方法 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPS61176125A (ja) | シリコン熱酸化膜の形成方法 | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2699928B2 (ja) | 化合物半導体基板の前処理方法 | |
| JP3416716B2 (ja) | 半導体基板表面の酸化膜の形成処理方法 | |
| JP3152289B2 (ja) | 半導体装置の製造方法 | |
| JPH11135508A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH0492472A (ja) | 半導体装置の製造方法 | |
| JP3192165B2 (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JP2000068512A (ja) | 半導体装置の製造方法 | |
| JPS63160324A (ja) | 分子線エピタキシヤル結晶成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |