JP3331787B2 - シリコン量子ドットの製造方法 - Google Patents
シリコン量子ドットの製造方法Info
- Publication number
- JP3331787B2 JP3331787B2 JP29102094A JP29102094A JP3331787B2 JP 3331787 B2 JP3331787 B2 JP 3331787B2 JP 29102094 A JP29102094 A JP 29102094A JP 29102094 A JP29102094 A JP 29102094A JP 3331787 B2 JP3331787 B2 JP 3331787B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum dots
- layer
- silicon
- manufacturing
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、量子デバイスに用いら
れるシリコン量子ドットの製造方法に関するものであ
る。
れるシリコン量子ドットの製造方法に関するものであ
る。
【０００２】
【従来の技術】量子ドットとは、寸法が数ｎｍ〜数十ｎ
ｍの３次元量子井戸である。寸法が小さいために井戸中
で取りうるエネルギーは量子化され、準位を持つように
なる。そのため、準位間遷移による発光のような量子力
学的効果が現れるものと期待されている。ここで従来の
量子ドットを製作する方法を簡単に説明する。
ｍの３次元量子井戸である。寸法が小さいために井戸中
で取りうるエネルギーは量子化され、準位を持つように
なる。そのため、準位間遷移による発光のような量子力
学的効果が現れるものと期待されている。ここで従来の
量子ドットを製作する方法を簡単に説明する。
【０００３】第１の方法は、図５の（１）に示すよう
に、絶縁層１１１上の薄い金属層（または薄い半導体
層）１１２上に電子線ビームリソグラフィー等によって
レジストパターン１１３を形成する。そのレジストパタ
ーン１１３をマスクにして、薄い金属層１１２（または
薄い半導体層）を上記絶縁層１１１とともにエッチング
することにより、図５の（２）に示すような薄い金属層
１１２（または薄い半導体層）の一部分からなる量子ド
ット１１４を形成する。なお図（２）はレジストパター
ン１１３を除去した状態を示している。
に、絶縁層１１１上の薄い金属層（または薄い半導体
層）１１２上に電子線ビームリソグラフィー等によって
レジストパターン１１３を形成する。そのレジストパタ
ーン１１３をマスクにして、薄い金属層１１２（または
薄い半導体層）を上記絶縁層１１１とともにエッチング
することにより、図５の（２）に示すような薄い金属層
１１２（または薄い半導体層）の一部分からなる量子ド
ット１１４を形成する。なお図（２）はレジストパター
ン１１３を除去した状態を示している。
【０００４】第２の方法は、図６に示すように、ガリウ
ムヒ素（ＧａＡｓ）基板１２１上に、例えばアルミニウ
ムガリウムヒ素（ＡｌＧａＡｓ）１２２をファセット成
長させ、さらにその頂点にガリウムヒ素をヘテロエピタ
キシャル成長させてガリウムヒ素からなる量子ドット１
２３を形成する。
ムヒ素（ＧａＡｓ）基板１２１上に、例えばアルミニウ
ムガリウムヒ素（ＡｌＧａＡｓ）１２２をファセット成
長させ、さらにその頂点にガリウムヒ素をヘテロエピタ
キシャル成長させてガリウムヒ素からなる量子ドット１
２３を形成する。
【０００５】第３の方法は、図７に示すように、例えば
ヘテロエピタキシー法を用いてガリウムヒ素基板１３１
に２次元電子面１３２を作り、さらに絶縁層１３３を介
してガリウムヒ素基板１３１上にゲート電極１３４，１
３５を狭い間隔に設け、そのゲート電極１３４，１３５
の電場によって２次元電子面１３２の電子を閉じ込める
ことで、量子ドット１３６を形成する。
ヘテロエピタキシー法を用いてガリウムヒ素基板１３１
に２次元電子面１３２を作り、さらに絶縁層１３３を介
してガリウムヒ素基板１３１上にゲート電極１３４，１
３５を狭い間隔に設け、そのゲート電極１３４，１３５
の電場によって２次元電子面１３２の電子を閉じ込める
ことで、量子ドット１３６を形成する。
【０００６】上記第１〜第３の方法によって製作される
量子ドットは、通常、他の量子ドットからは大きく離れ
ている。そのため、量子ドット間の相互作用は非常に小
さい。
量子ドットは、通常、他の量子ドットからは大きく離れ
ている。そのため、量子ドット間の相互作用は非常に小
さい。
【０００７】
【発明が解決しようとする課題】しかしながら、現在の
製造技術で上記第１，第３の方法によって製造される量
子ドットは、そのサイズが大きいために、十分な量子効
果が出現せず、準位間遷移エネルギーが小さい。一方、
第２の方法では、小さいサイズの量子ドットを製作する
ことができる。しかし閉じ込めポテンシャルの障壁高さ
が小さく、準位間遷移エネルギーが小さいという欠点が
ある。さらに上記第１〜第３の各方法に対して、前述し
たように相互作用は非常に小さく、実際にその相互作用
を用いることは非常に困難である。そこで量子ドット間
の距離を、例えば、トンネル効果を利用するならば数ｎ
ｍ、光によって相互作用を起こさせるならば数１０ｎｍ
以内になるように形成する必要が生じる。
製造技術で上記第１，第３の方法によって製造される量
子ドットは、そのサイズが大きいために、十分な量子効
果が出現せず、準位間遷移エネルギーが小さい。一方、
第２の方法では、小さいサイズの量子ドットを製作する
ことができる。しかし閉じ込めポテンシャルの障壁高さ
が小さく、準位間遷移エネルギーが小さいという欠点が
ある。さらに上記第１〜第３の各方法に対して、前述し
たように相互作用は非常に小さく、実際にその相互作用
を用いることは非常に困難である。そこで量子ドット間
の距離を、例えば、トンネル効果を利用するならば数ｎ
ｍ、光によって相互作用を起こさせるならば数１０ｎｍ
以内になるように形成する必要が生じる。
【０００８】したがって、上記課題は以下のようにな
る。 準位間遷移エネルギーが小さい。 量子ドット間の相互作用が小さく、実際にその相互作
用を用いることが非常に困難である。また、第２，第３
の方法で製作される量子ドットはガリウムヒ素系の半導
体層表面にしか形成できない。
る。 準位間遷移エネルギーが小さい。 量子ドット間の相互作用が小さく、実際にその相互作
用を用いることが非常に困難である。また、第２，第３
の方法で製作される量子ドットはガリウムヒ素系の半導
体層表面にしか形成できない。
【０００９】本発明は、準位間遷移エネルギーが大き
く、量子ドット間の相互作用が大きいシリコン系半導体
の量子ドットの製造方法を提供することを目的とする。
く、量子ドット間の相互作用が大きいシリコン系半導体
の量子ドットの製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたシリコン量子ドットの製造方法で
ある。すなわち、第１工程で、半導体基板の表面に第１
絶縁層を形成し、第２工程で、第１絶縁層上に非晶質シ
リコン層を形成する。次いで第３工程で、熱処理を行っ
て、非晶質シリコン層を多結晶シリコン層に改質する。
その後第４工程で、多結晶シリコン層の結晶粒界を除去
することでこの多結晶シリコンの各結晶粒を分離して量
子ドットを形成した後、第５工程で、各量子ドットを覆
う第２絶縁層を形成する。
成するためになされたシリコン量子ドットの製造方法で
ある。すなわち、第１工程で、半導体基板の表面に第１
絶縁層を形成し、第２工程で、第１絶縁層上に非晶質シ
リコン層を形成する。次いで第３工程で、熱処理を行っ
て、非晶質シリコン層を多結晶シリコン層に改質する。
その後第４工程で、多結晶シリコン層の結晶粒界を除去
することでこの多結晶シリコンの各結晶粒を分離して量
子ドットを形成した後、第５工程で、各量子ドットを覆
う第２絶縁層を形成する。
【００１１】上記第５工程は、第４工程で分離形成した
各量子ドットの表面に絶縁材料を堆積して第２絶縁層を
形成する。または、各量子ドットの表面を酸化すること
で第２絶縁層を形成する。もしくは各量子ドットの表面
を酸化して酸化層を形成した後該酸化層を除去し、その
後各量子ドットを覆う状態に絶縁材料を堆積して第２絶
縁層を形成する。
各量子ドットの表面に絶縁材料を堆積して第２絶縁層を
形成する。または、各量子ドットの表面を酸化すること
で第２絶縁層を形成する。もしくは各量子ドットの表面
を酸化して酸化層を形成した後該酸化層を除去し、その
後各量子ドットを覆う状態に絶縁材料を堆積して第２絶
縁層を形成する。
【００１２】
【作用】上記シリコン半導体の量子ドットの製造方法で
は、量子ドットは第１，第２絶縁層で覆われた構造に製
造される。そのため、閉じ込めポテンシャルは、第１，
第２絶縁層と半導体との伝導帯間エネルギー差となる。
これは、通常数ｅＶあり、半導体ヘテロ接合によって作
られた量子ドットと比較して大きくなる。また、この量
子ドットのサイズは非晶質シリコン膜の膜厚によって決
まるため、この膜厚を薄くすることによって量子ドット
のサイズが小さくなる。そのため、準位間遷移エネルギ
ーが大きくなる。また、多結晶シリコンの結晶粒界を利
用して各結晶粒を分離するため、各結晶粒は密集した状
態に形成される。その結果、、各量子ドットは近接した
量子ドットを持つことになる。そのため、大きな量子ド
ット間相互作用を持つ。
は、量子ドットは第１，第２絶縁層で覆われた構造に製
造される。そのため、閉じ込めポテンシャルは、第１，
第２絶縁層と半導体との伝導帯間エネルギー差となる。
これは、通常数ｅＶあり、半導体ヘテロ接合によって作
られた量子ドットと比較して大きくなる。また、この量
子ドットのサイズは非晶質シリコン膜の膜厚によって決
まるため、この膜厚を薄くすることによって量子ドット
のサイズが小さくなる。そのため、準位間遷移エネルギ
ーが大きくなる。また、多結晶シリコンの結晶粒界を利
用して各結晶粒を分離するため、各結晶粒は密集した状
態に形成される。その結果、、各量子ドットは近接した
量子ドットを持つことになる。そのため、大きな量子ド
ット間相互作用を持つ。
【００１３】
【実施例】本発明の第１実施例を図１の製造工程図によ
って説明する。
って説明する。
【００１４】図１の（１）に示すように第１工程では、
例えば熱酸化法によって、半導体基板（例えばシリコン
基板）１１の表面を酸化して３ｎｍの厚さの酸化膜（Ｓ
ｉＯ 2 膜）からなる第１絶縁層１２を形成する。この熱
酸化は、例えば酸素を窒素で希釈した分圧酸化によって
行う。この方法では、高温度酸化と同程度の品質の酸化
膜を数ｎｍの厚さに形成できる。当然のことながら、他
の酸化法で酸化膜を形成することも可能である。
例えば熱酸化法によって、半導体基板（例えばシリコン
基板）１１の表面を酸化して３ｎｍの厚さの酸化膜（Ｓ
ｉＯ 2 膜）からなる第１絶縁層１２を形成する。この熱
酸化は、例えば酸素を窒素で希釈した分圧酸化によって
行う。この方法では、高温度酸化と同程度の品質の酸化
膜を数ｎｍの厚さに形成できる。当然のことながら、他
の酸化法で酸化膜を形成することも可能である。
【００１５】続いて図１の（２）に示す第２工程を行
う。この工程では、例えばＣＶＤ法によって、上記第１
絶縁層１２上に非晶質シリコン層１３を形成する。この
非晶質シリコン層１３は、例えば１０ｎｍの膜厚になる
ように形成する。上記非晶質シリコン層１３の形成に
は、例えば低圧ＣＶＤ装置を用い、例えば、原料ガスに
モノシラン（ＳｉＨ4 ）を用い、成膜雰囲気の圧力を１
０Ｐａ、成膜温度を５５０℃に設定する。
う。この工程では、例えばＣＶＤ法によって、上記第１
絶縁層１２上に非晶質シリコン層１３を形成する。この
非晶質シリコン層１３は、例えば１０ｎｍの膜厚になる
ように形成する。上記非晶質シリコン層１３の形成に
は、例えば低圧ＣＶＤ装置を用い、例えば、原料ガスに
モノシラン（ＳｉＨ4 ）を用い、成膜雰囲気の圧力を１
０Ｐａ、成膜温度を５５０℃に設定する。
【００１６】次いで図１の（３）に示す第３工程を行
う。この工程では、熱処理によって、上記非晶質シリコ
ン層（１３）を結晶化して微細結晶粒からなる多結晶シ
リコン層１４を生成する。この熱処理は、例えばＲＴＡ
（Rapid Thermal Annealing ）装置を用いて行う。この
アニーリングプロセスでは、例えば不活性な雰囲気（例
えば窒素雰囲気または不活性ガス雰囲気）中で１０００
℃程度まで急速に加熱して数１０秒間保持し、その後非
晶質化しない冷却速度で室温（例えば２３℃）まで急冷
する。この熱処理によって形成される多結晶シリコン層
１４の結晶粒径は数ｎｍ〜数１０ｎｍ程度になる。
う。この工程では、熱処理によって、上記非晶質シリコ
ン層（１３）を結晶化して微細結晶粒からなる多結晶シ
リコン層１４を生成する。この熱処理は、例えばＲＴＡ
（Rapid Thermal Annealing ）装置を用いて行う。この
アニーリングプロセスでは、例えば不活性な雰囲気（例
えば窒素雰囲気または不活性ガス雰囲気）中で１０００
℃程度まで急速に加熱して数１０秒間保持し、その後非
晶質化しない冷却速度で室温（例えば２３℃）まで急冷
する。この熱処理によって形成される多結晶シリコン層
１４の結晶粒径は数ｎｍ〜数１０ｎｍ程度になる。
【００１７】そして図１の（４）に示す第４工程を行
う。この工程では、上記各処理を行った半導体基板１１
を希フッ酸溶液に浸漬し、上記多結晶シリコン層１４の
結晶粒界部分をエッチングによって取り除いて、多結晶
シリコン層１４の各結晶粒１５を分離する。上記エッチ
ングでは結晶粒界のみをエッチングするため、希フッ酸
溶液に浸漬する時間は例えば１０秒〜数１０秒程度であ
る。
う。この工程では、上記各処理を行った半導体基板１１
を希フッ酸溶液に浸漬し、上記多結晶シリコン層１４の
結晶粒界部分をエッチングによって取り除いて、多結晶
シリコン層１４の各結晶粒１５を分離する。上記エッチ
ングでは結晶粒界のみをエッチングするため、希フッ酸
溶液に浸漬する時間は例えば１０秒〜数１０秒程度であ
る。
【００１８】その後図１の（５）に示す第５工程を行
う。この工程では、例えばＣＶＤ法によって、上記各結
晶粒１５からなる各量子ドット１６を覆う状態に二酸化
シリコンを堆積して第２絶縁層１７を形成する。上記Ｃ
ＶＤ法には、例えばプラズマＣＶＤ法を用い、原料ガス
にはモノシラン（ＳｉＨ4 ）と酸化二窒素（Ｎ2 Ｏ）と
を用い、成膜温度を２５０℃、成膜雰囲気の圧力を１３
３Ｐａに設定する。
う。この工程では、例えばＣＶＤ法によって、上記各結
晶粒１５からなる各量子ドット１６を覆う状態に二酸化
シリコンを堆積して第２絶縁層１７を形成する。上記Ｃ
ＶＤ法には、例えばプラズマＣＶＤ法を用い、原料ガス
にはモノシラン（ＳｉＨ4 ）と酸化二窒素（Ｎ2 Ｏ）と
を用い、成膜温度を２５０℃、成膜雰囲気の圧力を１３
３Ｐａに設定する。
【００１９】上記シリコン量子ドットの製造方法の第１
実施例では、量子ドット１６のサイズは数ｎｍ〜１０数
ｎｍになる。そのため、量子ドット１６の準位間遷移エ
ネルギーは１ｅＶ〜３ｅＶ程度になる。また第１，第２
絶縁層１２，１７がポテンシャルバリアとなるので、量
子ドット１６はポテンシャルバリアで囲まれることにな
る。そのため、閉じ込めポテンシャルは、第１，第２絶
縁層１２，１７と量子ドット１６との伝導帯間エネルギ
ー差となるので、数ｅＶ程度になり、半導体ヘテロ接合
によって作られた量子ドットとよりも大きくなる。そし
て量子ドット１６は、その１面が３ｎｍの第１絶縁層１
２によって囲まれているので、例えば他の面が数１００
ｎｍの第２絶縁層１７で囲まれていても、第１絶縁層１
２によってトンネル効果が得られる。このように、量子
ドット１６を囲む第１，第２絶縁層１２，１７は、量子
ドット１６の少なくとも１面に形成する絶縁層（ここで
は第１絶縁層１２）の膜厚をトンネル効果が得られる膜
厚、例えば５ｎｍ以下の膜厚に形成する必要がある。さ
らに量子ドット間の最小の距離を数ｎｍ程度に形成する
ことができるので、量子ドット間相互作用を十分に得る
ことができる。
実施例では、量子ドット１６のサイズは数ｎｍ〜１０数
ｎｍになる。そのため、量子ドット１６の準位間遷移エ
ネルギーは１ｅＶ〜３ｅＶ程度になる。また第１，第２
絶縁層１２，１７がポテンシャルバリアとなるので、量
子ドット１６はポテンシャルバリアで囲まれることにな
る。そのため、閉じ込めポテンシャルは、第１，第２絶
縁層１２，１７と量子ドット１６との伝導帯間エネルギ
ー差となるので、数ｅＶ程度になり、半導体ヘテロ接合
によって作られた量子ドットとよりも大きくなる。そし
て量子ドット１６は、その１面が３ｎｍの第１絶縁層１
２によって囲まれているので、例えば他の面が数１００
ｎｍの第２絶縁層１７で囲まれていても、第１絶縁層１
２によってトンネル効果が得られる。このように、量子
ドット１６を囲む第１，第２絶縁層１２，１７は、量子
ドット１６の少なくとも１面に形成する絶縁層（ここで
は第１絶縁層１２）の膜厚をトンネル効果が得られる膜
厚、例えば５ｎｍ以下の膜厚に形成する必要がある。さ
らに量子ドット間の最小の距離を数ｎｍ程度に形成する
ことができるので、量子ドット間相互作用を十分に得る
ことができる。
【００２０】次に第２実施例として、上記第１実施例で
説明した製造方法よりも小さな量子ドットを製作する方
法を図２によって説明する。図では、上記第１実施例で
説明したのと同様の構成部品には同一符号を付す。
説明した製造方法よりも小さな量子ドットを製作する方
法を図２によって説明する。図では、上記第１実施例で
説明したのと同様の構成部品には同一符号を付す。
【００２１】上記第１実施例と同様にして、第１工程か
ら第４工程までを行い、図２の（１）に示すように、半
導体基板１１上に設けた第１絶縁層１２上に多結晶シリ
コン層の結晶粒界部分を除去することで分離した状態に
多数の結晶粒１５を形成する。その後図２の（２）に示
すように、第５工程を行う。この工程では、例えば熱酸
化法によって、各結晶粒１５の表面を酸化して第２絶縁
層１７を形成する。上記熱酸化は、例えば酸素を窒素で
希釈した分圧酸化によって行う。この方法では、高温度
酸化と同程度の品質の酸化膜を数ｎｍの厚さに形成でき
る。当然のことながら、他の酸化法で行うことも可能で
ある。その結果、結晶粒１５の表面を酸化して残った結
晶粒１５の部分が量子ドット１６になる。
ら第４工程までを行い、図２の（１）に示すように、半
導体基板１１上に設けた第１絶縁層１２上に多結晶シリ
コン層の結晶粒界部分を除去することで分離した状態に
多数の結晶粒１５を形成する。その後図２の（２）に示
すように、第５工程を行う。この工程では、例えば熱酸
化法によって、各結晶粒１５の表面を酸化して第２絶縁
層１７を形成する。上記熱酸化は、例えば酸素を窒素で
希釈した分圧酸化によって行う。この方法では、高温度
酸化と同程度の品質の酸化膜を数ｎｍの厚さに形成でき
る。当然のことながら、他の酸化法で行うことも可能で
ある。その結果、結晶粒１５の表面を酸化して残った結
晶粒１５の部分が量子ドット１６になる。
【００２２】上記シリコン量子ドットの製造方法の第２
実施例では、上記第１実施例と同様の作用効果が得られ
る。それとともに、各結晶粒１５の表面を酸化している
ので、第１実施例で形成した結晶粒１５と比較して、第
２実施例の各結晶粒１５は酸化した分だけ小さくなる。
そのため、量子ドット１６は数ｎｍ程度のサイズのもの
が形成できる。したがって準位間遷移エネルギーは２ｅ
Ｖ〜３ｅＶ程度になる。
実施例では、上記第１実施例と同様の作用効果が得られ
る。それとともに、各結晶粒１５の表面を酸化している
ので、第１実施例で形成した結晶粒１５と比較して、第
２実施例の各結晶粒１５は酸化した分だけ小さくなる。
そのため、量子ドット１６は数ｎｍ程度のサイズのもの
が形成できる。したがって準位間遷移エネルギーは２ｅ
Ｖ〜３ｅＶ程度になる。
【００２３】次に第１，第２絶縁層を窒化シリコンで形
成する製造方法を、第３実施例として図３の製造工程図
によって説明する。図では、上記第１実施例と同様の構
成部品には同一の符号を付す。
成する製造方法を、第３実施例として図３の製造工程図
によって説明する。図では、上記第１実施例と同様の構
成部品には同一の符号を付す。
【００２４】図３の（１）に示すように第１工程では、
例えばＣＶＤ法によって、半導体基板（例えばシリコン
基板）１１の表面に３ｎｍの厚さの窒化シリコン（Ｓｉ
3 Ｎ 4 ）からなる第１絶縁層２１を形成する。上記窒化
シリコン膜は、例えば、原料ガスにモノシラン（ＳｉＨ
4 ）とアンモニア（ＮＨ3 ）とを用いた熱ＣＶＤ法によ
って形成する。成膜条件としては、例えば成膜温度を９
００℃、成膜雰囲気の圧力を５０Ｐａに設定する。当然
のことながら、他のＣＶＤ法によって窒化シリコンを堆
積することも可能である。
例えばＣＶＤ法によって、半導体基板（例えばシリコン
基板）１１の表面に３ｎｍの厚さの窒化シリコン（Ｓｉ
3 Ｎ 4 ）からなる第１絶縁層２１を形成する。上記窒化
シリコン膜は、例えば、原料ガスにモノシラン（ＳｉＨ
4 ）とアンモニア（ＮＨ3 ）とを用いた熱ＣＶＤ法によ
って形成する。成膜条件としては、例えば成膜温度を９
００℃、成膜雰囲気の圧力を５０Ｐａに設定する。当然
のことながら、他のＣＶＤ法によって窒化シリコンを堆
積することも可能である。
【００２５】続いて図３の（２）に示す第２工程を行
う。この工程では、例えばＣＶＤ法によって、上記第１
絶縁層２１上に非晶質シリコン層１３を形成する。この
非晶質シリコン層１３は、例えば１０ｎｍの膜厚になる
ように形成する。この非晶質シリコンの成膜は、上記第
１実施例で説明したのと同様の方法によって行えばよ
い。
う。この工程では、例えばＣＶＤ法によって、上記第１
絶縁層２１上に非晶質シリコン層１３を形成する。この
非晶質シリコン層１３は、例えば１０ｎｍの膜厚になる
ように形成する。この非晶質シリコンの成膜は、上記第
１実施例で説明したのと同様の方法によって行えばよ
い。
【００２６】次いで図３の（３）に示す第３工程を行
う。この工程では、熱処理によって、上記非晶質シリコ
ン層１３を結晶化して、微細結晶粒からなる多結晶シリ
コン層１４を生成する。この熱処理は、上記第１実施例
で説明したのと同様の方法によって行えばよい。その結
果、形成される多結晶シリコン層１４の結晶粒径は数ｎ
ｍ〜数１０ｎｍ程度になる。
う。この工程では、熱処理によって、上記非晶質シリコ
ン層１３を結晶化して、微細結晶粒からなる多結晶シリ
コン層１４を生成する。この熱処理は、上記第１実施例
で説明したのと同様の方法によって行えばよい。その結
果、形成される多結晶シリコン層１４の結晶粒径は数ｎ
ｍ〜数１０ｎｍ程度になる。
【００２７】そして図３の（４）に示す第４工程を行
う。この工程では、上記各処理を行った半導体基板１１
を希フッ酸溶液に浸漬して、上記多結晶シリコン層１４
の結晶粒界部分をエッチングによって取り除き、多結晶
シリコン層１４の各結晶粒１５を分離する。このエッチ
ングは、上記第１実施例で説明したのと同様の方法によ
って行えばよい。
う。この工程では、上記各処理を行った半導体基板１１
を希フッ酸溶液に浸漬して、上記多結晶シリコン層１４
の結晶粒界部分をエッチングによって取り除き、多結晶
シリコン層１４の各結晶粒１５を分離する。このエッチ
ングは、上記第１実施例で説明したのと同様の方法によ
って行えばよい。
【００２８】その後図３の（５）に示す第５工程を行
う。この工程では、例えばＣＶＤ法によって、上記各結
晶粒１５からなる量子ドット１６を覆う状態に窒化シリ
コン（Ｓｉ3 Ｎ4 ）を堆積して第２絶縁層２２を形成す
る。この窒化シリコンの堆積は、例えば、原料ガスにモ
ノシラン（ＳｉＨ4 ）とアンモニア（ＮＨ3 ）とを用い
た熱ＣＶＤ法によって行う。成膜条件としては、例えば
成膜温度を９００℃、成膜雰囲気の圧力を５０Ｐａに設
定する。当然のことながら、他のＣＶＤ法によって窒化
シリコンを堆積することも可能である。
う。この工程では、例えばＣＶＤ法によって、上記各結
晶粒１５からなる量子ドット１６を覆う状態に窒化シリ
コン（Ｓｉ3 Ｎ4 ）を堆積して第２絶縁層２２を形成す
る。この窒化シリコンの堆積は、例えば、原料ガスにモ
ノシラン（ＳｉＨ4 ）とアンモニア（ＮＨ3 ）とを用い
た熱ＣＶＤ法によって行う。成膜条件としては、例えば
成膜温度を９００℃、成膜雰囲気の圧力を５０Ｐａに設
定する。当然のことながら、他のＣＶＤ法によって窒化
シリコンを堆積することも可能である。
【００２９】上記シリコン量子ドットの製造方法の第３
実施例では、上記第１実施例と同等の作用効果が得られ
る。そのため、量子ドット１６のサイズは数ｎｍ〜１０
数ｎｍになり、準位間遷移エネルギーは１ｅＶ〜３ｅＶ
程度になる。また閉じ込めポテンシャルは数ｅＶ程度に
なる。そして上記量子ドット１６の１面が３ｎｍの第１
絶縁層２１によって囲まれているのでトンネル効果が得
られる。さらに量子ドット間の距離が数ｎｍ程度のもの
を形成することができるので、量子ドット間相互作用を
十分に得ることができる。
実施例では、上記第１実施例と同等の作用効果が得られ
る。そのため、量子ドット１６のサイズは数ｎｍ〜１０
数ｎｍになり、準位間遷移エネルギーは１ｅＶ〜３ｅＶ
程度になる。また閉じ込めポテンシャルは数ｅＶ程度に
なる。そして上記量子ドット１６の１面が３ｎｍの第１
絶縁層２１によって囲まれているのでトンネル効果が得
られる。さらに量子ドット間の距離が数ｎｍ程度のもの
を形成することができるので、量子ドット間相互作用を
十分に得ることができる。
【００３０】次に第４実施例として、上記第３実施例で
説明した製造方法よりも小さな量子ドットを製作する方
法を図４によって説明する。図では、上記第３実施例で
説明したのと同様の構成部品には同一符号を付す。
説明した製造方法よりも小さな量子ドットを製作する方
法を図４によって説明する。図では、上記第３実施例で
説明したのと同様の構成部品には同一符号を付す。
【００３１】上記第３実施例と同様にして、第１工程か
ら第４工程までを行い、図４の（１）に示すように、半
導体基板１１上に設けた第１絶縁層１２上に結晶粒界部
分を除去することで分離した多数の結晶粒１５を形成す
る。その後図４の（２）に示すように、第５工程を行
う。この工程では、例えば熱酸化法によって、各結晶粒
１５の表面を酸化して酸化層２３を形成する。上記熱酸
化は、例えば酸素を窒素で希釈した分圧酸化によって行
う。この方法では、高温度酸化と同程度の品質の酸化膜
を数ｎｍの厚さに形成できる。当然のことながら、他の
熱酸化法で行うことも可能である。
ら第４工程までを行い、図４の（１）に示すように、半
導体基板１１上に設けた第１絶縁層１２上に結晶粒界部
分を除去することで分離した多数の結晶粒１５を形成す
る。その後図４の（２）に示すように、第５工程を行
う。この工程では、例えば熱酸化法によって、各結晶粒
１５の表面を酸化して酸化層２３を形成する。上記熱酸
化は、例えば酸素を窒素で希釈した分圧酸化によって行
う。この方法では、高温度酸化と同程度の品質の酸化膜
を数ｎｍの厚さに形成できる。当然のことながら、他の
熱酸化法で行うことも可能である。
【００３２】続いて図４の（３）に示すように、例えば
希フッ酸溶液を用いたウェットエッチングによって上記
酸化層２３（２点鎖線で示す部分）をエッチングして除
去する。そして結晶粒（１５）が量子ドット１６にな
る。次いで図４の（４）に示すように、例えばＣＶＤ法
によって、上記量子ドット１６を覆う状態に窒化シリコ
ン（Ｓｉ3 Ｎ4 ）を堆積して第２絶縁層２２を形成す
る。上記窒化シリコンの堆積は、上記第３実施例で説明
したのと同様の方法によって行えばよい。
希フッ酸溶液を用いたウェットエッチングによって上記
酸化層２３（２点鎖線で示す部分）をエッチングして除
去する。そして結晶粒（１５）が量子ドット１６にな
る。次いで図４の（４）に示すように、例えばＣＶＤ法
によって、上記量子ドット１６を覆う状態に窒化シリコ
ン（Ｓｉ3 Ｎ4 ）を堆積して第２絶縁層２２を形成す
る。上記窒化シリコンの堆積は、上記第３実施例で説明
したのと同様の方法によって行えばよい。
【００３３】上記シリコン量子ドットの製造方法の第４
実施例では、上記第１実施例と同様の作用効果が得られ
る。それとともに、各結晶粒１５の表面を酸化している
ので、第３実施例で形成した結晶粒１５と比較して、第
４実施例の各結晶粒１５は酸化した分だけ小さくなる。
そのため、量子ドット１６は数ｎｍ程度のサイズのもの
が形成できる。したがって準位間遷移エネルギーは２ｅ
Ｖ〜３ｅＶ程度になる。
実施例では、上記第１実施例と同様の作用効果が得られ
る。それとともに、各結晶粒１５の表面を酸化している
ので、第３実施例で形成した結晶粒１５と比較して、第
４実施例の各結晶粒１５は酸化した分だけ小さくなる。
そのため、量子ドット１６は数ｎｍ程度のサイズのもの
が形成できる。したがって準位間遷移エネルギーは２ｅ
Ｖ〜３ｅＶ程度になる。
【００３４】上記第１，第２実施例では、第２絶縁層１
７を二酸化シリコンで形成したが、例えば窒化シリコン
で形成することも可能である。また上記第３，第４実施
例では、第２絶縁層２２を窒化シリコンで形成したが、
例えば二酸化シリコンで形成することも可能である。さ
らに上記各第１絶縁層１２，２１および各第２絶縁層１
７，２２は、シリコン酸窒化物（ＳｉＯＮ）で形成する
ことも可能である。また金属酸化物，金属酸窒化物，金
属窒化物等の絶縁物で形成することも可能である。それ
らの一例としては、酸化アルミニウム（Ａｌ2 Ｏ3 ）、
酸化タンタル（Ｔａ2 Ｏ5 ）、酸化チタン（Ｔｉ
Ｏ2 ）、ストロンチウム酸バリウム（ＢａＳｒＯ）、チ
タン酸バリウム（ＢａＴｉＯ3 ）、窒化アルミニウム
（ＡｌＮ）、窒化チタン（Ｔｉ3 Ｎ4 ）、酸窒化チタン
（ＴｉＯＮ）等がある。
７を二酸化シリコンで形成したが、例えば窒化シリコン
で形成することも可能である。また上記第３，第４実施
例では、第２絶縁層２２を窒化シリコンで形成したが、
例えば二酸化シリコンで形成することも可能である。さ
らに上記各第１絶縁層１２，２１および各第２絶縁層１
７，２２は、シリコン酸窒化物（ＳｉＯＮ）で形成する
ことも可能である。また金属酸化物，金属酸窒化物，金
属窒化物等の絶縁物で形成することも可能である。それ
らの一例としては、酸化アルミニウム（Ａｌ2 Ｏ3 ）、
酸化タンタル（Ｔａ2 Ｏ5 ）、酸化チタン（Ｔｉ
Ｏ2 ）、ストロンチウム酸バリウム（ＢａＳｒＯ）、チ
タン酸バリウム（ＢａＴｉＯ3 ）、窒化アルミニウム
（ＡｌＮ）、窒化チタン（Ｔｉ3 Ｎ4 ）、酸窒化チタン
（ＴｉＯＮ）等がある。
【００３５】
【発明の効果】以上、説明したように本発明によれば、
多結晶シリコンの結晶粒を用いて量子ドットを製造する
ので、シリコンからなる量子ドットを製造することがで
きる。さらに多結晶シリコンの結晶粒界を分離部分とし
て各結晶粒を分離しているので、各結晶粒からなる量子
ドットは密集して形成される。そのため、量子ドット間
相互作用の大きな量子ドット群を形成することができ
る。また量子ドットは第１，第２絶縁層からなる高いポ
テンシャルバリアに囲まれているので、大きな準位間遷
移エネルギーが得られる。
多結晶シリコンの結晶粒を用いて量子ドットを製造する
ので、シリコンからなる量子ドットを製造することがで
きる。さらに多結晶シリコンの結晶粒界を分離部分とし
て各結晶粒を分離しているので、各結晶粒からなる量子
ドットは密集して形成される。そのため、量子ドット間
相互作用の大きな量子ドット群を形成することができ
る。また量子ドットは第１，第２絶縁層からなる高いポ
テンシャルバリアに囲まれているので、大きな準位間遷
移エネルギーが得られる。
【図１】本発明の第１実施例の製造工程図である。
【図２】本発明の第２実施例の製造工程図である。
【図３】本発明の第３実施例の製造工程図である。
【図４】本発明の第４実施例の製造工程図である。
【図５】従来例の量子ドットの製造工程図である。
【図６】従来例の量子ドット製造の説明図である。
【図７】従来例の量子ドット製造の説明図である。
１１ 半導体基板 １２，２１ 第１絶縁層 １３ 非晶質シリコン層 １４ 多結晶シリコン層 １５ 結晶粒 １６ 量子ドット １７，２２ 第２絶縁層 ２３ 酸化層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/203 H01L 21/205 H01L 29/06 601 H01L 29/66
Claims (4)
- 【請求項１】 半導体基板の表面に第１絶縁層を形成す
る第１工程と、 前記第１絶縁層上に非晶質シリコン層を形成する第２工
程と、 熱処理を行って、前記非晶質シリコン層を多結晶シリコ
ン層に改質する第３工程と、 前記多結晶シリコン層の結晶粒界を除去することで該多
結晶シリコンの各結晶粒を分離して量子ドットを形成す
る第４工程と、 前記各量子ドットを覆う第２絶縁層を形成する第５工程
とからなることを特徴とするシリコン量子ドットの製造
方法。 - 【請求項２】 請求項１記載のシリコン量子ドットの製
造方法において、 前記第５工程は、前記第４工程で分離することで形成し
た各量子ドットの表面に絶縁材料を堆積して第２絶縁層
を形成することを特徴とするシリコン量子ドットの製造
方法。 - 【請求項３】 請求項１記載のシリコン量子ドットの製
造方法において、 前記第５工程は、前記第４工程で分離形成した各量子ド
ットの表面を酸化して第２絶縁層を形成することを特徴
とするシリコン量子ドットの製造方法。 - 【請求項４】 請求項１記載のシリコン量子ドットの製
造方法において、 前記第５工程は、前記第４工程で分離形成した各量子ド
ットの表面を酸化して酸化層を形成した後、該酸化層を
除去し、その後前記各量子ドットを覆う状態に絶縁材料
を堆積して第２絶縁層を形成することを特徴とするシリ
コン量子ドットの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29102094A JP3331787B2 (ja) | 1994-11-25 | 1994-11-25 | シリコン量子ドットの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29102094A JP3331787B2 (ja) | 1994-11-25 | 1994-11-25 | シリコン量子ドットの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148427A JPH08148427A (ja) | 1996-06-07 |
| JP3331787B2 true JP3331787B2 (ja) | 2002-10-07 |
Family
ID=17763421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29102094A Expired - Fee Related JP3331787B2 (ja) | 1994-11-25 | 1994-11-25 | シリコン量子ドットの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331787B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW377439B (en) * | 1996-11-15 | 1999-12-21 | Hitachi Ltd | Method of manufacturing electronic device, memory device, and memory array |
| KR100301116B1 (ko) * | 1998-12-02 | 2001-10-20 | 오길록 | 양자점 구조를 갖는 화합물반도체 기판의 제조 방법 |
| KR100408743B1 (ko) * | 2001-09-21 | 2003-12-11 | 삼성전자주식회사 | 양자점 형성 방법 및 이를 이용한 게이트 전극 형성 방법 |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
-
1994
- 1994-11-25 JP JP29102094A patent/JP3331787B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148427A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333965A (en) | Method of making integrated circuits | |
| JP2002314076A (ja) | 金属ゲートの形成方法 | |
| JP3355236B2 (ja) | 半導体メモリ装置のキャパシタ製造方法 | |
| JPS6359251B2 (ja) | ||
| JP3331787B2 (ja) | シリコン量子ドットの製造方法 | |
| JP3602443B2 (ja) | 半導体素子の製法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JP3362723B2 (ja) | 電界効果型トランジスタの製造方法 | |
| US7169714B2 (en) | Method and structure for graded gate oxides on vertical and non-planar surfaces | |
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JP2671089B2 (ja) | 量子構造作製方法 | |
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| JP3246196B2 (ja) | 量子細線デバイスの形成方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPS6239810B2 (ja) | ||
| JP3139450B2 (ja) | 結晶成長方法 | |
| US6897112B2 (en) | Method for fabricating an integrated semiconductor configuration with the aid of thermal oxidation, related semiconductor configuration, and related memory unit | |
| KR100647357B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH10321616A (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JPH08250463A (ja) | 半導体装置の製造方法 | |
| JPH10326776A (ja) | 半導体装置の製造方法 | |
| JP2000091331A (ja) | 絶縁膜の作製方法および半導体装置の製造方法 | |
| JPH01123473A (ja) | 半導体装置の製造方法 | |
| JP2000049136A (ja) | エッチングマスクおよびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |