JPS6239810B2 - - Google Patents
Info
- Publication number
- JPS6239810B2 JPS6239810B2 JP4173780A JP4173780A JPS6239810B2 JP S6239810 B2 JPS6239810 B2 JP S6239810B2 JP 4173780 A JP4173780 A JP 4173780A JP 4173780 A JP4173780 A JP 4173780A JP S6239810 B2 JPS6239810 B2 JP S6239810B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- substrate
- sio
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000992 sputter etching Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は基板表面に絶縁物によつて区画された
半導体単結晶領域を形成し、その表面を平坦なも
のとする方法に関する。
半導体単結晶領域を形成し、その表面を平坦なも
のとする方法に関する。
本発明者は先に、半導体基板上に絶縁物によつ
て区画された単結晶領域を形成する方法を発明
し、出願した（特願昭54−135474；特開昭56−
60028号公報を参照）。
て区画された単結晶領域を形成する方法を発明
し、出願した（特願昭54−135474；特開昭56−
60028号公報を参照）。
はじめに該先行出願の内容を説明する。
第１図ａに示すように、単結晶シリコン（Si）
基板１上に二酸化シリコン（SiO2）層２を被着し
更にその上にフオトレジスト３を選択的に被着す
る。該レジストをマスクとして同図ｂに示す如く
SiO2層を選択的にエツチング除去し、更に同図
ｃの如く、全面に多結晶Si層４及び４′を化学気
相成長（CVD）法等の手段によつて被着する。
多結晶Siは非晶質Siであつてもよい。
基板１上に二酸化シリコン（SiO2）層２を被着し
更にその上にフオトレジスト３を選択的に被着す
る。該レジストをマスクとして同図ｂに示す如く
SiO2層を選択的にエツチング除去し、更に同図
ｃの如く、全面に多結晶Si層４及び４′を化学気
相成長（CVD）法等の手段によつて被着する。
多結晶Siは非晶質Siであつてもよい。
この後、レジストを溶解除去するリフトオフ法
によつて第１図ｄの如き状態を得、レーザ照射に
よる多結晶Siのエピタキシヤル再結晶を行えば、
同図ｅの如き状態を得る。これはSi基板に局部酸
化を施こして得たものに較べ、絶縁体領域の形状
が良好である。
によつて第１図ｄの如き状態を得、レーザ照射に
よる多結晶Siのエピタキシヤル再結晶を行えば、
同図ｅの如き状態を得る。これはSi基板に局部酸
化を施こして得たものに較べ、絶縁体領域の形状
が良好である。
上述の如き形状のSi基板の表面にパツシベーシ
ヨン膜を形成する場合、熱酸化によれば表面がSi
である領域は酸化による体積の増加の故にその表
面が高くなるのに対し、SiO2領域はこの変化が
ないので、結果として両者の間に段差が生ずるこ
とになる。これを避ける為に、熱酸化によらず、
SiO2をCVD法によつて形成することも考えられ
るが、CVDSiO2は熱酸化SiO2に比べ化学的特性
或は電気的特性が劣る傾向にあるので、利用し難
い場合もある。
ヨン膜を形成する場合、熱酸化によれば表面がSi
である領域は酸化による体積の増加の故にその表
面が高くなるのに対し、SiO2領域はこの変化が
ないので、結果として両者の間に段差が生ずるこ
とになる。これを避ける為に、熱酸化によらず、
SiO2をCVD法によつて形成することも考えられ
るが、CVDSiO2は熱酸化SiO2に比べ化学的特性
或は電気的特性が劣る傾向にあるので、利用し難
い場合もある。
本発明はこのような問題点を補う方法を提供す
るものである。
るものである。
本発明の一実施例に於ては、前述の方法が利用
される。即ち第１図ｂの如く、Si基板上にパター
ニングされたSiO2層とレジスト層を形成する。
次に第２図ａに示す如く多結晶Si層４，４′を被
覆するが第１図ｃの場合との相違点としてSi層４
の厚さはSiO2層２の厚さよりも小とすることが
あげられる。ここで多結晶Siが非晶質Siあつても
よいことは先願の技術と同様である。
される。即ち第１図ｂの如く、Si基板上にパター
ニングされたSiO2層とレジスト層を形成する。
次に第２図ａに示す如く多結晶Si層４，４′を被
覆するが第１図ｃの場合との相違点としてSi層４
の厚さはSiO2層２の厚さよりも小とすることが
あげられる。ここで多結晶Siが非晶質Siあつても
よいことは先願の技術と同様である。
以下、再び第１図と同様の工程を経て多結晶Si
が単結晶化されるが、その時の形状は、第２図ｂ
に示す如く、SiO2領域に較べSi領域の表面が窪ん
だものとなつている。このような形状のSi基板に
熱酸化処理を施こせば、第２図ｃの如く、清浄な
熱酸化SiO2膜でパツシベートされ、しかも表面
の平坦な半導体基板が得られる。
が単結晶化されるが、その時の形状は、第２図ｂ
に示す如く、SiO2領域に較べSi領域の表面が窪ん
だものとなつている。このような形状のSi基板に
熱酸化処理を施こせば、第２図ｃの如く、清浄な
熱酸化SiO2膜でパツシベートされ、しかも表面
の平坦な半導体基板が得られる。
次に本発明の他の実施例を説明する。
単結晶シリコン（Si）基板１上にパターニング
された二酸化シリコン（SiO2）層２とフオトレジ
スト層３を被着し、更にSiO2層よりも厚さの小
なる多結晶Si層４を全面に被着するところまでは
前記実施例と同じである。従つてこの実施例の説
明は第２図ａの状態以後の工程に関して行われ
る。
された二酸化シリコン（SiO2）層２とフオトレジ
スト層３を被着し、更にSiO2層よりも厚さの小
なる多結晶Si層４を全面に被着するところまでは
前記実施例と同じである。従つてこの実施例の説
明は第２図ａの状態以後の工程に関して行われ
る。
第２図ａの状態を実現したあと、第３図ａに示
す如く、表面にレジスト３′を厚く塗布し、表面
をほぼ平坦とする。この場合多結晶Si４′に高さ
をそろえてもよいが、図示される如く、その上に
までレジスト層３′が被着しても差支えない。
す如く、表面にレジスト３′を厚く塗布し、表面
をほぼ平坦とする。この場合多結晶Si４′に高さ
をそろえてもよいが、図示される如く、その上に
までレジスト層３′が被着しても差支えない。
この状態のSi基板にイオンミリングと呼ばれる
気相エツチングを施こすのであるが、イオンミリ
ングは使用するガスの種類・圧力・印加する高周
波電力の条件等を適宜選択して行うもので、レジ
ストと多結晶Siに対し同一のエツチング速度をも
つ条件を選定することが可能であり、かかる条件
の下でイオンミリングを行う。これによつてSi基
板は平坦な表面を有したままその厚さを減じてゆ
き、第３図ｂに示す如く、レジスト層３″とSiO2
層２とが同じ高さを有するに到る。
気相エツチングを施こすのであるが、イオンミリ
ングは使用するガスの種類・圧力・印加する高周
波電力の条件等を適宜選択して行うもので、レジ
ストと多結晶Siに対し同一のエツチング速度をも
つ条件を選定することが可能であり、かかる条件
の下でイオンミリングを行う。これによつてSi基
板は平坦な表面を有したままその厚さを減じてゆ
き、第３図ｂに示す如く、レジスト層３″とSiO2
層２とが同じ高さを有するに到る。
ここで一旦イオンミリングの進行を停止し、条
件を変えて、レジストのみをエツチングし、
SiO2及び多結晶Siは殆んどエツチングしない条件
でイオンミリングを再開する。
件を変えて、レジストのみをエツチングし、
SiO2及び多結晶Siは殆んどエツチングしない条件
でイオンミリングを再開する。
残留レジスト３″が全てエツチオフされたとこ
ろでイオンミリングを終了し、次にレーザ照射に
よる再結晶を行えば、第２図ｂの状態と同じもの
が得られ、これを熱酸化すれば第２図ｃに示され
た、目的とする半導体基板を得ることができる。
ろでイオンミリングを終了し、次にレーザ照射に
よる再結晶を行えば、第２図ｂの状態と同じもの
が得られ、これを熱酸化すれば第２図ｃに示され
た、目的とする半導体基板を得ることができる。
以上の説明はSi基板の場合について行つたが、
基板がサフアイヤのような誘電体単結晶の場合で
あつても同様の処理を行うことによつて、いわゆ
るSOS型の基板構造であつて、Si層がSiO2によつ
て分離区画され、かつ表面が熱酸化SiO2でパツ
シベートされた基板を得ることができる。
基板がサフアイヤのような誘電体単結晶の場合で
あつても同様の処理を行うことによつて、いわゆ
るSOS型の基板構造であつて、Si層がSiO2によつ
て分離区画され、かつ表面が熱酸化SiO2でパツ
シベートされた基板を得ることができる。
第１図は先行出願の技術を説明する図、第２
図、第３図は本発明を説明する図であつて１はSi
基板２はSiO2、３，３′，３″はフオトレジス
ト、４，４″は多結晶Siである。
図、第３図は本発明を説明する図であつて１はSi
基板２はSiO2、３，３′，３″はフオトレジス
ト、４，４″は多結晶Siである。
Claims (1)
- １ 半導体基板或は誘電体基板の表面に選択的に
絶縁物を被着形成し、該絶縁物の間に該絶縁物よ
りも薄い多結晶又は非晶質の半導体層を被着形成
し、該多結晶又は非晶質半導体層をレーザ照射に
よつて単結晶化し、更に該半導体層の表面を酸化
して該半導体層被着領域表面と、前記絶縁物被着
領域とをほぼ平坦に形成する工程を有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4173780A JPS56138918A (en) | 1980-03-31 | 1980-03-31 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4173780A JPS56138918A (en) | 1980-03-31 | 1980-03-31 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56138918A JPS56138918A (en) | 1981-10-29 |
| JPS6239810B2 true JPS6239810B2 (ja) | 1987-08-25 |
Family
ID=12616730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4173780A Granted JPS56138918A (en) | 1980-03-31 | 1980-03-31 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56138918A (ja) |
-
1980
- 1980-03-31 JP JP4173780A patent/JPS56138918A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56138918A (en) | 1981-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| JPH06302684A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH0214784B2 (ja) | ||
| JP3331787B2 (ja) | シリコン量子ドットの製造方法 | |
| JPS6239810B2 (ja) | ||
| JPH06350050A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| EP4371932A1 (en) | A method for producing closely spaced gate structures of a quantum dot device | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JP2558289B2 (ja) | 変質層の形成方法 | |
| JP3270912B2 (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPH0485823A (ja) | 半導体装置の製造方法 | |
| JPH065585A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| KR20040038151A (ko) | 반도체 소자의 제조 방법 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| JPH10242261A (ja) | 半導体装置の製造方法 | |
| JPH0366127A (ja) | 半導体装置の製造方法 | |
| JPH067573B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01123473A (ja) | 半導体装置の製造方法 | |
| JPS6027144A (ja) | 半導体装置の製造方法 | |
| JPH05121315A (ja) | 半導体装置の製造方法 | |
| JPH10116892A (ja) | 半導体装置の製造方法 | |
| JP2000269205A (ja) | 半導体装置の製造方法 |