JPH0582514A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0582514A JPH0582514A JP24294091A JP24294091A JPH0582514A JP H0582514 A JPH0582514 A JP H0582514A JP 24294091 A JP24294091 A JP 24294091A JP 24294091 A JP24294091 A JP 24294091A JP H0582514 A JPH0582514 A JP H0582514A
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- semiconductor device
- ions
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 （ａ）基板１上にＳｉＯ2 膜２およびポリＳ
ｉ膜３を順次形成する工程（ｂ）ポリＳｉ膜３にＳｉ+
イオンを注入した後熱処理を施す工程（ｃ）ポリＳｉ膜
３上にＳｉＮ膜４を形成し、パターニングする工程
（ｄ）熱酸化処理をする工程（ｅ）ＳｉＮ膜４を除去
し、この後ＳｉＮ膜４下方に存在していたポリＳｉ膜３
をエッチングする工程（ｆ）前記熱酸化処理により形成
されたＳｉＯ2 膜側壁部に残留しているポリＳｉ膜３を
酸化する工程を含む半導体装置の製造方法。 【効果】 ポリＳｉ膜３にＳｉ+ イオンを注入して熱処
理を施すことによりポリＳｉ膜３の結晶粒界のダングリ
ングボンドにＳｉ+ イオンを補充し、またポリＳｉ膜３
の結晶粒界密度自体をも減少させることにより、ポリＳ
ｉ膜３の結晶粒界における欠陥の発生を抑制することが
できる。そのためＳｉＮ膜４およびポリＳｉ膜３のエッ
チング除去工程において従来発生していたＳｉＯ2 膜２
および基板１への欠陥の転移が抑制され欠陥の少ない高
品質の半導体装置を製造することができる。
ｉ膜３を順次形成する工程（ｂ）ポリＳｉ膜３にＳｉ+
イオンを注入した後熱処理を施す工程（ｃ）ポリＳｉ膜
３上にＳｉＮ膜４を形成し、パターニングする工程
（ｄ）熱酸化処理をする工程（ｅ）ＳｉＮ膜４を除去
し、この後ＳｉＮ膜４下方に存在していたポリＳｉ膜３
をエッチングする工程（ｆ）前記熱酸化処理により形成
されたＳｉＯ2 膜側壁部に残留しているポリＳｉ膜３を
酸化する工程を含む半導体装置の製造方法。 【効果】 ポリＳｉ膜３にＳｉ+ イオンを注入して熱処
理を施すことによりポリＳｉ膜３の結晶粒界のダングリ
ングボンドにＳｉ+ イオンを補充し、またポリＳｉ膜３
の結晶粒界密度自体をも減少させることにより、ポリＳ
ｉ膜３の結晶粒界における欠陥の発生を抑制することが
できる。そのためＳｉＮ膜４およびポリＳｉ膜３のエッ
チング除去工程において従来発生していたＳｉＯ2 膜２
および基板１への欠陥の転移が抑制され欠陥の少ない高
品質の半導体装置を製造することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、より詳細には例えば集積回路形成の際の素子分離
技術を含んだ半導体装置の製造方法に関する。
関し、より詳細には例えば集積回路形成の際の素子分離
技術を含んだ半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造プロセスにおける素子
分離技術のひとつとしてＬＯＣＯＳ法があるが、この方
法はバーズビーグを生じやすく、このバーズビーグの発
生が集積度を高める上で障害となっていた。このため図
２に示すような改良方法が提案されており、この改良方
法はＳＥＰＯＸ（Selective Polysilicon Oxidation)法
と呼ばれている。ＳＥＰＯＸ法ではまず図２（ａ）に示
したように基板１の表面を酸化して基板１上に薄いＳｉ
Ｏ2 膜２を形成し、ＳｉＯ2 膜２上に気相成長法（ＣＶ
Ｄ法）によりポリＳｉ膜３を形成し、さらにポリＳｉ膜
３上に気相成長法によりＳｉＮ膜４を積層形成する。次
に図２（ｂ）に示したようにＳｉＮ膜４のパターニング
を行い、さらに図２（ｃ）に示したように熱酸化処理を
施してＳｉＮ膜４で被覆されていない領域のポリＳｉ膜
３を選択的に酸化する。その後図２（ｄ）に示したよう
にＳｉＮ膜４を除去し、さらにポリＳｉ膜３をエッチン
グして除去し、図２（ｅ）に示したように前記熱酸化処
理により形成されたＳｉＯ2膜２の側壁部に残留してい
るポリＳｉ膜３を酸化する工程からなる。
分離技術のひとつとしてＬＯＣＯＳ法があるが、この方
法はバーズビーグを生じやすく、このバーズビーグの発
生が集積度を高める上で障害となっていた。このため図
２に示すような改良方法が提案されており、この改良方
法はＳＥＰＯＸ（Selective Polysilicon Oxidation)法
と呼ばれている。ＳＥＰＯＸ法ではまず図２（ａ）に示
したように基板１の表面を酸化して基板１上に薄いＳｉ
Ｏ2 膜２を形成し、ＳｉＯ2 膜２上に気相成長法（ＣＶ
Ｄ法）によりポリＳｉ膜３を形成し、さらにポリＳｉ膜
３上に気相成長法によりＳｉＮ膜４を積層形成する。次
に図２（ｂ）に示したようにＳｉＮ膜４のパターニング
を行い、さらに図２（ｃ）に示したように熱酸化処理を
施してＳｉＮ膜４で被覆されていない領域のポリＳｉ膜
３を選択的に酸化する。その後図２（ｄ）に示したよう
にＳｉＮ膜４を除去し、さらにポリＳｉ膜３をエッチン
グして除去し、図２（ｅ）に示したように前記熱酸化処
理により形成されたＳｉＯ2膜２の側壁部に残留してい
るポリＳｉ膜３を酸化する工程からなる。
【０００３】
【発明が解決しようとする課題】上記した従来技術にあ
っては、図２（ｃ）に示した工程においてポリＳｉ膜３
に熱酸化処理を施すとＳｉＮ膜４による応力が作用し、
ＳｉＮ膜４の下方に形成されているポリＳｉ膜３に多数
の欠陥が発生する。次に図２（ｄ）に示した工程におい
てＳｉＮ膜４を除去する際に図２（ｃ）に示したポリＳ
ｉ膜３の下方に形成されているＳｉＯ2 膜２の部分に欠
陥が発生する。さらに図２（ｄ）に示した工程において
ポリＳｉ膜３をエッチングする際に基板１に欠陥が発生
し、その結果この後素子形成領域に形成されるトランジ
スタ等の半導体装置の品質を低下させるといった課題が
あった。
っては、図２（ｃ）に示した工程においてポリＳｉ膜３
に熱酸化処理を施すとＳｉＮ膜４による応力が作用し、
ＳｉＮ膜４の下方に形成されているポリＳｉ膜３に多数
の欠陥が発生する。次に図２（ｄ）に示した工程におい
てＳｉＮ膜４を除去する際に図２（ｃ）に示したポリＳ
ｉ膜３の下方に形成されているＳｉＯ2 膜２の部分に欠
陥が発生する。さらに図２（ｄ）に示した工程において
ポリＳｉ膜３をエッチングする際に基板１に欠陥が発生
し、その結果この後素子形成領域に形成されるトランジ
スタ等の半導体装置の品質を低下させるといった課題が
あった。
【０００４】本発明はこのような課題に鑑みなされたも
のであり、上記した従来技術を用いて製造した場合に発
生していた欠陥を抑制することができ、高品質の半導体
装置を製造することができる方法を提供することを目的
としている。
のであり、上記した従来技術を用いて製造した場合に発
生していた欠陥を抑制することができ、高品質の半導体
装置を製造することができる方法を提供することを目的
としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置の製造方法は、 （ａ）基板上にＳｉＯ2 膜およびポリＳｉ膜を順次形成
する工程 （ｂ）前記ポリＳｉ膜にＳｉ+ イオンを注入した後熱処
理を施す工程 （ｃ）前記ポリＳｉ膜上にＳｉＮ膜を形成し、パターニ
ングする工程 （ｄ）熱酸化処理を施す工程 （ｅ）前記ＳｉＮ膜を除去し、この後前記ＳｉＮ膜下方
に存在していたポリＳｉ膜をエッチングする工程 （ｆ）前記熱酸化処理により形成されたＳｉＯ2 膜側壁
部に残留しているポリＳｉ膜を酸化する工程を含んでい
ることを特徴としている。
に本発明に係る半導体装置の製造方法は、 （ａ）基板上にＳｉＯ2 膜およびポリＳｉ膜を順次形成
する工程 （ｂ）前記ポリＳｉ膜にＳｉ+ イオンを注入した後熱処
理を施す工程 （ｃ）前記ポリＳｉ膜上にＳｉＮ膜を形成し、パターニ
ングする工程 （ｄ）熱酸化処理を施す工程 （ｅ）前記ＳｉＮ膜を除去し、この後前記ＳｉＮ膜下方
に存在していたポリＳｉ膜をエッチングする工程 （ｆ）前記熱酸化処理により形成されたＳｉＯ2 膜側壁
部に残留しているポリＳｉ膜を酸化する工程を含んでい
ることを特徴としている。
【０００６】
【作用】上記した従来の方法について本発明者が調査し
た結果、図２（ｃ）に示した工程において熱酸化処理を
施すと、ＳｉＮ膜４およびポリＳｉ膜３それぞれの熱膨
張係数の差に基づく内部応力が発生し、この内部応力が
ポリＳｉ膜３に内蔵された格子欠陥を結晶粒界へと移動
させかつ集積させることを知見した。
た結果、図２（ｃ）に示した工程において熱酸化処理を
施すと、ＳｉＮ膜４およびポリＳｉ膜３それぞれの熱膨
張係数の差に基づく内部応力が発生し、この内部応力が
ポリＳｉ膜３に内蔵された格子欠陥を結晶粒界へと移動
させかつ集積させることを知見した。
【０００７】また図２（ｄ）に示した工程においてＳｉ
Ｎ膜４の除去ならびにポリＳｉ膜３のエッチングに伴う
それぞれの内部応力の変化が、上記格子欠陥をＳｉＯ2
膜２および基板１にまで転移させることを知見した。上
記の知見をもとに考察すると、欠陥の発生源であるポリ
Ｓｉ膜３における格子欠陥を減少させかつ該ポリＳｉ膜
３の結晶粒界を少なくすれば半導体装置における欠陥も
減少すると考えられる。
Ｎ膜４の除去ならびにポリＳｉ膜３のエッチングに伴う
それぞれの内部応力の変化が、上記格子欠陥をＳｉＯ2
膜２および基板１にまで転移させることを知見した。上
記の知見をもとに考察すると、欠陥の発生源であるポリ
Ｓｉ膜３における格子欠陥を減少させかつ該ポリＳｉ膜
３の結晶粒界を少なくすれば半導体装置における欠陥も
減少すると考えられる。
【０００８】以上の考察から、ポリＳｉ膜３にＳｉ+ イ
オンを注入し、この後に熱処理を施すと格子欠陥が減少
し、またＳｉ+ イオンを注入した後に熱処理を施すとポ
リＳｉ膜３の結晶粒が成長し、その結果結晶粒界が減少
することも突きとめた。
オンを注入し、この後に熱処理を施すと格子欠陥が減少
し、またＳｉ+ イオンを注入した後に熱処理を施すとポ
リＳｉ膜３の結晶粒が成長し、その結果結晶粒界が減少
することも突きとめた。
【０００９】本発明に係る半導体装置の製造方法によれ
ば、ポリＳｉ膜にＳｉ+ イオンを注入して熱処理を施
し、ポリＳｉ膜の結晶粒界のダングリングボンドにＳｉ
+ イオンを補充し、また上記したＳｉ+イオン注入後に
熱処理を施すことによりポリＳｉ膜の結晶粒界密度自体
をも減少させる。従ってポリＳｉ膜の結晶粒界における
欠陥が減少するので、その後のＳｉＮ膜の除去ならびに
ポリＳｉ膜のエッチングの際に引き起こされる基板への
欠陥の転移は抑制され、高品質の半導体装置が得られる
こととなる。
ば、ポリＳｉ膜にＳｉ+ イオンを注入して熱処理を施
し、ポリＳｉ膜の結晶粒界のダングリングボンドにＳｉ
+ イオンを補充し、また上記したＳｉ+イオン注入後に
熱処理を施すことによりポリＳｉ膜の結晶粒界密度自体
をも減少させる。従ってポリＳｉ膜の結晶粒界における
欠陥が減少するので、その後のＳｉＮ膜の除去ならびに
ポリＳｉ膜のエッチングの際に引き起こされる基板への
欠陥の転移は抑制され、高品質の半導体装置が得られる
こととなる。
【００１０】
【実施例】以下、本発明に係る半導体装置の製造方法の
実施例を図面に基づいて説明する。なお、従来例と同一
機能を有する構成部品には同一の符号を付すこととす
る。
実施例を図面に基づいて説明する。なお、従来例と同一
機能を有する構成部品には同一の符号を付すこととす
る。
【００１１】図１は実施例に係る半導体装置の製造方法
における素子分離工程を工程順に示した図である。まず
Ｐ型Ｓｉ（１００）基板１の表面を１０００℃のＯ2 雰
囲気中で酸化して約３００ÅのＳｉＯ2 膜２を形成し、
この後ＳｉＯ2 膜２上にＳｉＨ4 の熱分解による低圧気
相成長法で３０００ÅのポリＳｉ膜３を積層形成する
（図１（ａ））。次にＳｉ+ イオンを５×１０14ｃ
ｍ-2、６０ＫｅＶでポリＳｉ膜３に注入した後１１００
℃のＮ2 雰囲気中で３０分間アニール処理を施こす（図
１（ｂ））。次にＳｉＨ2 Ｃｌ2とＮＨ3 との化学気相
反応による低圧気相成長法でＳｉＮ膜４を約２０００Å
積層形成し、ＳｉＮ膜４上にフォトレジスト（図示せ
ず）をパターニングする。次いでＣＦ4 とＯ2 ガスによ
る反応性イオンエッチングにより前記フォトレジストを
マスクとしてＳｉＮ膜４をエッチングし、この後フォト
レジストを除去する（図１（ｃ））。さらに１０００℃
のＨ2 Ｏ雰囲気中でＳｉＮ膜４をマスクとしてポリＳｉ
膜３を熱酸化し、８０００ÅのＳｉＯ2 膜２を形成する
（図１（ｄ））。次に１％ＨＦ水溶液でＳｉＮ膜４上の
ＳｉＯ2 膜（図示せず）を除去した後、１８０℃に加熱
したリン酸でＳｉＮ膜４を除去する。次いでＣｌ2 ガス
を用いた反応性イオンエッチングによりポリＳｉ膜３を
エッチング除去する（図１（ｅ））。その後９００℃の
Ｈ2 Ｏ雰囲気中で前記熱酸化処理により形成されたＳｉ
Ｏ2 膜２の側壁部に残留しているポリＳｉ膜３を酸化す
る（図１（ｆ））。
における素子分離工程を工程順に示した図である。まず
Ｐ型Ｓｉ（１００）基板１の表面を１０００℃のＯ2 雰
囲気中で酸化して約３００ÅのＳｉＯ2 膜２を形成し、
この後ＳｉＯ2 膜２上にＳｉＨ4 の熱分解による低圧気
相成長法で３０００ÅのポリＳｉ膜３を積層形成する
（図１（ａ））。次にＳｉ+ イオンを５×１０14ｃ
ｍ-2、６０ＫｅＶでポリＳｉ膜３に注入した後１１００
℃のＮ2 雰囲気中で３０分間アニール処理を施こす（図
１（ｂ））。次にＳｉＨ2 Ｃｌ2とＮＨ3 との化学気相
反応による低圧気相成長法でＳｉＮ膜４を約２０００Å
積層形成し、ＳｉＮ膜４上にフォトレジスト（図示せ
ず）をパターニングする。次いでＣＦ4 とＯ2 ガスによ
る反応性イオンエッチングにより前記フォトレジストを
マスクとしてＳｉＮ膜４をエッチングし、この後フォト
レジストを除去する（図１（ｃ））。さらに１０００℃
のＨ2 Ｏ雰囲気中でＳｉＮ膜４をマスクとしてポリＳｉ
膜３を熱酸化し、８０００ÅのＳｉＯ2 膜２を形成する
（図１（ｄ））。次に１％ＨＦ水溶液でＳｉＮ膜４上の
ＳｉＯ2 膜（図示せず）を除去した後、１８０℃に加熱
したリン酸でＳｉＮ膜４を除去する。次いでＣｌ2 ガス
を用いた反応性イオンエッチングによりポリＳｉ膜３を
エッチング除去する（図１（ｅ））。その後９００℃の
Ｈ2 Ｏ雰囲気中で前記熱酸化処理により形成されたＳｉ
Ｏ2 膜２の側壁部に残留しているポリＳｉ膜３を酸化す
る（図１（ｆ））。
【００１２】上記した図１（ｂ）に示した工程におい
て、ポリＳｉ膜３にＳｉＮ膜４の形成前にＳｉ+ イオン
の注入および熱処理を施すことにより、ポリＳｉ膜３の
結晶粒界におけるダングリングボンドにＳｉ+ イオンが
補充され、またポリＳｉ膜３の結晶粒界密度の減少が図
られる。従って後工程においてもポリＳｉ膜３に発生す
る欠陥数が抑制され、その結果上記した図１（ｅ）に示
した工程におけるＳｉＮ膜４の除去およびポリＳｉ膜３
のエッチング除去の際に引き起こされる基板１への欠陥
の転移が少ない高品質の半導体装置を得ることができ
た。
て、ポリＳｉ膜３にＳｉＮ膜４の形成前にＳｉ+ イオン
の注入および熱処理を施すことにより、ポリＳｉ膜３の
結晶粒界におけるダングリングボンドにＳｉ+ イオンが
補充され、またポリＳｉ膜３の結晶粒界密度の減少が図
られる。従って後工程においてもポリＳｉ膜３に発生す
る欠陥数が抑制され、その結果上記した図１（ｅ）に示
した工程におけるＳｉＮ膜４の除去およびポリＳｉ膜３
のエッチング除去の際に引き起こされる基板１への欠陥
の転移が少ない高品質の半導体装置を得ることができ
た。
【００１３】
【発明の効果】以上詳述したように本発明の係る半導体
装置の製造方法にあっては、ポリＳｉ膜にＳｉ+ イオン
を注入して熱処理を施し、ポリＳｉ膜の結晶粒界のダン
グリングボンドにＳｉ+ イオンを補充し、またＳｉ+ イ
オンの注入と熱処理により前記ポリＳｉ膜の結晶粒界密
度自体をも減少させることにより前記ポリＳｉ膜の結晶
粒界における欠陥の発生を抑制することができる。従っ
てその後の工程であるＳｉＮ膜の除去および前記ポリＳ
ｉ膜のエッチングに伴って内部応力が発生してもＳｉＯ
2 膜および基板への欠陥の転移を阻止することができ、
高品質の半導体装置を製造することができる。
装置の製造方法にあっては、ポリＳｉ膜にＳｉ+ イオン
を注入して熱処理を施し、ポリＳｉ膜の結晶粒界のダン
グリングボンドにＳｉ+ イオンを補充し、またＳｉ+ イ
オンの注入と熱処理により前記ポリＳｉ膜の結晶粒界密
度自体をも減少させることにより前記ポリＳｉ膜の結晶
粒界における欠陥の発生を抑制することができる。従っ
てその後の工程であるＳｉＮ膜の除去および前記ポリＳ
ｉ膜のエッチングに伴って内部応力が発生してもＳｉＯ
2 膜および基板への欠陥の転移を阻止することができ、
高品質の半導体装置を製造することができる。
【図１】本発明に係る半導体装置の製造方法の実施例を
示す工程図である。
示す工程図である。
【図２】従来の半導体装置の製造工程を示す断面図であ
る。
る。
１ 基板 ２ ＳｉＯ2 膜 ３ ポリＳｉ膜 ４ ＳｉＮ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｐ 8617−4Ｍ Ｑ
Claims (1)
- 【請求項１】 （ａ）基板上にＳｉＯ2 膜およびポリＳ
ｉ膜を順次形成する工程 （ｂ）前記ポリＳｉ膜にＳｉ+ イオンを注入した後熱処
理を施す工程 （ｃ）前記ポリＳｉ膜上にＳｉＮ膜を形成し、パターニ
ングする工程 （ｄ）熱酸化処理を施す工程 （ｅ）前記ＳｉＮ膜を除去し、この後前記ＳｉＮ膜下方
に存在していたポリＳｉ膜をエッチングする工程 （ｆ）前記熱酸化処理により形成されたＳｉＯ2 膜側壁
部に残留している前記ポリＳｉ膜を酸化する工程を含ん
でいることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24294091A JPH0582514A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24294091A JPH0582514A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582514A true JPH0582514A (ja) | 1993-04-02 |
Family
ID=17096486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24294091A Pending JPH0582514A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582514A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269932B1 (ko) * | 1995-11-07 | 2000-10-16 | 니시무로 타이죠 | 반도체 장치의 제조방법 및 그 제조장치 |
| CN104992899A (zh) * | 2015-06-09 | 2015-10-21 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法及多晶硅tft结构 |
-
1991
- 1991-09-24 JP JP24294091A patent/JPH0582514A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269932B1 (ko) * | 1995-11-07 | 2000-10-16 | 니시무로 타이죠 | 반도체 장치의 제조방법 및 그 제조장치 |
| CN104992899A (zh) * | 2015-06-09 | 2015-10-21 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法及多晶硅tft结构 |
| US10204787B2 (en) | 2015-06-09 | 2019-02-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacture method of polysilicon thin film and polysilicon TFT structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0428283B1 (en) | Method for local oxidation of silicon | |
| JPS6359251B2 (ja) | ||
| JPH1022397A (ja) | 半導体装置の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JP3331787B2 (ja) | シリコン量子ドットの製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH05275528A (ja) | 素子分離領域の形成方法 | |
| JPH0628281B2 (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH09330920A (ja) | 半導体装置の製造方法 | |
| JPH0415922A (ja) | 半導体装置の製造方法 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPH05121399A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06224186A (ja) | 半導体装置の製造方法 | |
| JPS607146A (ja) | 半導体装置の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 |