JPS607146A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS607146A JPS607146A JP11455983A JP11455983A JPS607146A JP S607146 A JPS607146 A JP S607146A JP 11455983 A JP11455983 A JP 11455983A JP 11455983 A JP11455983 A JP 11455983A JP S607146 A JPS607146 A JP S607146A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- etching
- substrate
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に素子分離技
術の改良に係る。
術の改良に係る。
半導体装置の素子分離技術としては一般的に選択酸化法
が使用されている。しかし、この選択酸化法では形成さ
れる素子分離酸化膜の端部にいわゆるバーズビークが発
生するため、ホトマスク上の素子領域のパターンの寸法
と、実際に形成される素子領域の寸法との間の寸法変換
差が大きく、デバイスの高集積化に対して障害となって
いる。このようなことから今後の高集積デバイスにおい
ては寸法変換差の小さい素子分離技術が要望されている
。
が使用されている。しかし、この選択酸化法では形成さ
れる素子分離酸化膜の端部にいわゆるバーズビークが発
生するため、ホトマスク上の素子領域のパターンの寸法
と、実際に形成される素子領域の寸法との間の寸法変換
差が大きく、デバイスの高集積化に対して障害となって
いる。このようなことから今後の高集積デバイスにおい
ては寸法変換差の小さい素子分離技術が要望されている
。
こうした寸法変換差の小さい素子分離技術として第１図
（、）〜（ｈ）に示すような方法が提案されている。
（、）〜（ｈ）に示すような方法が提案されている。
まず、例えば表面の結晶方位（１００）のＰ−型シリコ
ン基板１上に厚さ約５００Ｘの第１の熱酸化膜２を形成
し、更にこの上に厚さ約１２００Ｘの第１のシリコン窒
化膜３を堆積する（第１図（、）図示）。次に、写真蝕
刻法により素子領域予定部上にホトレジストパターンイ
を形成した後、Ｃ！Ｆ６を含むガスを用いた反応性イオ
ンエツチングによりフィールド領域予定部上の第１のシ
リコン窒化膜３及び第１の熱酸化膜２を順次エツチング
し、更に基板１を深さ約３０００〜３５００Ｘ程度エツ
チングする。この際、基板１はＣ，Ｆ、ガスの特異性か
らテーパー状をこエツチングされ、結晶方位（１１１）
の傾斜面５ａと結晶方位（１００）の底部の平坦面５ｂ
とが形成される。なお、基板１のエツチングにはＫ Ｏ
Ｈ溶ｉが用いられる場合もある。つづいて、フィールド
反転防止用の不純物、例えば Ｂ を加速エネルギー１
００ｋｅＶ、ドーズ量約１×１０ ｃｍの条件でイオン
注入する。（同図（ｂ）図示）。
ン基板１上に厚さ約５００Ｘの第１の熱酸化膜２を形成
し、更にこの上に厚さ約１２００Ｘの第１のシリコン窒
化膜３を堆積する（第１図（、）図示）。次に、写真蝕
刻法により素子領域予定部上にホトレジストパターンイ
を形成した後、Ｃ！Ｆ６を含むガスを用いた反応性イオ
ンエツチングによりフィールド領域予定部上の第１のシ
リコン窒化膜３及び第１の熱酸化膜２を順次エツチング
し、更に基板１を深さ約３０００〜３５００Ｘ程度エツ
チングする。この際、基板１はＣ，Ｆ、ガスの特異性か
らテーパー状をこエツチングされ、結晶方位（１１１）
の傾斜面５ａと結晶方位（１００）の底部の平坦面５ｂ
とが形成される。なお、基板１のエツチングにはＫ Ｏ
Ｈ溶ｉが用いられる場合もある。つづいて、フィールド
反転防止用の不純物、例えば Ｂ を加速エネルギー１
００ｋｅＶ、ドーズ量約１×１０ ｃｍの条件でイオン
注入する。（同図（ｂ）図示）。
次いで、前記ホトレジストパターン４を除去した後、熱
酸化を行ない露出した基板１の傾斜面５ａ及び平坦面５
ｂ上に厚さ約３００Ｘの第２の熱酸化膜６を形成する。
酸化を行ない露出した基板１の傾斜面５ａ及び平坦面５
ｂ上に厚さ約３００Ｘの第２の熱酸化膜６を形成する。
つづいて、全面に厚さ約４００Ｘの第２のシリコン窒化
膜７を堆積し、更に厚さ約３０００ＸのＣＶＤ酸化膜８
を堆積する（同図（ｃ）図示）。つづいて、このＣＶＤ
酸化膜８を反応性イオンエツチングによりエツチングす
る。この結果、フィールド領域予定部の基板１の少なく
とも傾斜面５ａ上を覆うようにＣＶＤ酸化膜ｓ１．ＢＩ
が形成される。このいわゆるエッチバック工程ではエツ
チング時間のマージンは２０％程度であることが望まし
い。また、この反応性イオンエツチングの条件はＳｔＯ
，のエツチングレートが８ｉ、Ｎ、のエツチングレート
より大きくなるように設定する（同図（ｄ）図示）。
膜７を堆積し、更に厚さ約３０００ＸのＣＶＤ酸化膜８
を堆積する（同図（ｃ）図示）。つづいて、このＣＶＤ
酸化膜８を反応性イオンエツチングによりエツチングす
る。この結果、フィールド領域予定部の基板１の少なく
とも傾斜面５ａ上を覆うようにＣＶＤ酸化膜ｓ１．ＢＩ
が形成される。このいわゆるエッチバック工程ではエツ
チング時間のマージンは２０％程度であることが望まし
い。また、この反応性イオンエツチングの条件はＳｔＯ
，のエツチングレートが８ｉ、Ｎ、のエツチングレート
より大きくなるように設定する（同図（ｄ）図示）。
つづいて、残存ＣＶＤ酸化膜８１．ｓｌをマスクとして
フィールド領域予定部の平坦面５ｂ上の第２のシリコン
窒化膜７をエツチングする。この際、素子領域予定部上
の第１のシリコン窒化膜３上の第２のシリコン窒化膜７
も同時にエツチングされる（同図（ｃ）図示）。つづい
て、前記残存ＣＶＤ酸化膜Ｂｌ、 ＢｌをＮＨ，Ｆ等に
よりエツチング除去する。この際、フィールド領域予定
部の平坦面５ｂ上の第２の熱酸化膜６の露出した部分も
同時にエツチングされる（同図（ｆ）図示）。
フィールド領域予定部の平坦面５ｂ上の第２のシリコン
窒化膜７をエツチングする。この際、素子領域予定部上
の第１のシリコン窒化膜３上の第２のシリコン窒化膜７
も同時にエツチングされる（同図（ｃ）図示）。つづい
て、前記残存ＣＶＤ酸化膜Ｂｌ、 ＢｌをＮＨ，Ｆ等に
よりエツチング除去する。この際、フィールド領域予定
部の平坦面５ｂ上の第２の熱酸化膜６の露出した部分も
同時にエツチングされる（同図（ｆ）図示）。
次いで、素子領域予定部上の第１のシリコン窒化膜Ｓ及
びフィールド領域予定部の少なくとも傾斜面Ｓａ上を覆
う第２のシリコン窒化膜７を耐酸化性マスクとして燃焼
酸化雰囲気中で熱酸化を行ない厚さ約７０００Ｘのフィ
ールド酸化膜９を形成する。これと同時に前記ボロンイ
オン注入層が活性化してＰ型フィールド反転防止層１０
が形成される（同図（ｇ）図示）。つづいて、残存した
第１のシリコン窒化膜３及び第２のシリコン窒化膜７を
エツチング除去する（同図（ｈ）図示）。
びフィールド領域予定部の少なくとも傾斜面Ｓａ上を覆
う第２のシリコン窒化膜７を耐酸化性マスクとして燃焼
酸化雰囲気中で熱酸化を行ない厚さ約７０００Ｘのフィ
ールド酸化膜９を形成する。これと同時に前記ボロンイ
オン注入層が活性化してＰ型フィールド反転防止層１０
が形成される（同図（ｇ）図示）。つづいて、残存した
第１のシリコン窒化膜３及び第２のシリコン窒化膜７を
エツチング除去する（同図（ｈ）図示）。
以下、通常の工程に従い、フィールド酸化膜９によって
囲まれた素子領域に例えばＭＯ８半導体装置を形成する
。
囲まれた素子領域に例えばＭＯ８半導体装置を形成する
。
上述した方法はフィールド領域予定部の基板１の傾斜面
（サイドウオール）Ｓａ上に第２のシリコン窒化膜７を
残存させているので、通常の選択酸化法と異なり、バー
ズビークの発生による寸法変換差を小さくすることがで
きる。なお、以下この方法をＳＷＡＭＩ （Ｓｌｄｅ
Ｗａｌｌ ＭａｓｋｅｄＩｓｏｌａｔｉｏｎ ）法と略
称する。
（サイドウオール）Ｓａ上に第２のシリコン窒化膜７を
残存させているので、通常の選択酸化法と異なり、バー
ズビークの発生による寸法変換差を小さくすることがで
きる。なお、以下この方法をＳＷＡＭＩ （Ｓｌｄｅ
Ｗａｌｌ ＭａｓｋｅｄＩｓｏｌａｔｉｏｎ ）法と略
称する。
しかしながら、上述した従来の８ＷＡＭＩ法には以下の
ような問題点がある。
ような問題点がある。
（１） 第１図（、）図示の工程で、残存ＣＶＤ酸化膜
８′。
８′。
８′をマスクとしてフィールド領域予定部の平坦部５ｂ
上の第２のシリコン窒化膜７をエツチングする際、この
第２のシリコン窒化膜７の膜厚のばらつきやウェハ面内
でのエツチングレートのばらつきを考慮に入れ、２０％
程度のマージンを見込んでオーバーエツチングする。こ
のため、素子領域予定部上では第２のシリコン窒化膜７
だけでなく、第１のシリコン窒化膜３もエツチングされ
てしまう。この結果、第１のシリコン窒化膜３の膜厚が
薄すぎると、この第１のシリコン窒化膜３にピンホール
が発生したり、極端な場合にはなくなってしまい、大き
な問題となっていた。一方、この第１のシリコン窒化膜
３の膜厚を充分厚くした場合には第１図（ｅ）図示の第
２のシリコン窒化膜７をエツチング除去した後の第１の
シリコン窒化膜３はピンホールが発生しない程度の充分
な膜厚を保つことができる。しかし、膜厚が厚すぎると
後のフィールド酸化工程で基鈑ｌにストレスによる結晶
欠陥が発生するため実使用に耐えられないという欠点が
あった。
上の第２のシリコン窒化膜７をエツチングする際、この
第２のシリコン窒化膜７の膜厚のばらつきやウェハ面内
でのエツチングレートのばらつきを考慮に入れ、２０％
程度のマージンを見込んでオーバーエツチングする。こ
のため、素子領域予定部上では第２のシリコン窒化膜７
だけでなく、第１のシリコン窒化膜３もエツチングされ
てしまう。この結果、第１のシリコン窒化膜３の膜厚が
薄すぎると、この第１のシリコン窒化膜３にピンホール
が発生したり、極端な場合にはなくなってしまい、大き
な問題となっていた。一方、この第１のシリコン窒化膜
３の膜厚を充分厚くした場合には第１図（ｅ）図示の第
２のシリコン窒化膜７をエツチング除去した後の第１の
シリコン窒化膜３はピンホールが発生しない程度の充分
な膜厚を保つことができる。しかし、膜厚が厚すぎると
後のフィールド酸化工程で基鈑ｌにストレスによる結晶
欠陥が発生するため実使用に耐えられないという欠点が
あった。
（１１） 残存ＣＶＤ酸化膜ｓ１．ｓ／を形成するため
にｃ Ｖ Ｄ 酸化膜８の堆積した後、反応性イオンエ
ツチングによりエツチングしなければならず、工程が複
雑であった。
にｃ Ｖ Ｄ 酸化膜８の堆積した後、反応性イオンエ
ツチングによりエツチングしなければならず、工程が複
雑であった。
本発明は上記事情に鑑みてなされたものであり、素子領
域予定部上の第１のシリコン窒化膜の膜減りをなくし、
しかも簡便な工程でフィールド酸化膜を制御性よく形成
し得る半導体装置の製造方法を提供しようとするもので
ある。
域予定部上の第１のシリコン窒化膜の膜減りをなくし、
しかも簡便な工程でフィールド酸化膜を制御性よく形成
し得る半導体装置の製造方法を提供しようとするもので
ある。
本発明の半導体装置の製造方法は、半導体基板」二に第
１の絶縁膜、第１の耐酸化性膜及び不純物をドープした
非単結晶シリコン膜を形成し、これらの一部を選択的に
エツチングし、更に基板をテーパー状にエツチングした
後、基板のエツチング領域表面に第２の絶縁膜を形成し
、前記非単結晶シリコン膜を第３の絶縁膜に変換してそ
の端部を前記エツチング領域上の突出させ、次いで第２
の耐酸化性膜の堆積及び異方性エツチングを行ない、第
２及び第３の絶縁膜等を除去した後、熱酸化膜こよりフ
ィールド酸化膜を形成するものである。
１の絶縁膜、第１の耐酸化性膜及び不純物をドープした
非単結晶シリコン膜を形成し、これらの一部を選択的に
エツチングし、更に基板をテーパー状にエツチングした
後、基板のエツチング領域表面に第２の絶縁膜を形成し
、前記非単結晶シリコン膜を第３の絶縁膜に変換してそ
の端部を前記エツチング領域上の突出させ、次いで第２
の耐酸化性膜の堆積及び異方性エツチングを行ない、第
２及び第３の絶縁膜等を除去した後、熱酸化膜こよりフ
ィールド酸化膜を形成するものである。
こうした方法によれば第３の絶縁膜の存在ｌこより第１
の耐酸化性膜の膜減りを防止して適当な膜厚を維持する
ことができる。また、この第３の絶縁膜を形成するため
にＣＶＤ工程及び異方性エツチングを用いなくてよいの
で工程を簡便化することができる。
の耐酸化性膜の膜減りを防止して適当な膜厚を維持する
ことができる。また、この第３の絶縁膜を形成するため
にＣＶＤ工程及び異方性エツチングを用いなくてよいの
で工程を簡便化することができる。
〔発明の実施例〕
以下、本発明の実施例を第２図（、）〜（ｇ）を参照し
て説明する。
て説明する。
まず、表面の結晶方位（１００）のＰ−型シリコン基板
１１表面に１０００℃の燃焼酸化法により厚さ５ｏｏＸ
の第１の熱酸化膜１２を形成する。
１１表面に１０００℃の燃焼酸化法により厚さ５ｏｏＸ
の第１の熱酸化膜１２を形成する。
次に、ＣＶＤ法により全面に厚さ１２００Ｘの第１のシ
リコン窒化膜１３及び厚さ２０００Ａのリンドープト多
結晶シリコン膜１４を順次堆積する（第２図（ａ） Ｆ
ｉｌ示）。つづいて、素子領域予定部上にホトレジスト
パターン１５を形成した後、このホトレジストパターン
１５をマスクとしてＣ２Ｆ、を含むガスを用いた反応性
イオンエツチングによりフィールド領域予定部上の前記
リンドープト多結晶シリコン膜１４、第１のシリコン窒
化膜１３及び第１の熱酸化膜１２を順次選択的にエツチ
ングし、更−こ基板１１を約２５０ＯＡの深さまでエツ
チングする。この結果、リンドープト多結晶シリコン膜
１４、第１のシリコン窒化膜１３及び第１の熱酸化膜１
２は垂直にエツチングされ、基板１１はＣ，Ｆ６の特異
性によりテーパー状にエツチングされて結晶方位（１１
１）の傾斜面１６ｍと、結晶方位（１００）の底部の平
坦面１６ｂとが形成される。つづいて、フィールド反転
防止のために１１Ｂ＋を加速エネルギー１００ ｋｅＶ
、 Ｆ−ズ１ｉｌＸ１０”ｆｆ１２の条件でイオン注
入する（同図（ｂ）図示）。
リコン窒化膜１３及び厚さ２０００Ａのリンドープト多
結晶シリコン膜１４を順次堆積する（第２図（ａ） Ｆ
ｉｌ示）。つづいて、素子領域予定部上にホトレジスト
パターン１５を形成した後、このホトレジストパターン
１５をマスクとしてＣ２Ｆ、を含むガスを用いた反応性
イオンエツチングによりフィールド領域予定部上の前記
リンドープト多結晶シリコン膜１４、第１のシリコン窒
化膜１３及び第１の熱酸化膜１２を順次選択的にエツチ
ングし、更−こ基板１１を約２５０ＯＡの深さまでエツ
チングする。この結果、リンドープト多結晶シリコン膜
１４、第１のシリコン窒化膜１３及び第１の熱酸化膜１
２は垂直にエツチングされ、基板１１はＣ，Ｆ６の特異
性によりテーパー状にエツチングされて結晶方位（１１
１）の傾斜面１６ｍと、結晶方位（１００）の底部の平
坦面１６ｂとが形成される。つづいて、フィールド反転
防止のために１１Ｂ＋を加速エネルギー１００ ｋｅＶ
、 Ｆ−ズ１ｉｌＸ１０”ｆｆ１２の条件でイオン注
入する（同図（ｂ）図示）。
次いで、前記ホトレジストパターン１５を除去した後、
７００〜９００ ’Ｃの低温酸化を行なう。こうした低
温酸化では不純物をドープした多結晶シリコンの酸化レ
ートはシリコン基板の酸化レートよりかなり速い。例え
ば、８５０℃で燃焼酸化を行なうと、露出した基板ＩＪ
上には厚さ５００Ｘの第２の熱酸化膜１７が形成される
。これと同時に前記リンドープト多結晶シリコン基板４
はそのほとんどが酸化されて、厚さ２５ｏｏＸの第３の
熱酸化膜１８に変換され、その端部は基板Ｊ１のエツチ
ング領域上に突出する。つづいて、ＣＶＤ法により全面
に厚さ３００大の第２のシリコン窒化膜１９を堆積する
（同図（Ｃ）図示）。つづいて、反応性イオンエツチン
グにより第２のシリコン窒化膜１９をエツチングする。
７００〜９００ ’Ｃの低温酸化を行なう。こうした低
温酸化では不純物をドープした多結晶シリコンの酸化レ
ートはシリコン基板の酸化レートよりかなり速い。例え
ば、８５０℃で燃焼酸化を行なうと、露出した基板ＩＪ
上には厚さ５００Ｘの第２の熱酸化膜１７が形成される
。これと同時に前記リンドープト多結晶シリコン基板４
はそのほとんどが酸化されて、厚さ２５ｏｏＸの第３の
熱酸化膜１８に変換され、その端部は基板Ｊ１のエツチ
ング領域上に突出する。つづいて、ＣＶＤ法により全面
に厚さ３００大の第２のシリコン窒化膜１９を堆積する
（同図（Ｃ）図示）。つづいて、反応性イオンエツチン
グにより第２のシリコン窒化膜１９をエツチングする。
この際、前記第３の熱酸化膜１８がエツチングのマスク
となるので、フィールド領域予定部の平坦面１６ｂ上の
第２のシリコン窒化膜１９のみがエツチングされ、少な
くとも傾斜面１６ａを覆うように第２のシリコン窒化膜
１９が残存する（同図（ｄ）図示）。
となるので、フィールド領域予定部の平坦面１６ｂ上の
第２のシリコン窒化膜１９のみがエツチングされ、少な
くとも傾斜面１６ａを覆うように第２のシリコン窒化膜
１９が残存する（同図（ｄ）図示）。
次いで、館山した第２の熱酸化膜１７及び第３の熱酸化
膜１８をＮＨ，Ｆ等を用いてエツチング除去した後、酸
化されずに残存しているリンドープト多結晶シリコン膜
１４をエツチング除去する。この結果、素子領域予定部
上は第１の熱酸化膜１２を介して厚さ１２００Ｘの厚い
第１のシリコン窒化膜１３によって、フィールド領域予
定部の少なくとも傾斜面１６ａ上は第２の熱酸化膜１７
を介して厚さ３００Ｘの薄い第２のシＩＪ コン窒化膜
１９ｔｒこよってそれぞれ榎われ、フィールド領域予定
部の基板１ノの平坦面１６ｂの一部が露出した状態とな
っている（同図（、）図示）。つづいて、１０００℃で
燃焼酸化を行ない厚さ約６００ＯＡのフィールド酸化膜
２０を形成する。これと同時にｉｌｌデボロンイオン注
入層活性化してＰ型フィールド反転防止層２１が形成さ
れる（同図（ｆ）図示）。つづいて、残存している第１
のシリコン窒化膜１３及び第２のシリコン窒化膜１９を
除去する（同図（ｇ）図示）。
膜１８をＮＨ，Ｆ等を用いてエツチング除去した後、酸
化されずに残存しているリンドープト多結晶シリコン膜
１４をエツチング除去する。この結果、素子領域予定部
上は第１の熱酸化膜１２を介して厚さ１２００Ｘの厚い
第１のシリコン窒化膜１３によって、フィールド領域予
定部の少なくとも傾斜面１６ａ上は第２の熱酸化膜１７
を介して厚さ３００Ｘの薄い第２のシＩＪ コン窒化膜
１９ｔｒこよってそれぞれ榎われ、フィールド領域予定
部の基板１ノの平坦面１６ｂの一部が露出した状態とな
っている（同図（、）図示）。つづいて、１０００℃で
燃焼酸化を行ない厚さ約６００ＯＡのフィールド酸化膜
２０を形成する。これと同時にｉｌｌデボロンイオン注
入層活性化してＰ型フィールド反転防止層２１が形成さ
れる（同図（ｆ）図示）。つづいて、残存している第１
のシリコン窒化膜１３及び第２のシリコン窒化膜１９を
除去する（同図（ｇ）図示）。
以下、通常の工程ζこ従い、フィールド酸化膜２０４こ
よって囲まれた素子領域に例えばＭＯ８半導体装置を形
成する。
よって囲まれた素子領域に例えばＭＯ８半導体装置を形
成する。
しかして、上記方法によれば、第２図（ｄ）図示の工程
で基板１１のフィールド領域予定部１６ｂ上及び素子領
域予定部上の第２のシリコン穿化Ｊ莫１９を反応性イオ
ンエツチングによりエツチングする１祭、素子領域予定
部上の第１のシリコン窒化膜１３上には２５００′に程
度の第３の熱酸化膜１８（及び残存したリンドープト多
結晶シリコン膜Ｊ４）が存在するので、第１のシリコン
窒化膜１３がエツチングされることはない。
で基板１１のフィールド領域予定部１６ｂ上及び素子領
域予定部上の第２のシリコン穿化Ｊ莫１９を反応性イオ
ンエツチングによりエツチングする１祭、素子領域予定
部上の第１のシリコン窒化膜１３上には２５００′に程
度の第３の熱酸化膜１８（及び残存したリンドープト多
結晶シリコン膜Ｊ４）が存在するので、第１のシリコン
窒化膜１３がエツチングされることはない。
したがって、フィールド酸化膜２０の寸法制御性が良好
となる。しかも、＠２のシリコン窒化膜１９をかなりオ
ーバーエツチングしても、３ ｉ ｓ Ｎ４ （！：
Ｓ Ｉ Ｏｔとのエツチングレートの比は極めて大きく
とることができるので、第１のシリコン窒化膜１３の膜
厚が減少することはない。
となる。しかも、＠２のシリコン窒化膜１９をかなりオ
ーバーエツチングしても、３ ｉ ｓ Ｎ４ （！：
Ｓ Ｉ Ｏｔとのエツチングレートの比は極めて大きく
とることができるので、第１のシリコン窒化膜１３の膜
厚が減少することはない。
また、第１のシリコン窒化膜１３は１２００Ｘ程度の適
当な厚さを維持することができるので、フィールド酸化
時にストレスによって基板１１に結晶欠陥を発生させる
こともない。
当な厚さを維持することができるので、フィールド酸化
時にストレスによって基板１１に結晶欠陥を発生させる
こともない。
更に、上述した反応性イオンエツチングの際にエツチン
グのマスクとなるのはリンドープ多結晶シリコン膜１４
を酸化することにより形成された第３の熱酸化膜１８で
あり、従来の方法のようにエツチングのマスクを形成す
るためにＣＶＤ酸化膜の堆積と異方性エツチングという
工程を用いなくてもよいので、工程は極めて簡便となる
。
グのマスクとなるのはリンドープ多結晶シリコン膜１４
を酸化することにより形成された第３の熱酸化膜１８で
あり、従来の方法のようにエツチングのマスクを形成す
るためにＣＶＤ酸化膜の堆積と異方性エツチングという
工程を用いなくてもよいので、工程は極めて簡便となる
。
なお、本発明方法において、基板１１のフィールド領域
形成予定部の傾斜面１６ｂ上に残存させる第２のシリコ
ン窒化膜１９の寸法は、第３の熱酸化膜１８の突出した
部分の寸法を制御することにより、すなわちリンドープ
ト多結晶シリコン膜１４の膜厚及び酸化条件を選定する
ことにより容易に制御することができる。
形成予定部の傾斜面１６ｂ上に残存させる第２のシリコ
ン窒化膜１９の寸法は、第３の熱酸化膜１８の突出した
部分の寸法を制御することにより、すなわちリンドープ
ト多結晶シリコン膜１４の膜厚及び酸化条件を選定する
ことにより容易に制御することができる。
また、第２図（ｃ１図示の工程でリンドープト多結晶シ
リコン膜１４がすべて第３の熱酸化膜１８に変換される
ように膜厚を制御すれば、同図（ｅ）図示の工程におけ
るエツチング工程を１回省略することができる。
リコン膜１４がすべて第３の熱酸化膜１８に変換される
ように膜厚を制御すれば、同図（ｅ）図示の工程におけ
るエツチング工程を１回省略することができる。
以上詳述した如く本発明の半導体装置の製造方法によれ
ば、簡沌な工程で寸法変換差の小さい微細なフィールド
酸化膜を確実に形成でき、ひいて（ま素子の高集積化を
搾成できる等顕居な効果をりするものである。
ば、簡沌な工程で寸法変換差の小さい微細なフィールド
酸化膜を確実に形成でき、ひいて（ま素子の高集積化を
搾成できる等顕居な効果をりするものである。
第１１：ｇｌ （ａ）〜（ｈ）は従来のフィールド酸化
膜の形成方法を示す断面図１、第２図１（ａ）〜（ｇ）
は本発明の実施例におけるフィールド酸化膜の形成方法
を示す断面図である。 １１・・・ｌ）−３１９シリコン基板 １２・・・第１
の熱酸化膜、１３・・・第１のシリ：コン９化１１へ、
Ｉ４・・・リンドープト多結晶シリコン膜、１５・・・
ホトレジストパターン、１６ａ・・・傾斜面、Ｉ６ｂ・
・・平坦面、１７・・・第２の熱酸化膜、１Ｂ・・・第
３の熱酸化膜、１９・・・第２のシリコン窒化膜、２０
・・・フィールド酸化膜、２１・・・フィールド反転防
止層。 出願人代理人 弁理士 鈴 江 ｔ、彦第１図 特開昭ＧＯ−７１４６（６） 第２図 １１ｉｉ 玄ｈ ｍｌ
膜の形成方法を示す断面図１、第２図１（ａ）〜（ｇ）
は本発明の実施例におけるフィールド酸化膜の形成方法
を示す断面図である。 １１・・・ｌ）−３１９シリコン基板 １２・・・第１
の熱酸化膜、１３・・・第１のシリ：コン９化１１へ、
Ｉ４・・・リンドープト多結晶シリコン膜、１５・・・
ホトレジストパターン、１６ａ・・・傾斜面、Ｉ６ｂ・
・・平坦面、１７・・・第２の熱酸化膜、１Ｂ・・・第
３の熱酸化膜、１９・・・第２のシリコン窒化膜、２０
・・・フィールド酸化膜、２１・・・フィールド反転防
止層。 出願人代理人 弁理士 鈴 江 ｔ、彦第１図 特開昭ＧＯ−７１４６（６） 第２図 １１ｉｉ 玄ｈ ｍｌ
Claims (2)
- （１）−導電型の半導体基板上に第１の絶縁膜、第１の
耐酸化性膜及び不純物をドープした非単結晶シリコン膜
を順次形成する工程と、これら非単結晶シリコン膜、第
１の耐酸化性膜及び第１の絶縁膜の一部を選択的にエツ
チングし、更に傾斜面と平坦面が形成されるように露出
した基板の一部を選択的ζこエツチングする工程と、少
なくとも前記基板のエツチング領域表面Ｅこ第２の絶縁
膜を形成し、少なくとも前記非単結晶シリコン膜の表面
を第３の絶縁膜に変換し、該第３の絶縁膜の端部を前記
基板のエツチング領域上に突出させる工程と、全面に第
２の耐酸化性膜を堆積する工程と、異方性エツチングに
より該第２の耐酸化性膜をエツチングし、少なくとも前
記基板のエツチング領域の傾斜面上を覆うように第２の
耐酸化性膜を残存させる工程と、露出した第２の絶縁膜
□、第３の絶縁膜及び残存した非単結晶シリコン膜を順
次エツチング除去する工程と、残存した第１及び第２の
耐酸化性膜をマスクとして熱酸化を行ないフィールド酸
化膜を形成する工程と、残存した第１及び第２の耐酸化
性膜を除去する工程とを具備したことを特徴とする半導
体装置の製造方法。 - （２）第１及び第２の耐酸化性膜がシリコン窒化膜であ
り、第１．第２及び第３の絶縁膜が熱酸化膜であること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11455983A JPS607146A (ja) | 1983-06-25 | 1983-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11455983A JPS607146A (ja) | 1983-06-25 | 1983-06-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607146A true JPS607146A (ja) | 1985-01-14 |
Family
ID=14640834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11455983A Pending JPS607146A (ja) | 1983-06-25 | 1983-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607146A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292465A (ja) * | 1985-09-16 | 1987-04-27 | テキサス インスツルメンツ インコ−ポレイテツド | Ｃｍｏｓ構造の製法 |
| US5470783A (en) * | 1994-06-06 | 1995-11-28 | At&T Ipm Corp. | Method for integrated circuit device isolation |
-
1983
- 1983-06-25 JP JP11455983A patent/JPS607146A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292465A (ja) * | 1985-09-16 | 1987-04-27 | テキサス インスツルメンツ インコ−ポレイテツド | Ｃｍｏｓ構造の製法 |
| US5470783A (en) * | 1994-06-06 | 1995-11-28 | At&T Ipm Corp. | Method for integrated circuit device isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPS607146A (ja) | 半導体装置の製造方法 | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS6231492B2 (ja) | ||
| JPS59214237A (ja) | 半導体装置の製造方法 | |
| JPS6084832A (ja) | 半導体装置の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| JPS6062135A (ja) | 半導体装置の製造方法 | |
| JPH05121401A (ja) | 半導体装置の製造方法 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPH0334425A (ja) | 半導体装置の製造方法 | |
| JPS60117754A (ja) | 半導体装置の製造方法 | |
| JPH04739A (ja) | 半導体装置の製造方法 | |
| KR100242380B1 (ko) | 반도체소자의 필드격리막 제조방법 | |
| JPH1187336A (ja) | 半導体装置の製造方法 |