JPH06224186A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06224186A JPH06224186A JP1196493A JP1196493A JPH06224186A JP H06224186 A JPH06224186 A JP H06224186A JP 1196493 A JP1196493 A JP 1196493A JP 1196493 A JP1196493 A JP 1196493A JP H06224186 A JPH06224186 A JP H06224186A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】シリコン基板の選択酸化（ＬＯＣＯＳ酸化）に
よる半導体装置の素子分離領域の形成方法において、素
子分離領域の耐圧を低下させることなく素子分離領域の
微細化を図ることができる半導体装置の製造方法を提供
する。 【構成】素子分離領域を形成する工程に於て、 選択酸
化時のマスクとしてのシリコン窒化膜上に、選択成膜に
よりシリコン窒化膜或は多結晶シリコン膜を形成する半
導体装置の製造方法。 【効果】選択酸化を行なう際のマスクとなるシリコン窒
化膜の下の酸化膜の膜厚を薄くするという方法を用いて
素子分離領域の耐圧を下げること無く、バーズビークを
縮小することが可能となる。チャネルストップのための
不純物イオンの打ち込みを深い位置に行なうことが可能
となり、素子分離領域の耐圧の向上することができる。
よる半導体装置の素子分離領域の形成方法において、素
子分離領域の耐圧を低下させることなく素子分離領域の
微細化を図ることができる半導体装置の製造方法を提供
する。 【構成】素子分離領域を形成する工程に於て、 選択酸
化時のマスクとしてのシリコン窒化膜上に、選択成膜に
よりシリコン窒化膜或は多結晶シリコン膜を形成する半
導体装置の製造方法。 【効果】選択酸化を行なう際のマスクとなるシリコン窒
化膜の下の酸化膜の膜厚を薄くするという方法を用いて
素子分離領域の耐圧を下げること無く、バーズビークを
縮小することが可能となる。チャネルストップのための
不純物イオンの打ち込みを深い位置に行なうことが可能
となり、素子分離領域の耐圧の向上することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係わり、特に素子分離領域の形成方法に関す
る。
造方法に係わり、特に素子分離領域の形成方法に関す
る。
【０００２】
【従来の技術】図２はシリコン基板の選択酸化（ＬＯＣ
ＯＳ酸化）による半導体装置の素子分離領域の形成方法
を示したものである。
ＯＳ酸化）による半導体装置の素子分離領域の形成方法
を示したものである。
【０００３】初めにシリコン基板２０１はウェルの形成
工程を経た後、ウェット雰囲気中で酸化を行なうことに
より、表面にシリコン酸化膜２０２を形成する。次に減
圧ＣＶＤ法によりシリコン窒化膜２０３を形成した後、
フォトエッチ工程によりシリコン窒化膜上に開口部を形
成して、図２（ａ）に示した状態となる。
工程を経た後、ウェット雰囲気中で酸化を行なうことに
より、表面にシリコン酸化膜２０２を形成する。次に減
圧ＣＶＤ法によりシリコン窒化膜２０３を形成した後、
フォトエッチ工程によりシリコン窒化膜上に開口部を形
成して、図２（ａ）に示した状態となる。
【０００４】次に図２（ｂ）に示すようにシリコン窒化
膜２０３をマスクとしてボロンイオンの打ち込みを行
い、不純物をドープした領域２０５を形成する。
膜２０３をマスクとしてボロンイオンの打ち込みを行
い、不純物をドープした領域２０５を形成する。
【０００５】更に図２（ｃ）に示すようにシリコン窒化
膜２０３をマスクとして選択酸化を行い、素子分離領域
にＬＯＣＯＳ酸化膜２０６を形成し、最後に図２（ｄ）
に示すように、シリコン窒化膜２０３をエッチングする
ことにより、素子領域２０７及び素子分離領域２０８を
形成し、素子分離領域の形成工程を終了する。
膜２０３をマスクとして選択酸化を行い、素子分離領域
にＬＯＣＯＳ酸化膜２０６を形成し、最後に図２（ｄ）
に示すように、シリコン窒化膜２０３をエッチングする
ことにより、素子領域２０７及び素子分離領域２０８を
形成し、素子分離領域の形成工程を終了する。
【０００６】
【発明が解決しようとする課題】近年素子の微細化に伴
い、素子分離領域の微細化も要求されている。素子分離
領域の微細化を図る上での一つの課題として、選択酸化
を行なう際に形成されるバーズビーク長の縮小が上げら
れる。そしてこのバーズビーク長を短くする方法とし
て、シリコン酸化膜２０２の薄膜化がある。しかし、シ
リコン窒化膜２０３のパターン形成時に、シリコン酸化
２０２をエッチストップ膜として利用しているため、シ
リコン窒化膜とシリコン酸化膜の膜厚の比率を変化させ
ることは難しく、シリコン酸化膜を薄くしようとする場
合にはそれに応じてシリコン窒化膜も薄くする必要が生
じる。一方シリコン窒化膜２０３はチャネルストップの
ためのイオン打ち込みのマスクとしても用いられている
ため、シリコン窒化膜２０３を薄くした場合にはこのイ
オン打ち込みの加速エネルギーを低く抑える必要が生じ
る。不純物をドープした領域２０５が浅くなった場合に
は、導入した不純物が素子分離領域の選択酸化時にＬＯ
ＣＯＳ酸化膜２０６中に取り込まれ易くなり、表面付近
での不純物濃度が低下するため、素子分離領域の耐圧が
低下してしまう。この様にシリコン酸化膜２０２の薄膜
化により素子分離の微細化を図る場合に素子分離領域の
耐圧が低下してしまうという問題を有する。そこで本発
明はこのような問題点を解決するもので、その目的とす
るところは素子分離領域の耐圧を低下させることなく微
細化を提供するところにある。
い、素子分離領域の微細化も要求されている。素子分離
領域の微細化を図る上での一つの課題として、選択酸化
を行なう際に形成されるバーズビーク長の縮小が上げら
れる。そしてこのバーズビーク長を短くする方法とし
て、シリコン酸化膜２０２の薄膜化がある。しかし、シ
リコン窒化膜２０３のパターン形成時に、シリコン酸化
２０２をエッチストップ膜として利用しているため、シ
リコン窒化膜とシリコン酸化膜の膜厚の比率を変化させ
ることは難しく、シリコン酸化膜を薄くしようとする場
合にはそれに応じてシリコン窒化膜も薄くする必要が生
じる。一方シリコン窒化膜２０３はチャネルストップの
ためのイオン打ち込みのマスクとしても用いられている
ため、シリコン窒化膜２０３を薄くした場合にはこのイ
オン打ち込みの加速エネルギーを低く抑える必要が生じ
る。不純物をドープした領域２０５が浅くなった場合に
は、導入した不純物が素子分離領域の選択酸化時にＬＯ
ＣＯＳ酸化膜２０６中に取り込まれ易くなり、表面付近
での不純物濃度が低下するため、素子分離領域の耐圧が
低下してしまう。この様にシリコン酸化膜２０２の薄膜
化により素子分離の微細化を図る場合に素子分離領域の
耐圧が低下してしまうという問題を有する。そこで本発
明はこのような問題点を解決するもので、その目的とす
るところは素子分離領域の耐圧を低下させることなく微
細化を提供するところにある。
【０００７】
【課題を解決するための手段】以上述べた様な課題を解
決するために、本発明の半導体装置の製造方法は、素子
分離領域を形成する工程に於て、少なくとも、シリコン
基板上にシリコン酸化膜を形成する工程と、シリコン窒
化膜を形成する工程と、前記シリコン窒化膜のパターン
を形成する工程と、前記シリコン窒化膜上に選択的にシ
リコン窒化膜を形成する工程と、前記シリコン窒化膜及
び選択的に形成したシリコン窒化膜をマクスとしてイオ
ン打ち込みを行なう工程と、前記シリコン窒化膜及び選
択的に形成したシリコン窒化膜をマスクとして選択的に
シリコン基板を酸化する工程を有することを特徴とす
る。或は、半導体装置の素子分離領域を形成する工程に
於て、少なくとも、シリコン基板上にシリコン酸化膜を
形成する工程と、シリコン窒化膜を形成する工程と、前
記シリコン窒化膜のパターンを形成する工程と、前記シ
リコン窒化膜上に選択的に多結晶シリコン膜を形成する
工程と、前記シリコン窒化膜及び選択的に形成した多結
晶シリコン膜をマクスとしてイオン打ち込みを行なう工
程と、前記シリコン窒化膜及び選択的に形成した多結晶
シリコン膜をマスクとして選択的にシリコン基板を酸化
する工程を有することを特徴とする。
決するために、本発明の半導体装置の製造方法は、素子
分離領域を形成する工程に於て、少なくとも、シリコン
基板上にシリコン酸化膜を形成する工程と、シリコン窒
化膜を形成する工程と、前記シリコン窒化膜のパターン
を形成する工程と、前記シリコン窒化膜上に選択的にシ
リコン窒化膜を形成する工程と、前記シリコン窒化膜及
び選択的に形成したシリコン窒化膜をマクスとしてイオ
ン打ち込みを行なう工程と、前記シリコン窒化膜及び選
択的に形成したシリコン窒化膜をマスクとして選択的に
シリコン基板を酸化する工程を有することを特徴とす
る。或は、半導体装置の素子分離領域を形成する工程に
於て、少なくとも、シリコン基板上にシリコン酸化膜を
形成する工程と、シリコン窒化膜を形成する工程と、前
記シリコン窒化膜のパターンを形成する工程と、前記シ
リコン窒化膜上に選択的に多結晶シリコン膜を形成する
工程と、前記シリコン窒化膜及び選択的に形成した多結
晶シリコン膜をマクスとしてイオン打ち込みを行なう工
程と、前記シリコン窒化膜及び選択的に形成した多結晶
シリコン膜をマスクとして選択的にシリコン基板を酸化
する工程を有することを特徴とする。
【０００８】
【実施例】図１は、本発明の実施例における半導体装置
の製造方法の一例を示す工程断面図である。
の製造方法の一例を示す工程断面図である。
【０００９】図１（ａ）はシリコン基板１０１上にシリ
コン酸化膜１０２及びシリコン窒化膜１０３を形成した
状態を示すものである。
コン酸化膜１０２及びシリコン窒化膜１０３を形成した
状態を示すものである。
【００１０】シリコン基板１０１はウェルの形成工程を
経た後、弗酸より表面を洗浄し、８５０℃のウエット雰
囲気中で酸化を行い、表面にシリコン酸化膜１０２を形
成した。酸化膜１０２の膜厚は約１００Åである。次に
シラン（ＳｉＨ４）及びアンモニア（ＮＨ３）を原料ガ
スとした減圧ＣＶＤ法によりシリコン窒化膜１０３を、
約３００Å形成する。更にフォトリソグラフィによりレ
ジストパターンを形成した後、ＳＦ６を用いたドライエ
ッチングによりシリコン窒化膜のエッチングを行い、シ
リコン窒化膜１０３上に開口部を形成する。
経た後、弗酸より表面を洗浄し、８５０℃のウエット雰
囲気中で酸化を行い、表面にシリコン酸化膜１０２を形
成した。酸化膜１０２の膜厚は約１００Åである。次に
シラン（ＳｉＨ４）及びアンモニア（ＮＨ３）を原料ガ
スとした減圧ＣＶＤ法によりシリコン窒化膜１０３を、
約３００Å形成する。更にフォトリソグラフィによりレ
ジストパターンを形成した後、ＳＦ６を用いたドライエ
ッチングによりシリコン窒化膜のエッチングを行い、シ
リコン窒化膜１０３上に開口部を形成する。
【００１１】図１（ｂ）はシリコン基板中に、素子分離
領域の耐圧を向上するための不純物イオンを導入する工
程を示したものである。
領域の耐圧を向上するための不純物イオンを導入する工
程を示したものである。
【００１２】シリコン窒化膜１０３のパターン形成後、
シリコン窒化膜１０３上にのみ選択的にシリコン窒化膜
を形成する。この選択成膜は反応ガスとしてはモノシラ
ン（ＳｉＨ４）、ジクロルシラン（ＳｉＨ２Ｃｌ２）、
アンモニア（ＮＨ３）を利用した減圧ＣＶＤ法により、
基板温度８００℃、内圧０．０５Ｔｏｒｒ．で２５００
Å行っている。この様に反応ガスに弗素或は塩素を含む
ものを添加し、低圧で成膜を行うことにより、窒化シリ
コン膜上のみに選択的に窒化シリコン膜を形成すること
ができる。
シリコン窒化膜１０３上にのみ選択的にシリコン窒化膜
を形成する。この選択成膜は反応ガスとしてはモノシラ
ン（ＳｉＨ４）、ジクロルシラン（ＳｉＨ２Ｃｌ２）、
アンモニア（ＮＨ３）を利用した減圧ＣＶＤ法により、
基板温度８００℃、内圧０．０５Ｔｏｒｒ．で２５００
Å行っている。この様に反応ガスに弗素或は塩素を含む
ものを添加し、低圧で成膜を行うことにより、窒化シリ
コン膜上のみに選択的に窒化シリコン膜を形成すること
ができる。
【００１３】またこのシリコン窒化膜の選択的な成膜の
工程はプラズマＣＶＤ法により行なうことも可能であっ
た。その場合には、反応ガスとして、モノシラン及びア
ンモニア（ＮＨ３）を利用し、水素で３％に希釈した条
件で、基板温度３５０℃、内圧０．８Ｔｏｒｒ．の条件
で成膜を行なっている。この様に原料ガスの濃度を０．
５〜７％の範囲で水素で希釈して成膜を行なうことで、
シリコン窒化膜上のみに選択的に成膜を行う事が可能で
あった。基板温度は２００〜４００℃の範囲でこの様な
成膜を行うことが可能であるが、良好な膜質を得るため
には３５０℃以上とするのが望ましく、反応ガスとし
て、ジクロルシランをシラン流量に対して１：１０〜
１：２０程度添加することで、選択的に非晶質窒化シリ
コン膜を成膜することができた。シリコン窒化膜１０４
形成後、シリコン窒化膜１０２及び１０４をマスクとし
ボロン（Ｂ）イオンの打ち込みを、加速エネルギー１０
０ｋｅＶ、ドーズ量５×１０13／ｃｍ２で行い、不純物
をドープした領域１０５を形成している。
工程はプラズマＣＶＤ法により行なうことも可能であっ
た。その場合には、反応ガスとして、モノシラン及びア
ンモニア（ＮＨ３）を利用し、水素で３％に希釈した条
件で、基板温度３５０℃、内圧０．８Ｔｏｒｒ．の条件
で成膜を行なっている。この様に原料ガスの濃度を０．
５〜７％の範囲で水素で希釈して成膜を行なうことで、
シリコン窒化膜上のみに選択的に成膜を行う事が可能で
あった。基板温度は２００〜４００℃の範囲でこの様な
成膜を行うことが可能であるが、良好な膜質を得るため
には３５０℃以上とするのが望ましく、反応ガスとし
て、ジクロルシランをシラン流量に対して１：１０〜
１：２０程度添加することで、選択的に非晶質窒化シリ
コン膜を成膜することができた。シリコン窒化膜１０４
形成後、シリコン窒化膜１０２及び１０４をマスクとし
ボロン（Ｂ）イオンの打ち込みを、加速エネルギー１０
０ｋｅＶ、ドーズ量５×１０13／ｃｍ２で行い、不純物
をドープした領域１０５を形成している。
【００１４】図１（ｃ）は選択酸化により素子分離領域
にシリコン酸化膜を形成する工程を示したものである。
にシリコン酸化膜を形成する工程を示したものである。
【００１５】シリコン窒化膜１０２及び１０４をマスク
として、素子分離領域を選択的に酸化し、ＬＯＣＯＳ酸
化膜１０５を形成した。酸化は、基板温度を１０５０℃
とし、ウエット雰囲気中で約６０分行い、形成したＬＯ
ＣＯＳ酸化膜１０５の膜厚は約４５００Åである。
として、素子分離領域を選択的に酸化し、ＬＯＣＯＳ酸
化膜１０５を形成した。酸化は、基板温度を１０５０℃
とし、ウエット雰囲気中で約６０分行い、形成したＬＯ
ＣＯＳ酸化膜１０５の膜厚は約４５００Åである。
【００１６】図１（ｄ）は素子分離領域の形成を終了し
た状態を示したものである。
た状態を示したものである。
【００１７】ＬＯＣＯＳ酸化膜１０６形成後、熱燐酸に
より窒化シリコン膜１０２及び１０４を除去することに
より、シリコン基板１０１上に素子領域１０７及び素子
分離領域１０８を形成する工程を終了する。
より窒化シリコン膜１０２及び１０４を除去することに
より、シリコン基板１０１上に素子領域１０７及び素子
分離領域１０８を形成する工程を終了する。
【００１８】上述した工程では、シリコン窒化膜１０３
の膜厚を抑えることにより、シリコン酸化膜１０２の膜
厚の薄膜化が可能になり、バーズビーク長を小さくする
ことができ、素子分離領域を縮小することができた。ま
たシリコン窒化膜上１０３上に選択的にシリコン窒化膜
１０４を形成することにより、より高い加速エネルギー
で不純物イオンの打ち込みを行なうことができ、不純物
をドープした領域１０５をより基板内の深い部分形成す
ることが可能となり、ＬＯＣＯＳ酸化膜１０６形成時に
導入した不純物がＬＯＣＯＳ酸化膜中に取り込まれる効
果が減少した結果、素子分離領域の耐圧が向上した。ま
た、選択的な成膜により形成したシリコン窒化膜１０４
が開口部側にも成長する結果として、初期に形成された
シリコン窒化膜１０３のパターンがリサイズされ、素子
分離領域のパターンからの変換差が減少するとともに不
純物をドープした領域１０５のチャネル領域側への迫り
出しが減少するため、素子分離領域の縮小が容易にな
る。一方、この様な選択的な成膜により形成したシリコ
ン窒化膜を素子分離領域の選択酸化のマスクとして用い
た場合には、通常より厚い膜厚のシリコン窒化膜を用い
た場合でも選択酸化時の結晶欠陥の発生は見られなかっ
た。特にプラズマＣＶＤ法により選択的にシリコン窒化
膜を形成した場合には、厚い膜厚のシリコン窒化膜を用
いることが可能であった。
の膜厚を抑えることにより、シリコン酸化膜１０２の膜
厚の薄膜化が可能になり、バーズビーク長を小さくする
ことができ、素子分離領域を縮小することができた。ま
たシリコン窒化膜上１０３上に選択的にシリコン窒化膜
１０４を形成することにより、より高い加速エネルギー
で不純物イオンの打ち込みを行なうことができ、不純物
をドープした領域１０５をより基板内の深い部分形成す
ることが可能となり、ＬＯＣＯＳ酸化膜１０６形成時に
導入した不純物がＬＯＣＯＳ酸化膜中に取り込まれる効
果が減少した結果、素子分離領域の耐圧が向上した。ま
た、選択的な成膜により形成したシリコン窒化膜１０４
が開口部側にも成長する結果として、初期に形成された
シリコン窒化膜１０３のパターンがリサイズされ、素子
分離領域のパターンからの変換差が減少するとともに不
純物をドープした領域１０５のチャネル領域側への迫り
出しが減少するため、素子分離領域の縮小が容易にな
る。一方、この様な選択的な成膜により形成したシリコ
ン窒化膜を素子分離領域の選択酸化のマスクとして用い
た場合には、通常より厚い膜厚のシリコン窒化膜を用い
た場合でも選択酸化時の結晶欠陥の発生は見られなかっ
た。特にプラズマＣＶＤ法により選択的にシリコン窒化
膜を形成した場合には、厚い膜厚のシリコン窒化膜を用
いることが可能であった。
【００１９】図３は本発明の実施例における半導体装置
の製造方法の他の一例を示した工程断面図である。
の製造方法の他の一例を示した工程断面図である。
【００２０】図３（ａ）はシリコン基板３０１上にシリ
コン酸化膜３０２及びシリコン窒化膜３０３を形成した
状態を示すものである。
コン酸化膜３０２及びシリコン窒化膜３０３を形成した
状態を示すものである。
【００２１】シリコン酸化膜３０２及びシリコン窒化膜
３０３は、図１（ａ）に示した場合と同様にそれぞれウ
エット酸化及び減圧ＣＶＤ法により形成し、膜厚はそれ
ぞれ１００Åと３００Åである。
３０３は、図１（ａ）に示した場合と同様にそれぞれウ
エット酸化及び減圧ＣＶＤ法により形成し、膜厚はそれ
ぞれ１００Åと３００Åである。
【００２２】図３（ｂ）はシリコン基板中に、素子分離
領域の耐圧を向上するための不純物イオンを導入する工
程を示したものである。
領域の耐圧を向上するための不純物イオンを導入する工
程を示したものである。
【００２３】シリコン窒化膜３０３を形成後、シリコン
窒化膜３０３上にのみ選択的に多結晶シリコン膜３０４
を形成する。この選択成膜はモノシラン及びジクロルシ
ランを原料ガスとして用いて、プラズマＣＶＤ法により
行なっている。基板温度を３５０℃とし、モノシランと
ジクロルシランの混合比を１：５０としてこれらの原料
ガスを０．５％の濃度に水素希釈した条件で成膜を行な
っており、膜厚は１５００Åである。モノシランとジク
ロルシランの混合比を１：２０〜１：２００程度とし、
０．０１〜２％の範囲で水素希釈して成膜を行うこと
で、窒化シリコン膜上にのみ選択的に非晶質、微結晶或
は多結晶のシリコン膜を成膜することができる。基板温
度としては、１８０℃程度の温度から成膜を行うことが
可能であるが、安定した膜質を得るためには２５０℃〜
４００℃程度の温度とすることが望ましい。
窒化膜３０３上にのみ選択的に多結晶シリコン膜３０４
を形成する。この選択成膜はモノシラン及びジクロルシ
ランを原料ガスとして用いて、プラズマＣＶＤ法により
行なっている。基板温度を３５０℃とし、モノシランと
ジクロルシランの混合比を１：５０としてこれらの原料
ガスを０．５％の濃度に水素希釈した条件で成膜を行な
っており、膜厚は１５００Åである。モノシランとジク
ロルシランの混合比を１：２０〜１：２００程度とし、
０．０１〜２％の範囲で水素希釈して成膜を行うこと
で、窒化シリコン膜上にのみ選択的に非晶質、微結晶或
は多結晶のシリコン膜を成膜することができる。基板温
度としては、１８０℃程度の温度から成膜を行うことが
可能であるが、安定した膜質を得るためには２５０℃〜
４００℃程度の温度とすることが望ましい。
【００２４】またこの多結晶シリコン膜の選択的な成膜
の工程は減圧ＣＶＤ法により行なうことも可能であっ
た。その場合には反応ガスとして、モノシラン及びジク
ロルシランを利用し、基板温度６００℃、内圧０．８Ｔ
Ｏｒｒ．の条件で成膜を行なっている。この様に反応ガ
スとして、塩素或は弗素を含むものを加えることでシリ
コン窒化膜上にのみ選択的に多結晶シリコン膜を成膜す
ることができる。
の工程は減圧ＣＶＤ法により行なうことも可能であっ
た。その場合には反応ガスとして、モノシラン及びジク
ロルシランを利用し、基板温度６００℃、内圧０．８Ｔ
Ｏｒｒ．の条件で成膜を行なっている。この様に反応ガ
スとして、塩素或は弗素を含むものを加えることでシリ
コン窒化膜上にのみ選択的に多結晶シリコン膜を成膜す
ることができる。
【００２５】多結晶シリコン膜３０４形成後、シリコン
窒化膜３０２及び３０４をマスクとしてボロンイオンの
打ち込みを、加速エネルギー８０ｋｅＶ、ドーズ量５×
１０13／ｃｍ２で行い、不純物をドープした領域３０５
を形成している。
窒化膜３０２及び３０４をマスクとしてボロンイオンの
打ち込みを、加速エネルギー８０ｋｅＶ、ドーズ量５×
１０13／ｃｍ２で行い、不純物をドープした領域３０５
を形成している。
【００２６】図３（ｃ）は選択酸化により素子分離領域
にシリコン酸化膜を形成する工程を示したものである。
にシリコン酸化膜を形成する工程を示したものである。
【００２７】シリコン窒化膜３０２をマスクとして、素
子分離領域を選択的に酸化し、Ｌ０ＣＯＳ酸化膜３０６
を形成する。酸化は、基板温度を１０５０℃とし、ウエ
ット雰囲気中で約９０分行い、形成したＬＯＣＯＳ酸化
膜３０５の膜厚は約６０００Åである。
子分離領域を選択的に酸化し、Ｌ０ＣＯＳ酸化膜３０６
を形成する。酸化は、基板温度を１０５０℃とし、ウエ
ット雰囲気中で約９０分行い、形成したＬＯＣＯＳ酸化
膜３０５の膜厚は約６０００Åである。
【００２８】図３（ｄ）は素子分離領域の形成を終了し
た状態を示したものである。
た状態を示したものである。
【００２９】熱酸化により多結晶シリコン膜３０４が酸
化されるため、まずフレオン（ＣＦ４）を用いたドライ
エッチ工程によりシリコン窒化膜３０４上のシリコン酸
化膜を除去する。この時形成しＬＯＣＯＳ酸化膜３０５
も同時にエッチングされ、膜厚が減少するが、同時に素
子分離領域と素子領域の間の段差も減少する。次に熱燐
酸により窒化シリコン膜３０２及を除去することによ
り、シリコン基板３０１上に素子領域３０７及び素子分
離領域３０８を形成する工程を終了する。
化されるため、まずフレオン（ＣＦ４）を用いたドライ
エッチ工程によりシリコン窒化膜３０４上のシリコン酸
化膜を除去する。この時形成しＬＯＣＯＳ酸化膜３０５
も同時にエッチングされ、膜厚が減少するが、同時に素
子分離領域と素子領域の間の段差も減少する。次に熱燐
酸により窒化シリコン膜３０２及を除去することによ
り、シリコン基板３０１上に素子領域３０７及び素子分
離領域３０８を形成する工程を終了する。
【００３０】上述した工程では、シリコン窒化膜３０３
の膜厚を抑えることにより、シリコン酸化膜３０２の薄
膜化が可能となり、バーズビーク長を小さくすることが
でき、素子分離領域を縮小することができた。またシリ
コン窒化膜３０３上に多結晶シリコン膜を形成すること
により、バーズビークの形状を改良することができると
ともに、図１で示した実施例と同様により高いエネルギ
ーで不純物イオンの打ち込みを行なうことができ、素子
分離領域の耐圧を向上することができた。
の膜厚を抑えることにより、シリコン酸化膜３０２の薄
膜化が可能となり、バーズビーク長を小さくすることが
でき、素子分離領域を縮小することができた。またシリ
コン窒化膜３０３上に多結晶シリコン膜を形成すること
により、バーズビークの形状を改良することができると
ともに、図１で示した実施例と同様により高いエネルギ
ーで不純物イオンの打ち込みを行なうことができ、素子
分離領域の耐圧を向上することができた。
【００３１】
【発明の効果】以上述べた様に、本発明によれば、選択
酸化を行なう際のマスクとなるシリコン窒化膜の下の酸
化膜の膜厚を薄くするという方法を用いて素子分離領域
の耐圧を下げること無く、バーズビークを縮小すること
が可能となった。これにより素子分離領域の微細化に適
応することが可能となった。
酸化を行なう際のマスクとなるシリコン窒化膜の下の酸
化膜の膜厚を薄くするという方法を用いて素子分離領域
の耐圧を下げること無く、バーズビークを縮小すること
が可能となった。これにより素子分離領域の微細化に適
応することが可能となった。
【図１】 本発明の実施例における半導体装置の製造工
程の一例示す工程断面図である。
程の一例示す工程断面図である。
【図２】 従来の半導体装置の素子分離領域形成工程を
示す工程断面図である。
示す工程断面図である。
【図３】 本発明の実施例における半導体装置の製造工
程の他の一例を示す工程断面図である。
程の他の一例を示す工程断面図である。
１０１、２０１、３０１ ・・・シリコン基板 １０２、２０２、３０２ ・・・シリコン酸化膜 １０３、１０４、２０３、３０３ ・・・シリコン窒化
膜 ３０５ ・・・多結晶シリコン膜 １０５、２０５、３０５ ・・・不純物をドープした領
域 １０６、２０６、３０６ ・・・ＬＯＣＯＳ酸化膜 １０７、２０７、３０７ ・・・素子領域 １０８、２０８、３０８ ・・・素子分離領域
膜 ３０５ ・・・多結晶シリコン膜 １０５、２０５、３０５ ・・・不純物をドープした領
域 １０６、２０６、３０６ ・・・ＬＯＣＯＳ酸化膜 １０７、２０７、３０７ ・・・素子領域 １０８、２０８、３０８ ・・・素子分離領域
Claims (2)
- 【請求項１】 半導体装置の素子分離領域を形成する工
程に於て、少なくとも、シリコン基板上にシリコン酸化
膜を形成する工程と、シリコン窒化膜を形成する工程
と、前記シリコン窒化膜のパターンを形成する工程と、
前記シリコン窒化膜上に選択的にシリコン窒化膜を形成
する工程と、前記シリコン窒化膜及び選択的に形成した
シリコン窒化膜をマクスとしてイオン打ち込みを行なう
工程と、前記シリコン窒化膜及び選択的に形成したシリ
コン窒化膜をマスクとして選択的にシリコン基板を酸化
する工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体装置の素子分離領域を形成する工
程に於て、少なくとも、シリコン基板上にシリコン酸化
膜を形成する工程と、シリコン窒化膜を形成する工程
と、前記シリコン窒化膜のパターンを形成する工程と、
前記シリコン窒化膜上に選択的に多結晶シリコン膜を形
成する工程と、前記シリコン窒化膜及び選択的に形成し
た多結晶シリコン膜をマクスとしてイオン打ち込みを行
なう工程と、前記シリコン窒化膜及び選択的に形成した
多結晶シリコン膜をマスクとして選択的にシリコン基板
を酸化する工程を有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196493A JPH06224186A (ja) | 1993-01-27 | 1993-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196493A JPH06224186A (ja) | 1993-01-27 | 1993-01-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224186A true JPH06224186A (ja) | 1994-08-12 |
Family
ID=11792307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196493A Pending JPH06224186A (ja) | 1993-01-27 | 1993-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224186A (ja) |
-
1993
- 1993-01-27 JP JP1196493A patent/JPH06224186A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0176155B1 (ko) | 반도체 장치의 소자분리 방법 | |
| US6087241A (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH0312785B2 (ja) | ||
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH06224186A (ja) | 半導体装置の製造方法 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20040107387A (ko) | 질화막의 막질 개선 방법 및 반도체 장치의 제조 방법 | |
| JPH1050693A (ja) | 半導体装置の製造方法 | |
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| JPH09330920A (ja) | 半導体装置の製造方法 | |
| JPH08195489A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3270187B2 (ja) | 半導体集積回路装置における素子分離膜の形成方法 | |
| JPS62248236A (ja) | 半導体装置の製造方法 | |
| JP2000315791A (ja) | 半導体装置およびその製造方法 | |
| JPH0917999A (ja) | 半導体装置の製造方法 | |
| JPH09266170A (ja) | 半導体装置の製造方法 | |
| JPS5928356A (ja) | 半導体装置の製造方法 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| JPH07263534A (ja) | 半導体装置の製造方法 |