JPH05121399A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH05121399A JPH05121399A JP3234447A JP23444791A JPH05121399A JP H05121399 A JPH05121399 A JP H05121399A JP 3234447 A JP3234447 A JP 3234447A JP 23444791 A JP23444791 A JP 23444791A JP H05121399 A JPH05121399 A JP H05121399A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- oxide film
- mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体基板の表面に形成される素子分離酸化
膜のバーズビークを抑制する。 【構成】 窒化シリコン膜３をイオン注入のマスクにし
て半導体基板１に酸素４を注入し、次いで窒化シリコン
膜３を酸化のマスクにして半導体基板１を熱処理するこ
とによって素子分離酸化膜を形成する。
膜のバーズビークを抑制する。 【構成】 窒化シリコン膜３をイオン注入のマスクにし
て半導体基板１に酸素４を注入し、次いで窒化シリコン
膜３を酸化のマスクにして半導体基板１を熱処理するこ
とによって素子分離酸化膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、選択酸化法を用いた素子分離酸
化膜（フィールド絶縁膜）の形成に適用して有効な技術
に関する。
製造技術に関し、特に、選択酸化法を用いた素子分離酸
化膜（フィールド絶縁膜）の形成に適用して有効な技術
に関する。
【０００２】
【従来の技術】シリコン単結晶からなる半導体基板上に
バイポーラトランジスタやＭＩＳＦＥＴなどの半導体素
子を形成する工程（ウエハプロセス）では、あらかじめ
素子形成領域（アクティブ領域）の周囲に選択酸化法を
用いて素子分離用の酸化膜を形成している。
バイポーラトランジスタやＭＩＳＦＥＴなどの半導体素
子を形成する工程（ウエハプロセス）では、あらかじめ
素子形成領域（アクティブ領域）の周囲に選択酸化法を
用いて素子分離用の酸化膜を形成している。
【０００３】上記選択酸化法は、窒化シリコン（Ｓｉ3
Ｎ4)膜をマスクにしてシリコン基板の表面に厚い酸化膜
を形成する方法で、ＬＯＣＯＳ(local oxidation of si
licon)法などとも称されており、工程が比較的簡単であ
ることから、現在の素子分離技術の主流となっている。
Ｎ4)膜をマスクにしてシリコン基板の表面に厚い酸化膜
を形成する方法で、ＬＯＣＯＳ(local oxidation of si
licon)法などとも称されており、工程が比較的簡単であ
ることから、現在の素子分離技術の主流となっている。
【０００４】
【発明が解決しようとする課題】しかしながら、選択酸
化法の問題点として、いわゆるバーズビーク(bird's be
ak) と称される酸化膜の横方向への伸びのため、素子が
微細になってくるとアクティブ領域が充分に確保できな
くなることが指摘されている。
化法の問題点として、いわゆるバーズビーク(bird's be
ak) と称される酸化膜の横方向への伸びのため、素子が
微細になってくるとアクティブ領域が充分に確保できな
くなることが指摘されている。
【０００５】その対策として、例えば酸化のマスクに用
いる窒化シリコン膜の膜厚を厚くすることでバーズビー
クの伸びを抑制する方法などが提案されているが、窒化
シリコン膜は膜形成時の応力が大きいため、その膜厚を
厚くするとシリコン基板に与えるストレスが大きくな
り、転位などの欠陥の増大を引き起こす問題がある。
いる窒化シリコン膜の膜厚を厚くすることでバーズビー
クの伸びを抑制する方法などが提案されているが、窒化
シリコン膜は膜形成時の応力が大きいため、その膜厚を
厚くするとシリコン基板に与えるストレスが大きくな
り、転位などの欠陥の増大を引き起こす問題がある。
【０００６】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、シリコン基板に大きなス
トレスを与えることなく、バーズビークの伸びを抑制す
ることのできる技術を提供することにある。
れたものであり、その目的は、シリコン基板に大きなス
トレスを与えることなく、バーズビークの伸びを抑制す
ることのできる技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００９】(1) 本発明による素子分離酸化膜の形成方
法は、シリコン基板の表面に薄い酸化膜を形成した後、
前記酸化膜の上部の所定領域に窒化シリコン膜を形成
し、続いて、前記窒化シリコン膜をイオン注入のマスク
にして前記シリコン基板に酸素を注入した後、前記シリ
コン基板を熱処理するものである。
法は、シリコン基板の表面に薄い酸化膜を形成した後、
前記酸化膜の上部の所定領域に窒化シリコン膜を形成
し、続いて、前記窒化シリコン膜をイオン注入のマスク
にして前記シリコン基板に酸素を注入した後、前記シリ
コン基板を熱処理するものである。
【００１０】(2) 本発明による素子分離酸化膜の形成方
法は、シリコン基板の表面に薄い酸化膜を形成した後、
前記酸化膜の上部の所定領域にフォトレジスト膜を形成
し、続いて、前記フォトレジスト膜をイオン注入のマス
クにして前記シリコン基板に酸素を注入した後、前記フ
ォトレジスト膜を除去し、不活性ガス雰囲気中で前記シ
リコン基板を熱処理するものである。
法は、シリコン基板の表面に薄い酸化膜を形成した後、
前記酸化膜の上部の所定領域にフォトレジスト膜を形成
し、続いて、前記フォトレジスト膜をイオン注入のマス
クにして前記シリコン基板に酸素を注入した後、前記フ
ォトレジスト膜を除去し、不活性ガス雰囲気中で前記シ
リコン基板を熱処理するものである。
【００１１】
【作用】上記した手段によれば、シリコン基板に酸素を
イオン注入することにより、シリコンと酸素との結合に
よってアモルファス状態の酸化シリコンが生成する。次
に、シリコン基板を熱処理することにより、このアモル
ファス状態の酸化シリコンが結晶化され、シリコン基板
の表面に厚い素子分離酸化膜が成長する。
イオン注入することにより、シリコンと酸素との結合に
よってアモルファス状態の酸化シリコンが生成する。次
に、シリコン基板を熱処理することにより、このアモル
ファス状態の酸化シリコンが結晶化され、シリコン基板
の表面に厚い素子分離酸化膜が成長する。
【００１２】この素子分離酸化膜は、深さ方向の成長に
比べて横方向の成長が小さいため、バーズビークが殆ど
生じない。また、シリコン基板に酸素をイオン注入する
際の注入量や注入エネルギーを変えることにより、素子
分離酸化膜の膜厚を制御することができる。
比べて横方向の成長が小さいため、バーズビークが殆ど
生じない。また、シリコン基板に酸素をイオン注入する
際の注入量や注入エネルギーを変えることにより、素子
分離酸化膜の膜厚を制御することができる。
【００１３】シリコン基板の熱処理は、不活性ガス雰囲
気中で行ってもよいが、酸化性雰囲気中で行うとアモル
ファス状態の酸化シリコンが増速酸化するため、不活性
ガス雰囲気中で熱処理を行う場合に比べてバーズビーク
の伸びをより小さくすることができる。
気中で行ってもよいが、酸化性雰囲気中で行うとアモル
ファス状態の酸化シリコンが増速酸化するため、不活性
ガス雰囲気中で熱処理を行う場合に比べてバーズビーク
の伸びをより小さくすることができる。
【００１４】また、フォトレジスト膜をイオン注入のマ
スクにしてシリコン基板に酸素を注入した後、フォトレ
ジスト膜を除去して不活性ガス雰囲気中でシリコン基板
を熱処理する方法は、応力の大きい窒化シリコン膜をマ
スクにする場合に比べて、転位などの結晶欠陥の発生が
少ない。
スクにしてシリコン基板に酸素を注入した後、フォトレ
ジスト膜を除去して不活性ガス雰囲気中でシリコン基板
を熱処理する方法は、応力の大きい窒化シリコン膜をマ
スクにする場合に比べて、転位などの結晶欠陥の発生が
少ない。
【００１５】
【実施例１】以下、本発明の一実施例である素子分離酸
化膜の形成方法を図１〜図４を用いて説明する。
化膜の形成方法を図１〜図４を用いて説明する。
【００１６】まず、図１に示すように、１０〔Ω／cm〕
程度の抵抗値を有するｐ- 形のシリコン単結晶からなる
半導体基板１を９００〜１０００℃程度で熱処理してそ
の表面に膜厚２００Å程度の薄い酸化膜２を形成する。
程度の抵抗値を有するｐ- 形のシリコン単結晶からなる
半導体基板１を９００〜１０００℃程度で熱処理してそ
の表面に膜厚２００Å程度の薄い酸化膜２を形成する。
【００１７】次に、図２に示すように、ＣＶＤ法を用い
て上記酸化膜２の上部に膜厚５００Å程度の窒化シリコ
ン膜３を堆積した後、フォトレジスト（図示せず）をマ
スクにしてこの窒化シリコン膜３をエッチングし、後に
素子分離酸化膜が形成される領域の窒化シリコン膜３を
除去する。
て上記酸化膜２の上部に膜厚５００Å程度の窒化シリコ
ン膜３を堆積した後、フォトレジスト（図示せず）をマ
スクにしてこの窒化シリコン膜３をエッチングし、後に
素子分離酸化膜が形成される領域の窒化シリコン膜３を
除去する。
【００１８】次に、図３に示すように、窒化シリコン膜
３をイオン注入のマスクにして半導体基板１に酸素４を
注入する。このとき、半導体基板１中には、シリコンと
酸素４との結合によってアモルファス状態の酸化シリコ
ンが生成するものと考えられる。
３をイオン注入のマスクにして半導体基板１に酸素４を
注入する。このとき、半導体基板１中には、シリコンと
酸素４との結合によってアモルファス状態の酸化シリコ
ンが生成するものと考えられる。
【００１９】次に、図４に示すように、窒化シリコン膜
３を酸化のマスクにして酸化性雰囲気中で半導体基板１
を１０５０〜１１００℃程度で熱処理する。
３を酸化のマスクにして酸化性雰囲気中で半導体基板１
を１０５０〜１１００℃程度で熱処理する。
【００２０】この熱処理により、半導体基板１中のアモ
ルファス状態の酸化シリコンが結晶化され、半導体基板
１の表面に膜厚１３００Å程度の厚い素子分離酸化膜５
が成長する。
ルファス状態の酸化シリコンが結晶化され、半導体基板
１の表面に膜厚１３００Å程度の厚い素子分離酸化膜５
が成長する。
【００２１】このようにして得られた素子分離酸化膜５
は、深さ方向の成長に比べて横方向の成長が小さいた
め、バーズビークが殆ど生じない。
は、深さ方向の成長に比べて横方向の成長が小さいた
め、バーズビークが殆ど生じない。
【００２２】また、本実施例の方法によれば、半導体基
板１に酸素４をイオン注入する際の注入量や注入エネル
ギーを変えることにより、素子分離酸化膜５の膜厚や形
状を制御することもできる。
板１に酸素４をイオン注入する際の注入量や注入エネル
ギーを変えることにより、素子分離酸化膜５の膜厚や形
状を制御することもできる。
【００２３】半導体基板１の熱処理は、不活性ガス雰囲
気中で行ってもよいが、酸化性雰囲気中で行う場合は、
アモルファス状態の酸化シリコンが増速酸化するため、
不活性ガス雰囲気中で熱処理を行う場合に比べてバーズ
ビークの伸びをより小さくすることができる。
気中で行ってもよいが、酸化性雰囲気中で行う場合は、
アモルファス状態の酸化シリコンが増速酸化するため、
不活性ガス雰囲気中で熱処理を行う場合に比べてバーズ
ビークの伸びをより小さくすることができる。
【００２４】
【実施例２】次に、本発明の他の実施例である素子分離
酸化膜の形成方法を図５〜図８を用いて説明する。
酸化膜の形成方法を図５〜図８を用いて説明する。
【００２５】まず、図５に示すように、１０〔Ω／cm〕
程度の抵抗値を有するｐ- 形のシリコン単結晶からなる
半導体基板１を９００〜１０００℃程度で熱処理してそ
の表面に膜厚２００Å程度の薄い酸化膜２を形成する。
程度の抵抗値を有するｐ- 形のシリコン単結晶からなる
半導体基板１を９００〜１０００℃程度で熱処理してそ
の表面に膜厚２００Å程度の薄い酸化膜２を形成する。
【００２６】次に、図６に示すように、上記酸化膜２の
上部に素子分離酸化膜形成領域を開孔したフォトレジス
ト膜６を形成する。
上部に素子分離酸化膜形成領域を開孔したフォトレジス
ト膜６を形成する。
【００２７】次に、図７に示すように、上記フォトレジ
スト膜６をイオン注入のマスクにして半導体基板１に酸
素４を注入し、その後、上記フォトレジスト膜６をアッ
シングにより除去する。
スト膜６をイオン注入のマスクにして半導体基板１に酸
素４を注入し、その後、上記フォトレジスト膜６をアッ
シングにより除去する。
【００２８】次に、図８に示すように、窒素などの不活
性ガス雰囲気中、１０５０〜１１００℃程度で半導体基
板１を熱処理する。
性ガス雰囲気中、１０５０〜１１００℃程度で半導体基
板１を熱処理する。
【００２９】この熱処理により、半導体基板１中のアモ
ルファス状態の酸化シリコンが結晶化され、半導体基板
１の表面に厚い素子分離酸化膜５が成長する。
ルファス状態の酸化シリコンが結晶化され、半導体基板
１の表面に厚い素子分離酸化膜５が成長する。
【００３０】本実施例の方法によれば、素子分離酸化膜
５の成長時にアクティブ領域の上部に応力の大きい窒化
シリコン膜が存在しないため、アクティブ領域の結晶欠
陥の発生を低減でき、高性能の半導体素子を形成するこ
とが可能となる。
５の成長時にアクティブ領域の上部に応力の大きい窒化
シリコン膜が存在しないため、アクティブ領域の結晶欠
陥の発生を低減でき、高性能の半導体素子を形成するこ
とが可能となる。
【００３１】以上、本発明者によってなされた発明を前
記実施例に基づき具体的に説明したが、本発明は前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
記実施例に基づき具体的に説明したが、本発明は前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
【００３２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３３】(1) 半導体基板に酸素をイオン注入した
後、この半導体基板を熱処理して素子分離酸化膜を形成
する本発明によれば、バーズビークの伸びを抑制するこ
とができるので、半導体素子の微細化を促進することが
できる。
後、この半導体基板を熱処理して素子分離酸化膜を形成
する本発明によれば、バーズビークの伸びを抑制するこ
とができるので、半導体素子の微細化を促進することが
できる。
【００３４】(2) フォトレジスト膜をイオン注入のマス
クにして半導体基板に酸素をイオン注入し、このフォト
レジスト膜を除去した後、不活性ガス雰囲気中で半導体
基板を熱処理する本発明によれば、アクティブ領域の結
晶欠陥の発生を低減できるので、半導体素子を高性能化
することができる。
クにして半導体基板に酸素をイオン注入し、このフォト
レジスト膜を除去した後、不活性ガス雰囲気中で半導体
基板を熱処理する本発明によれば、アクティブ領域の結
晶欠陥の発生を低減できるので、半導体素子を高性能化
することができる。
【図１】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図２】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
体基板の要部断面図である。
【図３】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
体基板の要部断面図である。
【図４】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
体基板の要部断面図である。
【図５】本発明の他の実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図６】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
体基板の要部断面図である。
【図７】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
体基板の要部断面図である。
【図８】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
体基板の要部断面図である。
１ 半導体基板 ２ 酸化膜 ３ 窒化シリコン膜 ４ 酸素 ５ 素子分離酸化膜 ６ フォトレジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小坂 雄二 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 伊藤 勝彦 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 清水 博文 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 神山 孝光 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 渡辺 啓一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 徳永 謙二 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 中村 敦司 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (3)
- 【請求項１】 シリコン単結晶からなる半導体基板の表
面に薄い酸化膜を形成した後、前記酸化膜の上部の所定
領域に窒化シリコン膜を形成する工程、前記窒化シリコ
ン膜をイオン注入のマスクにして前記半導体基板に酸素
を注入する工程、前記半導体基板を熱処理することによ
り、前記半導体基板の表面の所定領域に素子分離用の厚
い酸化膜を形成する工程を有することを特徴とする半導
体集積回路装置の製造方法。 - 【請求項２】 窒化シリコン膜を酸化のマスクにして酸
化性雰囲気中で熱処理を行うことを特徴とする請求項１
記載の半導体集積回路装置の製造方法。 - 【請求項３】 シリコン単結晶からなる半導体基板の表
面に薄い酸化膜を形成した後、前記酸化膜の上部の所定
領域にフォトレジスト膜を形成する工程、前記フォトレ
ジスト膜をイオン注入のマスクにして前記半導体基板に
酸素を注入する工程、前記フォトレジスト膜を除去した
後、前記半導体基板を不活性ガス雰囲気中で熱処理して
前記半導体基板の表面の所定領域に素子分離用の厚い酸
化膜を形成する工程を有することを特徴とする半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234447A JPH05121399A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234447A JPH05121399A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121399A true JPH05121399A (ja) | 1993-05-18 |
Family
ID=16971150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234447A Pending JPH05121399A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121399A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192840B2 (en) | 2002-10-30 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device fabrication method using oxygen ion implantation |
| JP2007514457A (ja) * | 2003-09-17 | 2007-06-07 | ベクトン・ディキンソン・アンド・カンパニー | シリコンおよびその他の結晶質材料にルータを用いて直線状および非直線状の溝を作成するシステムおよび方法 |
-
1991
- 1991-09-13 JP JP3234447A patent/JPH05121399A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192840B2 (en) | 2002-10-30 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device fabrication method using oxygen ion implantation |
| JP2007514457A (ja) * | 2003-09-17 | 2007-06-07 | ベクトン・ディキンソン・アンド・カンパニー | シリコンおよびその他の結晶質材料にルータを用いて直線状および非直線状の溝を作成するシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5937310A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPH05121399A (ja) | 半導体集積回路装置の製造方法 | |
| US5962914A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| JP2629615B2 (ja) | 半導体装置の製造方法 | |
| KR100251990B1 (ko) | 반도체 장치의 게이트 전극 형성방법 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0468770B2 (ja) | ||
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPH05326556A (ja) | 半導体装置の製造方法 | |
| JPH0969526A (ja) | 半導体装置の製造方法 | |
| KR960013152B1 (ko) | 반도체소자의 게이트 산화막 형성방법 | |
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| KR100390909B1 (ko) | 반도체소자의 게더링 방법 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JP3756617B2 (ja) | 半導体装置の製造方法 | |
| JPS62219562A (ja) | 埋込絶縁層型のｓｏｉ素子 | |
| KR0161858B1 (ko) | 반도체 소자의 격리방법 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| KR0151225B1 (ko) | 반도체 소자의 소자분리 방법 | |
| JPH0235455B2 (ja) | ||
| JP2743451B2 (ja) | 半導体装置の製造方法 |