JP3959203B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3959203B2 JP3959203B2 JP14088299A JP14088299A JP3959203B2 JP 3959203 B2 JP3959203 B2 JP 3959203B2 JP 14088299 A JP14088299 A JP 14088299A JP 14088299 A JP14088299 A JP 14088299A JP 3959203 B2 JP3959203 B2 JP 3959203B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrofluoric acid
- cvd method
- insulating film
- sin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁膜をエッチングマスクまたはエッチングストップ層としてフッ酸系エッチャントによりエッチングをする工程を有する半導体装置の製造方法に関する。さらに詳しくは、ＧａＡｓ基板などを用い、余り高温にすることができず、熱ＣＶＤ法による窒化シリコン膜を形成することができない場合の耐エッチング性を向上させた絶縁膜を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体の製造プロセスにおいて、窒化シリコン（以下、ＳｉＮという）膜は酸化シリコン（以下、ＳｉＯという）膜と並んで、最も一般的に用いられている絶縁膜である。この絶縁膜のうちでも、ＳｉＮ膜はＳｉＯ膜に比べて、フッ酸系のエッチャントに強いという利点を有している。しかしながら、このＳｉＮ膜の耐フッ酸性は、その堆積法に大きく依存し、膜中の含有水素量が多いと容易にフッ酸系エッチャントにエッチングされてしまうという欠点を有している。すなわち、ＳｉＨ4 とＮＨ3 ガスの熱分解による、いわゆる熱ＣＶＤ法によって得られるＳｉＮ膜は、最も耐フッ酸性が高く、含有水素量も少ないといわれている。これは、熱ＣＶＤ法では、堆積温度が８００℃以上と高く、膜形成中に原料ガスに含まれる水素基が脱離し、膜中の含有水素量が減るためと考えられている。
【０００３】
熱ＣＶＤ法によるＳｉＮ膜は、このように耐フッ酸性に強くフッ酸系エッチャントのマスクまたはエッチングストップ層として便利に用いられている。しかし、ＧａＡｓなどの化合物半導体では、熱ＣＶＤ法によりＳｉＮ膜を堆積しようとすると、基板材料自身が熱分解を起してデバイス特性が著しく劣化するという性質を有している。そのため、ＧａＡｓなどの化合物半導体には、熱ＣＶＤ法によるＳｉＮ膜を用いることができず、低温で堆積が可能なプラズマＣＶＤ法による堆積法が用いられている。
【０００４】
【発明が解決しようとする課題】
前述のように、ＧａＡｓなどの高温で熱分解を起すような化合物半導体では、熱ＣＶＤ法によるＳｉＮ絶縁膜を用いることができず、プラズマＣＶＤ法によるＳｉＮ絶縁膜が用いられている。しかし、プラズマＣＶＤ法により成膜されたＳｉＮ膜は、前述の熱ＣＶＤ法によるＳｉＮ膜に比較して、耐フッ酸性が非常に劣るという問題がある。
【０００５】
本発明は、このような状況に鑑みてなされたもので、プラズマＣＶＤ法による３００℃程度の低温で堆積したＳｉＮ膜の耐フッ酸性を向上させ、フッ酸系エッチャントに対して充分にマスクまたはエッチングストップ層として機能する絶縁膜を形成することができる半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明者らは、ＧａＡｓなどの余り高温にすることができない半導体層上などに用いる、フッ酸系エッチャントに耐性のある絶縁膜を得るため、鋭意検討を重ねた結果、同じＳｉＮ膜でも熱ＣＶＤ法により成膜したＳｉＮ膜は非常にフッ酸系エッチャントに対して強いのに対して、プラズマＣＶＤ法により成膜したＳｉＮ膜は、フッ酸系エッチャントに対して非常に腐食されやすい原因が、前述のように、水素基が脱離するか、脱離しないでそのまま膜中に残存するかの相違にあることを見出した。そして、プラズマＣＶＤ法により成膜したＳｉＮ膜でも、プラズマＣＶＤ法により成膜した後に熱処理により水素基を追い出すことにより耐フッ酸性を向上させることを試みた。しかし、通常の炉による熱処理を行っても、耐フッ酸性の向上は見られず、プラズマＣＶＤ法により成膜したＳｉＮ膜に窒素雰囲気中で急速加熱処理を短時間行うことにより、熱ＣＶＤ法により成膜したＳｉＮ膜と同程度にフッ酸系エッチャントに対する耐性が得られることを見出した。
【０００７】
本発明の半導体装置の製造方法は、化合物半導体層上に絶縁膜を設け、該絶縁膜をマスクとしてフッ酸系エッチャントにより前記化合物半導体層をエッチングをする場合に、前記絶縁膜を、プラズマＣＶＤ法により窒化シリコン膜を成膜した後、窒素雰囲気中で急速加熱処理を施すことにより形成する際に、前記急速加熱処理を、昇温速度が５０℃／秒以上で、１０００℃以上に昇温することにより行うことを特徴とする。
【０００８】
この急速加熱処理を行うことにより、プラズマＣＶＤ法により成膜したＳｉＮ膜でも、フッ酸系エッチャントに対して、非常に耐性のある膜となり、フッ酸系エッチャントによりエッチング処理を行う場合のマスクやエッチングストップ層として充分に利用でき、また、この急速加熱処理によりウェハが高温にさらされる時間は非常に短いこと、さらに堆積したＳｉＮ膜が熱分解したＡｓの蒸発を阻止する、いわゆるキャップ層として働くこと、などのため、ＧａＡｓなどの化合物半導体層への影響は殆ど現れず、特性にも何ら悪影響が現れない。
【００１１】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体装置の製造方法について説明をする。
【００１２】
本発明による半導体装置の製造方法は、図１にその一実施形態であるショットキー電極を有する高周波半導体装置のショットキー電極を形成する部分の製造工程図が示されるように、たとえばＧａＡｓからなる半導体層２上に絶縁膜３を設け、その絶縁膜３をマスクまたはエッチングストップ層としてフッ酸系エッチャントによりエッチングをする場合に、プラズマＣＶＤ法によりＳｉＮ膜を成膜した後、窒素雰囲気中で急速加熱処理を施すことにより、絶縁膜３を形成することを特徴とする。
【００１３】
図１に示される例は、たとえばＳＢＤ（ショットキー・バリア・ダイオード）などに用いられる場合のショットキー電極を形成する例で、まず、図１（ａ）に示されるように、ＧａＡｓ基板１上にｎ形またはｐ形の導電性ＧａＡｓ層２をエピタキシャル成長し、その表面にプラズマＣＶＤ法によりＳｉＮ膜３ａが１０００〜２０００Å程度の厚さに設けられている。そして、窒素雰囲気中で急速加熱処理によりＳｉＮ膜３ａ内の水素基を追い出す。この急速加熱処理（ＲＴＡ）を行うことが本発明の特徴で、後で詳細に説明をする。つぎに、ＳｉＮ膜３ａの上に図示しないレジスト膜を設け、メサ型にする部分のみに絶縁膜３が残るように、フォトリソグラフィ工程によりＳｉＮ膜３ａをパターニングする。そして、その絶縁膜３をマスクとして、半導体層２をたとえばバッファードフッ酸によりエッチングをし、図１（ｂ）に示されるようなメサ型形状にする。その後、図１（ｃ）に示されるように、絶縁膜３にショットキーコンタクト孔を形成し、たとえばＴｉ／Ｐｔ／Ａｕの積層構造からなる電極金属をそれぞれ２０００Å、３０００Å、４０００Å程度の厚さにリフトオフ法により成膜し、電極４を形成することにより、ショットキー電極を有する半導体装置が得られる。
【００１４】
前述のように、本発明者らは、ＧａＡｓなどの余り高温にすることができない半導体層上などに用いる、フッ酸系エッチャントに耐性のある絶縁膜を得るため、鋭意検討を重ねた結果、プラズマＣＶＤ法により成膜するＳｉＮ膜は水素基を内部に含有することがフッ酸系のエッチャントに対して耐性がなくなる理由であることを見出し、プラズマＣＶＤ法により成膜したＳｉＮ膜の水素基を除去するため、アニール（熱処理）をすることにより、耐エッチング性の向上を試みた。
【００１５】
まず、プラズマＣＶＤ法によるＳｉＮ膜の成膜条件を、堆積温度（基板温度）を３００℃、投入電力を１００Ｗ、原料ガスの流量比をＳｉＨ4 ：ＮＨ3 ＝２：５、成膜厚さを１５００Åの一定条件とした。そして、アニール方法として、通常の抵抗加熱炉によるアニールと、ハロゲンランプなどを用いたランプアニール（急速加熱）の２種類のアニールを行った。アニール温度はどちらも１０００℃とし、昇温速度は抵抗加熱炉の場合５℃／秒（平均）でアニール時間を２時間、ランプアニールの場合５０℃／秒の昇温速度でアニール時間を４分で、いずれも窒素雰囲気中で行った。
【００１６】
ランプアニールの場合、ウェハを均一加熱するため、図２に断面説明図が示されるように、窒化アルミニウム、窒化ガリウム、または窒化ホウ素などの１つまたは２以上の混合物からなる焼結体により形成された支持台１１を用い、同様の材料により形成されたリング１２がウェハ１０の側部に、カバー１３が上部にそれぞれ設けられたサセプタを用い、ハロゲンランプなどにより赤外線を照射することにより、サセプタが直ちに昇温する。そして、窒化アルミニウムなどはその熱伝導率が非常に高く、また熱容量が小さいため、前述の昇温速度でウェハ１０の温度を上昇させ、接触するウェハ１０（図では分解して図示されているため支持台１１とウェハ１０とが分離しているように書かれているが、実際には接触している）に熱伝導して、薄いウェハも直ちに昇温する。この窒化アルミニウムなどは、焼結体を用い、しかもこれらの表面または内部にカーボンなどからなる赤外線吸収材を設けることにより（黒色にすることにより）、より一層熱の吸収効率が向上する。この窒化アルミニウムの焼結体などは、前述の熱伝導率が高いこと、熱容量が小さいこと、などの他に、熱的安定性が非常に優れているため、１０００℃程度の高温にしても、反りなどが生ぜず、サセプタにウェハをしっかりと接触させることができるため、ウェハの全面を非常に均一に加熱することができる。その結果、このサセプタを用いることにより、半導体ウェハを直接加熱するよりも急熱急冷を効率的に行うことが可能で、しかも全体が瞬時に昇温されるため、スリップの発生を抑えることが可能となる。従って、急速加熱を実現しながら半導体ウェハ全体を均一に急速加熱することができる。
【００１７】
以上の条件でプラズマＣＶＤ法によりＳｉＮ膜を成膜したウェハに、急速加熱による４分間のアニール処理を行った（設備の都合により２分間の急速加熱を２回行った）ものＡ、同様に成膜して従来の抵抗加熱炉による２時間のアニール処理を行ったものＢ、プラズマＣＶＤ法により成膜したのみで、アニール処理を行わないものＣ、比較サンプルとしての、熱ＣＶＤ法により８５０℃で同じ厚さのＳｉＮ膜を成膜したものＤ、のそれぞれについて、フッ酸系エッチャントによるエッチング特性について調べた。エッチャントとしては、６３バッファードフッ酸（フッ化アンモニウム２０重量％）を用いた。
【００１８】
前述の各処理を行ったＳｉＮ膜のエッチング特性（時間に対するエッチング深さ（膜厚の変化））をそれぞれ図３に示す。図３から明らかなように、本発明の急速加熱処理を行ったものＡは、１５Å／分のエッチングスピードで、熱ＣＶＤ法により成膜したものＤの１０Å／分と大差なく、フッ酸系エッチャントに対して、充分にマスクまたはエッチングストップ層として使用できることが分る。一方、プラズマＣＶＤだけのものＣでは、２６０Å／分でエッチングマスクとしては使用できず、抵抗加熱炉で２時間のアニールを行ったものＢもエッチングスピードは６０Å／分と遅くなってはいるものの、マスク材料としてはまだ問題がある。すなわち、ただアニールを行えばよいというものではなく、急速加熱によるアニール処理を行うことにより、プラズマＣＶＤ法により成膜したＳｉＮ膜でも、フッ酸系エッチャントに対して、充分に耐性のあるマスクとして使用できることが判明した。
【００１９】
急速加熱によるアニール処理を行ったものは僅か４分のアニール処理でも充分に耐性が向上するのに対して、従来の加熱炉によるアニール処理によると２時間の熱処理を行っても耐性が充分に向上しない理由はつぎのように考えられる。すなわち、加熱炉によるアニール処理では、昇温スピードが遅く、まずＳｉＮ膜の表面の温度が上昇し、ついで順次内部の温度が昇温するため、表面の温度が上昇した時点で、表面の水素基が脱離し、水素基が存在しない緻密な膜が形成され、その後に内部の温度が上昇して水素基が脱離しても、表面に緻密な膜があるため表面から出られなくなり、ＳｉＮ膜の内部は当初のままの水素基を含有する膜から変質することができない。そのため、表面の非常に薄い膜はフッ酸系のエッチャントに対して耐性があるものの、その膜がエッチングされてなくなると、エッチングされやすい膜になり、耐性が充分に向上しないためと考えられる。図３において、エッチングの初期はエッチングレートが極端に小さく、その後急速にエッチングレートが大きくなっているのはこのためと考えられる。
【００２０】
これに対して、急速加熱処理を行うと、温度上昇が早く、表面と内部とが殆ど同時に昇温する。そのため、表面に緻密な膜が形成される前に、内部の水素基が脱離し、水素は外部に放出されて、表面から内部まで均一で緻密な膜となり、熱ＣＶＤ法により成膜したＳｉＮ膜と同程度に耐性の強いＳｉＮ膜になるものと考えられる。
【００２１】
さらに、アニール処理が急速加熱であるため、ＧａＡｓなどのように余り温度を上昇させることができない場合でも、高温の時間が非常に短く、半導体材料が熱分解するなどの問題が生じない。そのため、半導体層に欠陥を生じることがなく、特性に何らの影響も生じない。
【００２２】
前述の例では、ＧａＡｓからなる化合物半導体の例であったが、前述のようにアニール処理の時間が非常に短く、高温による影響が殆ど現れないため、Ａｌ配線などを多層に配線するＩＣなどにおいても、従来はＡｌ配線をした後の層間絶縁膜には熱ＣＶＤ法による絶縁膜を設けることができなかったが、本発明によれば、低温のプラズマＣＶＤ法によりＳｉＮ膜を設け、急速加熱処理を施すことにより、熱ＣＶＤ法により設けたのと同等の絶縁膜を設けることができる。
【００２３】
【発明の効果】
本発明によれば、半導体の製造プロセスにおいて、熱ＣＶＤ法を用いることができない場合にも、プラズマＣＶＤ法によりＳｉＮを成膜してその後に急速加熱処理を施すことにより、熱ＣＶＤ法により形成したＳｉＮ膜と同様に水素濃度が低く、フッ酸系エッチャントに対しても強い絶縁膜を得ることができるため、非常に高特性の半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一実施形態の製造工程を示す図である。
【図２】本発明の製造方法に用いる急速加熱処理に用いるサセプタの一例の断面説明図である。
【図３】本発明の製造方法による急速加熱処理をしたＳｉＮ膜Ａと通常の加熱炉による熱処理をしたものＢを、プラズマＣＶＤ法により成膜しただけものＣ、および熱ＣＶＤ法により成膜したものＤと対比して示した図である。
【符号の説明】
２ 半導体層
３ 絶縁膜
４ 電極
【発明の属する技術分野】
本発明は、絶縁膜をエッチングマスクまたはエッチングストップ層としてフッ酸系エッチャントによりエッチングをする工程を有する半導体装置の製造方法に関する。さらに詳しくは、ＧａＡｓ基板などを用い、余り高温にすることができず、熱ＣＶＤ法による窒化シリコン膜を形成することができない場合の耐エッチング性を向上させた絶縁膜を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体の製造プロセスにおいて、窒化シリコン（以下、ＳｉＮという）膜は酸化シリコン（以下、ＳｉＯという）膜と並んで、最も一般的に用いられている絶縁膜である。この絶縁膜のうちでも、ＳｉＮ膜はＳｉＯ膜に比べて、フッ酸系のエッチャントに強いという利点を有している。しかしながら、このＳｉＮ膜の耐フッ酸性は、その堆積法に大きく依存し、膜中の含有水素量が多いと容易にフッ酸系エッチャントにエッチングされてしまうという欠点を有している。すなわち、ＳｉＨ4 とＮＨ3 ガスの熱分解による、いわゆる熱ＣＶＤ法によって得られるＳｉＮ膜は、最も耐フッ酸性が高く、含有水素量も少ないといわれている。これは、熱ＣＶＤ法では、堆積温度が８００℃以上と高く、膜形成中に原料ガスに含まれる水素基が脱離し、膜中の含有水素量が減るためと考えられている。
【０００３】
熱ＣＶＤ法によるＳｉＮ膜は、このように耐フッ酸性に強くフッ酸系エッチャントのマスクまたはエッチングストップ層として便利に用いられている。しかし、ＧａＡｓなどの化合物半導体では、熱ＣＶＤ法によりＳｉＮ膜を堆積しようとすると、基板材料自身が熱分解を起してデバイス特性が著しく劣化するという性質を有している。そのため、ＧａＡｓなどの化合物半導体には、熱ＣＶＤ法によるＳｉＮ膜を用いることができず、低温で堆積が可能なプラズマＣＶＤ法による堆積法が用いられている。
【０００４】
【発明が解決しようとする課題】
前述のように、ＧａＡｓなどの高温で熱分解を起すような化合物半導体では、熱ＣＶＤ法によるＳｉＮ絶縁膜を用いることができず、プラズマＣＶＤ法によるＳｉＮ絶縁膜が用いられている。しかし、プラズマＣＶＤ法により成膜されたＳｉＮ膜は、前述の熱ＣＶＤ法によるＳｉＮ膜に比較して、耐フッ酸性が非常に劣るという問題がある。
【０００５】
本発明は、このような状況に鑑みてなされたもので、プラズマＣＶＤ法による３００℃程度の低温で堆積したＳｉＮ膜の耐フッ酸性を向上させ、フッ酸系エッチャントに対して充分にマスクまたはエッチングストップ層として機能する絶縁膜を形成することができる半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明者らは、ＧａＡｓなどの余り高温にすることができない半導体層上などに用いる、フッ酸系エッチャントに耐性のある絶縁膜を得るため、鋭意検討を重ねた結果、同じＳｉＮ膜でも熱ＣＶＤ法により成膜したＳｉＮ膜は非常にフッ酸系エッチャントに対して強いのに対して、プラズマＣＶＤ法により成膜したＳｉＮ膜は、フッ酸系エッチャントに対して非常に腐食されやすい原因が、前述のように、水素基が脱離するか、脱離しないでそのまま膜中に残存するかの相違にあることを見出した。そして、プラズマＣＶＤ法により成膜したＳｉＮ膜でも、プラズマＣＶＤ法により成膜した後に熱処理により水素基を追い出すことにより耐フッ酸性を向上させることを試みた。しかし、通常の炉による熱処理を行っても、耐フッ酸性の向上は見られず、プラズマＣＶＤ法により成膜したＳｉＮ膜に窒素雰囲気中で急速加熱処理を短時間行うことにより、熱ＣＶＤ法により成膜したＳｉＮ膜と同程度にフッ酸系エッチャントに対する耐性が得られることを見出した。
【０００７】
本発明の半導体装置の製造方法は、化合物半導体層上に絶縁膜を設け、該絶縁膜をマスクとしてフッ酸系エッチャントにより前記化合物半導体層をエッチングをする場合に、前記絶縁膜を、プラズマＣＶＤ法により窒化シリコン膜を成膜した後、窒素雰囲気中で急速加熱処理を施すことにより形成する際に、前記急速加熱処理を、昇温速度が５０℃／秒以上で、１０００℃以上に昇温することにより行うことを特徴とする。
【０００８】
この急速加熱処理を行うことにより、プラズマＣＶＤ法により成膜したＳｉＮ膜でも、フッ酸系エッチャントに対して、非常に耐性のある膜となり、フッ酸系エッチャントによりエッチング処理を行う場合のマスクやエッチングストップ層として充分に利用でき、また、この急速加熱処理によりウェハが高温にさらされる時間は非常に短いこと、さらに堆積したＳｉＮ膜が熱分解したＡｓの蒸発を阻止する、いわゆるキャップ層として働くこと、などのため、ＧａＡｓなどの化合物半導体層への影響は殆ど現れず、特性にも何ら悪影響が現れない。
【００１１】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体装置の製造方法について説明をする。
【００１２】
本発明による半導体装置の製造方法は、図１にその一実施形態であるショットキー電極を有する高周波半導体装置のショットキー電極を形成する部分の製造工程図が示されるように、たとえばＧａＡｓからなる半導体層２上に絶縁膜３を設け、その絶縁膜３をマスクまたはエッチングストップ層としてフッ酸系エッチャントによりエッチングをする場合に、プラズマＣＶＤ法によりＳｉＮ膜を成膜した後、窒素雰囲気中で急速加熱処理を施すことにより、絶縁膜３を形成することを特徴とする。
【００１３】
図１に示される例は、たとえばＳＢＤ（ショットキー・バリア・ダイオード）などに用いられる場合のショットキー電極を形成する例で、まず、図１（ａ）に示されるように、ＧａＡｓ基板１上にｎ形またはｐ形の導電性ＧａＡｓ層２をエピタキシャル成長し、その表面にプラズマＣＶＤ法によりＳｉＮ膜３ａが１０００〜２０００Å程度の厚さに設けられている。そして、窒素雰囲気中で急速加熱処理によりＳｉＮ膜３ａ内の水素基を追い出す。この急速加熱処理（ＲＴＡ）を行うことが本発明の特徴で、後で詳細に説明をする。つぎに、ＳｉＮ膜３ａの上に図示しないレジスト膜を設け、メサ型にする部分のみに絶縁膜３が残るように、フォトリソグラフィ工程によりＳｉＮ膜３ａをパターニングする。そして、その絶縁膜３をマスクとして、半導体層２をたとえばバッファードフッ酸によりエッチングをし、図１（ｂ）に示されるようなメサ型形状にする。その後、図１（ｃ）に示されるように、絶縁膜３にショットキーコンタクト孔を形成し、たとえばＴｉ／Ｐｔ／Ａｕの積層構造からなる電極金属をそれぞれ２０００Å、３０００Å、４０００Å程度の厚さにリフトオフ法により成膜し、電極４を形成することにより、ショットキー電極を有する半導体装置が得られる。
【００１４】
前述のように、本発明者らは、ＧａＡｓなどの余り高温にすることができない半導体層上などに用いる、フッ酸系エッチャントに耐性のある絶縁膜を得るため、鋭意検討を重ねた結果、プラズマＣＶＤ法により成膜するＳｉＮ膜は水素基を内部に含有することがフッ酸系のエッチャントに対して耐性がなくなる理由であることを見出し、プラズマＣＶＤ法により成膜したＳｉＮ膜の水素基を除去するため、アニール（熱処理）をすることにより、耐エッチング性の向上を試みた。
【００１５】
まず、プラズマＣＶＤ法によるＳｉＮ膜の成膜条件を、堆積温度（基板温度）を３００℃、投入電力を１００Ｗ、原料ガスの流量比をＳｉＨ4 ：ＮＨ3 ＝２：５、成膜厚さを１５００Åの一定条件とした。そして、アニール方法として、通常の抵抗加熱炉によるアニールと、ハロゲンランプなどを用いたランプアニール（急速加熱）の２種類のアニールを行った。アニール温度はどちらも１０００℃とし、昇温速度は抵抗加熱炉の場合５℃／秒（平均）でアニール時間を２時間、ランプアニールの場合５０℃／秒の昇温速度でアニール時間を４分で、いずれも窒素雰囲気中で行った。
【００１６】
ランプアニールの場合、ウェハを均一加熱するため、図２に断面説明図が示されるように、窒化アルミニウム、窒化ガリウム、または窒化ホウ素などの１つまたは２以上の混合物からなる焼結体により形成された支持台１１を用い、同様の材料により形成されたリング１２がウェハ１０の側部に、カバー１３が上部にそれぞれ設けられたサセプタを用い、ハロゲンランプなどにより赤外線を照射することにより、サセプタが直ちに昇温する。そして、窒化アルミニウムなどはその熱伝導率が非常に高く、また熱容量が小さいため、前述の昇温速度でウェハ１０の温度を上昇させ、接触するウェハ１０（図では分解して図示されているため支持台１１とウェハ１０とが分離しているように書かれているが、実際には接触している）に熱伝導して、薄いウェハも直ちに昇温する。この窒化アルミニウムなどは、焼結体を用い、しかもこれらの表面または内部にカーボンなどからなる赤外線吸収材を設けることにより（黒色にすることにより）、より一層熱の吸収効率が向上する。この窒化アルミニウムの焼結体などは、前述の熱伝導率が高いこと、熱容量が小さいこと、などの他に、熱的安定性が非常に優れているため、１０００℃程度の高温にしても、反りなどが生ぜず、サセプタにウェハをしっかりと接触させることができるため、ウェハの全面を非常に均一に加熱することができる。その結果、このサセプタを用いることにより、半導体ウェハを直接加熱するよりも急熱急冷を効率的に行うことが可能で、しかも全体が瞬時に昇温されるため、スリップの発生を抑えることが可能となる。従って、急速加熱を実現しながら半導体ウェハ全体を均一に急速加熱することができる。
【００１７】
以上の条件でプラズマＣＶＤ法によりＳｉＮ膜を成膜したウェハに、急速加熱による４分間のアニール処理を行った（設備の都合により２分間の急速加熱を２回行った）ものＡ、同様に成膜して従来の抵抗加熱炉による２時間のアニール処理を行ったものＢ、プラズマＣＶＤ法により成膜したのみで、アニール処理を行わないものＣ、比較サンプルとしての、熱ＣＶＤ法により８５０℃で同じ厚さのＳｉＮ膜を成膜したものＤ、のそれぞれについて、フッ酸系エッチャントによるエッチング特性について調べた。エッチャントとしては、６３バッファードフッ酸（フッ化アンモニウム２０重量％）を用いた。
【００１８】
前述の各処理を行ったＳｉＮ膜のエッチング特性（時間に対するエッチング深さ（膜厚の変化））をそれぞれ図３に示す。図３から明らかなように、本発明の急速加熱処理を行ったものＡは、１５Å／分のエッチングスピードで、熱ＣＶＤ法により成膜したものＤの１０Å／分と大差なく、フッ酸系エッチャントに対して、充分にマスクまたはエッチングストップ層として使用できることが分る。一方、プラズマＣＶＤだけのものＣでは、２６０Å／分でエッチングマスクとしては使用できず、抵抗加熱炉で２時間のアニールを行ったものＢもエッチングスピードは６０Å／分と遅くなってはいるものの、マスク材料としてはまだ問題がある。すなわち、ただアニールを行えばよいというものではなく、急速加熱によるアニール処理を行うことにより、プラズマＣＶＤ法により成膜したＳｉＮ膜でも、フッ酸系エッチャントに対して、充分に耐性のあるマスクとして使用できることが判明した。
【００１９】
急速加熱によるアニール処理を行ったものは僅か４分のアニール処理でも充分に耐性が向上するのに対して、従来の加熱炉によるアニール処理によると２時間の熱処理を行っても耐性が充分に向上しない理由はつぎのように考えられる。すなわち、加熱炉によるアニール処理では、昇温スピードが遅く、まずＳｉＮ膜の表面の温度が上昇し、ついで順次内部の温度が昇温するため、表面の温度が上昇した時点で、表面の水素基が脱離し、水素基が存在しない緻密な膜が形成され、その後に内部の温度が上昇して水素基が脱離しても、表面に緻密な膜があるため表面から出られなくなり、ＳｉＮ膜の内部は当初のままの水素基を含有する膜から変質することができない。そのため、表面の非常に薄い膜はフッ酸系のエッチャントに対して耐性があるものの、その膜がエッチングされてなくなると、エッチングされやすい膜になり、耐性が充分に向上しないためと考えられる。図３において、エッチングの初期はエッチングレートが極端に小さく、その後急速にエッチングレートが大きくなっているのはこのためと考えられる。
【００２０】
これに対して、急速加熱処理を行うと、温度上昇が早く、表面と内部とが殆ど同時に昇温する。そのため、表面に緻密な膜が形成される前に、内部の水素基が脱離し、水素は外部に放出されて、表面から内部まで均一で緻密な膜となり、熱ＣＶＤ法により成膜したＳｉＮ膜と同程度に耐性の強いＳｉＮ膜になるものと考えられる。
【００２１】
さらに、アニール処理が急速加熱であるため、ＧａＡｓなどのように余り温度を上昇させることができない場合でも、高温の時間が非常に短く、半導体材料が熱分解するなどの問題が生じない。そのため、半導体層に欠陥を生じることがなく、特性に何らの影響も生じない。
【００２２】
前述の例では、ＧａＡｓからなる化合物半導体の例であったが、前述のようにアニール処理の時間が非常に短く、高温による影響が殆ど現れないため、Ａｌ配線などを多層に配線するＩＣなどにおいても、従来はＡｌ配線をした後の層間絶縁膜には熱ＣＶＤ法による絶縁膜を設けることができなかったが、本発明によれば、低温のプラズマＣＶＤ法によりＳｉＮ膜を設け、急速加熱処理を施すことにより、熱ＣＶＤ法により設けたのと同等の絶縁膜を設けることができる。
【００２３】
【発明の効果】
本発明によれば、半導体の製造プロセスにおいて、熱ＣＶＤ法を用いることができない場合にも、プラズマＣＶＤ法によりＳｉＮを成膜してその後に急速加熱処理を施すことにより、熱ＣＶＤ法により形成したＳｉＮ膜と同様に水素濃度が低く、フッ酸系エッチャントに対しても強い絶縁膜を得ることができるため、非常に高特性の半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一実施形態の製造工程を示す図である。
【図２】本発明の製造方法に用いる急速加熱処理に用いるサセプタの一例の断面説明図である。
【図３】本発明の製造方法による急速加熱処理をしたＳｉＮ膜Ａと通常の加熱炉による熱処理をしたものＢを、プラズマＣＶＤ法により成膜しただけものＣ、および熱ＣＶＤ法により成膜したものＤと対比して示した図である。
【符号の説明】
２ 半導体層
３ 絶縁膜
４ 電極
Claims (1)
- 化合物半導体層上に絶縁膜を設け、該絶縁膜をマスクとしてフッ酸系エッチャントにより前記化合物半導体層をエッチングをする半導体装置の製造方法であって、前記絶縁膜を、プラズマＣＶＤ法により窒化シリコン膜を成膜した後、窒素雰囲気中で急速加熱処理を施すことにより形成する際に、前記急速加熱処理を、昇温速度が５０℃／秒以上で、１０００℃以上に昇温することにより行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14088299A JP3959203B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14088299A JP3959203B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332013A JP2000332013A (ja) | 2000-11-30 |
| JP3959203B2 true JP3959203B2 (ja) | 2007-08-15 |
Family
ID=15278973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14088299A Expired - Fee Related JP3959203B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3959203B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482758B1 (ko) * | 2002-12-12 | 2005-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7604841B2 (en) * | 2004-03-31 | 2009-10-20 | Tokyo Electron Limited | Method for extending time between chamber cleaning processes |
| KR100632620B1 (ko) * | 2005-04-22 | 2006-10-11 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
-
1999
- 1999-05-21 JP JP14088299A patent/JP3959203B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332013A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270252A (en) | Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide | |
| JP4029595B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| TWI642108B (zh) | 半導體裝置之製造方法 | |
| JP5860580B2 (ja) | 半導体装置及びその製造方法 | |
| TW200926303A (en) | Semiconductor device manufacturing method and semiconductor device | |
| CA2779426A1 (en) | Method and apparatus of fabricating silicon carbide semiconductor device | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| EP3516682A1 (en) | Method of manufacturing an insulation layer on silicon carbide and semiconductor device | |
| JPH0864802A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| JP6686581B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| JP4036075B2 (ja) | ｐ型ＳｉＣ用電極の製造方法 | |
| JP2002016017A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN116864379B (zh) | 欧姆接触电极的制备方法 | |
| JP3924628B2 (ja) | ＳｉＣショットキーダイオードの製造方法 | |
| WO2021246280A1 (ja) | ＳｉＣ半導体素子の製造方法及びＳｉＣ半導体素子 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JP2017168679A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP2003100657A (ja) | 半導体装置の製造方法 | |
| JP2017168671A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6853621B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |