JP2000332013A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000332013A JP2000332013A JP11140882A JP14088299A JP2000332013A JP 2000332013 A JP2000332013 A JP 2000332013A JP 11140882 A JP11140882 A JP 11140882A JP 14088299 A JP14088299 A JP 14088299A JP 2000332013 A JP2000332013 A JP 2000332013A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- cvd method
- hydrofluoric acid
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 プラズマＣＶＤ法による３００℃程度の低温
で堆積したＳｉＮ膜の耐フッ酸性を向上させ、フッ酸系
エッチャントに対して充分にマスクまたはエッチングス
トップ層として機能する絶縁膜を形成することができる
半導体装置の製造方法を提供する。 【解決手段】 たとえばＧａＡｓからなる半導体層２上
に絶縁膜３を設け、その絶縁膜３をマスクまたはエッチ
ングストップ層としてフッ酸系エッチャントによりエッ
チングをする場合に、プラズマＣＶＤ法によりＳｉＮ膜
を成膜した後、窒素雰囲気中で急速加熱処理を施すこと
により、絶縁膜３を形成することを特徴とする。
で堆積したＳｉＮ膜の耐フッ酸性を向上させ、フッ酸系
エッチャントに対して充分にマスクまたはエッチングス
トップ層として機能する絶縁膜を形成することができる
半導体装置の製造方法を提供する。 【解決手段】 たとえばＧａＡｓからなる半導体層２上
に絶縁膜３を設け、その絶縁膜３をマスクまたはエッチ
ングストップ層としてフッ酸系エッチャントによりエッ
チングをする場合に、プラズマＣＶＤ法によりＳｉＮ膜
を成膜した後、窒素雰囲気中で急速加熱処理を施すこと
により、絶縁膜３を形成することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜をエッチン
グマスクまたはエッチングストップ層としてフッ酸系エ
ッチャントによりエッチングをする工程を有する半導体
装置の製造方法に関する。さらに詳しくは、ＧａＡｓ基
板などを用い、余り高温にすることができず、熱ＣＶＤ
法による窒化シリコン膜を形成することができない場合
の耐エッチング性を向上させた絶縁膜を形成する半導体
装置の製造方法に関する。
グマスクまたはエッチングストップ層としてフッ酸系エ
ッチャントによりエッチングをする工程を有する半導体
装置の製造方法に関する。さらに詳しくは、ＧａＡｓ基
板などを用い、余り高温にすることができず、熱ＣＶＤ
法による窒化シリコン膜を形成することができない場合
の耐エッチング性を向上させた絶縁膜を形成する半導体
装置の製造方法に関する。
【０００２】
【従来の技術】半導体の製造プロセスにおいて、窒化シ
リコン（以下、ＳｉＮという）膜は酸化シリコン（以
下、ＳｉＯという）膜と並んで、最も一般的に用いられ
ている絶縁膜である。この絶縁膜のうちでも、ＳｉＮ膜
はＳｉＯ膜に比べて、フッ酸系のエッチャントに強いと
いう利点を有している。しかしながら、このＳｉＮ膜の
耐フッ酸性は、その堆積法に大きく依存し、膜中の含有
水素量が多いと容易にフッ酸系エッチャントにエッチン
グされてしまうという欠点を有している。すなわち、Ｓ
ｉＨ4 とＮＨ3 ガスの熱分解による、いわゆる熱ＣＶＤ
法によって得られるＳｉＮ膜は、最も耐フッ酸性が高
く、含有水素量も少ないといわれている。これは、熱Ｃ
ＶＤ法では、堆積温度が８００℃以上と高く、膜形成中
に原料ガスに含まれる水素基が脱離し、膜中の含有水素
量が減るためと考えられている。
リコン（以下、ＳｉＮという）膜は酸化シリコン（以
下、ＳｉＯという）膜と並んで、最も一般的に用いられ
ている絶縁膜である。この絶縁膜のうちでも、ＳｉＮ膜
はＳｉＯ膜に比べて、フッ酸系のエッチャントに強いと
いう利点を有している。しかしながら、このＳｉＮ膜の
耐フッ酸性は、その堆積法に大きく依存し、膜中の含有
水素量が多いと容易にフッ酸系エッチャントにエッチン
グされてしまうという欠点を有している。すなわち、Ｓ
ｉＨ4 とＮＨ3 ガスの熱分解による、いわゆる熱ＣＶＤ
法によって得られるＳｉＮ膜は、最も耐フッ酸性が高
く、含有水素量も少ないといわれている。これは、熱Ｃ
ＶＤ法では、堆積温度が８００℃以上と高く、膜形成中
に原料ガスに含まれる水素基が脱離し、膜中の含有水素
量が減るためと考えられている。
【０００３】熱ＣＶＤ法によるＳｉＮ膜は、このように
耐フッ酸性に強くフッ酸系エッチャントのマスクまたは
エッチングストップ層として便利に用いられている。し
かし、ＧａＡｓなどの化合物半導体では、熱ＣＶＤ法に
よりＳｉＮ膜を堆積しようとすると、基板材料自身が熱
分解を起してデバイス特性が著しく劣化するという性質
を有している。そのため、ＧａＡｓなどの化合物半導体
には、熱ＣＶＤ法によるＳｉＮ膜を用いることができ
ず、低温で堆積が可能なプラズマＣＶＤ法による堆積法
が用いられている。
耐フッ酸性に強くフッ酸系エッチャントのマスクまたは
エッチングストップ層として便利に用いられている。し
かし、ＧａＡｓなどの化合物半導体では、熱ＣＶＤ法に
よりＳｉＮ膜を堆積しようとすると、基板材料自身が熱
分解を起してデバイス特性が著しく劣化するという性質
を有している。そのため、ＧａＡｓなどの化合物半導体
には、熱ＣＶＤ法によるＳｉＮ膜を用いることができ
ず、低温で堆積が可能なプラズマＣＶＤ法による堆積法
が用いられている。
【０００４】
【発明が解決しようとする課題】前述のように、ＧａＡ
ｓなどの高温で熱分解を起すような化合物半導体では、
熱ＣＶＤ法によるＳｉＮ絶縁膜を用いることができず、
プラズマＣＶＤ法によるＳｉＮ絶縁膜が用いられてい
る。しかし、プラズマＣＶＤ法により成膜されたＳｉＮ
膜は、前述の熱ＣＶＤ法によるＳｉＮ膜に比較して、耐
フッ酸性が非常に劣るという問題がある。
ｓなどの高温で熱分解を起すような化合物半導体では、
熱ＣＶＤ法によるＳｉＮ絶縁膜を用いることができず、
プラズマＣＶＤ法によるＳｉＮ絶縁膜が用いられてい
る。しかし、プラズマＣＶＤ法により成膜されたＳｉＮ
膜は、前述の熱ＣＶＤ法によるＳｉＮ膜に比較して、耐
フッ酸性が非常に劣るという問題がある。
【０００５】本発明は、このような状況に鑑みてなされ
たもので、プラズマＣＶＤ法による３００℃程度の低温
で堆積したＳｉＮ膜の耐フッ酸性を向上させ、フッ酸系
エッチャントに対して充分にマスクまたはエッチングス
トップ層として機能する絶縁膜を形成することができる
半導体装置の製造方法を提供することを目的とする。
たもので、プラズマＣＶＤ法による３００℃程度の低温
で堆積したＳｉＮ膜の耐フッ酸性を向上させ、フッ酸系
エッチャントに対して充分にマスクまたはエッチングス
トップ層として機能する絶縁膜を形成することができる
半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明者らは、ＧａＡｓ
などの余り高温にすることができない半導体層上などに
用いる、フッ酸系エッチャントに耐性のある絶縁膜を得
るため、鋭意検討を重ねた結果、同じＳｉＮ膜でも熱Ｃ
ＶＤ法により成膜したＳｉＮ膜は非常にフッ酸系エッチ
ャントに対して強いのに対して、プラズマＣＶＤ法によ
り成膜したＳｉＮ膜は、フッ酸系エッチャントに対して
非常に腐食されやすい原因が、前述のように、水素基が
脱離するか、脱離しないでそのまま膜中に残存するかの
相違にあることを見出した。そして、プラズマＣＶＤ法
により成膜したＳｉＮ膜でも、プラズマＣＶＤ法により
成膜した後に熱処理により水素基を追い出すことにより
耐フッ酸性を向上させることを試みた。しかし、通常の
炉による熱処理を行っても、耐フッ酸性の向上は見られ
ず、プラズマＣＶＤ法により成膜したＳｉＮ膜に窒素雰
囲気中で急速加熱処理を短時間行うことにより、熱ＣＶ
Ｄ法により成膜したＳｉＮ膜と同程度にフッ酸系エッチ
ャントに対する耐性が得られることを見出した。
などの余り高温にすることができない半導体層上などに
用いる、フッ酸系エッチャントに耐性のある絶縁膜を得
るため、鋭意検討を重ねた結果、同じＳｉＮ膜でも熱Ｃ
ＶＤ法により成膜したＳｉＮ膜は非常にフッ酸系エッチ
ャントに対して強いのに対して、プラズマＣＶＤ法によ
り成膜したＳｉＮ膜は、フッ酸系エッチャントに対して
非常に腐食されやすい原因が、前述のように、水素基が
脱離するか、脱離しないでそのまま膜中に残存するかの
相違にあることを見出した。そして、プラズマＣＶＤ法
により成膜したＳｉＮ膜でも、プラズマＣＶＤ法により
成膜した後に熱処理により水素基を追い出すことにより
耐フッ酸性を向上させることを試みた。しかし、通常の
炉による熱処理を行っても、耐フッ酸性の向上は見られ
ず、プラズマＣＶＤ法により成膜したＳｉＮ膜に窒素雰
囲気中で急速加熱処理を短時間行うことにより、熱ＣＶ
Ｄ法により成膜したＳｉＮ膜と同程度にフッ酸系エッチ
ャントに対する耐性が得られることを見出した。
【０００７】本発明の半導体装置の製造方法は、半導体
層上に絶縁膜を設け、該絶縁膜をマスクまたはエッチン
グストップ層としてフッ酸系エッチャントによりエッチ
ングをする場合に、前記絶縁膜を、プラズマＣＶＤ法に
より窒化シリコン膜を成膜した後、窒素雰囲気中で急速
加熱処理を施すことにより形成することを特徴とする。
層上に絶縁膜を設け、該絶縁膜をマスクまたはエッチン
グストップ層としてフッ酸系エッチャントによりエッチ
ングをする場合に、前記絶縁膜を、プラズマＣＶＤ法に
より窒化シリコン膜を成膜した後、窒素雰囲気中で急速
加熱処理を施すことにより形成することを特徴とする。
【０００８】この急速加熱処理を行うことにより、プラ
ズマＣＶＤ法により成膜したＳｉＮ膜でも、フッ酸系エ
ッチャントに対して、非常に耐性のある膜となり、フッ
酸系エッチャントによりエッチング処理を行う場合のマ
スクやエッチングストップ層として充分に利用でき、ま
た、この急速加熱処理によりウェハが高温にさらされる
時間は非常に短いこと、さらに堆積したＳｉＮ膜が熱分
解したＡｓの蒸発を阻止する、いわゆるキャップ層とし
て働くこと、などのため、ＧａＡｓなどの化合物半導体
層への影響は殆ど現れず、特性にも何ら悪影響が現れな
い。
ズマＣＶＤ法により成膜したＳｉＮ膜でも、フッ酸系エ
ッチャントに対して、非常に耐性のある膜となり、フッ
酸系エッチャントによりエッチング処理を行う場合のマ
スクやエッチングストップ層として充分に利用でき、ま
た、この急速加熱処理によりウェハが高温にさらされる
時間は非常に短いこと、さらに堆積したＳｉＮ膜が熱分
解したＡｓの蒸発を阻止する、いわゆるキャップ層とし
て働くこと、などのため、ＧａＡｓなどの化合物半導体
層への影響は殆ど現れず、特性にも何ら悪影響が現れな
い。
【０００９】前記急速加熱処理を、昇温速度が５０℃／
秒以上で、１０００℃以上に昇温することにより行うこ
とが、内部の水素基を完全に追い出して、耐フッ酸性が
向上するため好ましい。
秒以上で、１０００℃以上に昇温することにより行うこ
とが、内部の水素基を完全に追い出して、耐フッ酸性が
向上するため好ましい。
【００１０】前記急速加熱処理を、窒化ガリウム、窒化
アルミニウム、および窒化ホウ素のいずれか１つまたは
２以上の混合物からなる支持台上に前記基板を載置して
ランプ照射をすることにより行うことが、ウェハ全体の
絶縁膜を非常に均一に急速加熱をすることができるため
好ましい。
アルミニウム、および窒化ホウ素のいずれか１つまたは
２以上の混合物からなる支持台上に前記基板を載置して
ランプ照射をすることにより行うことが、ウェハ全体の
絶縁膜を非常に均一に急速加熱をすることができるため
好ましい。
【００１１】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置の製造方法について説明をする。
明の半導体装置の製造方法について説明をする。
【００１２】本発明による半導体装置の製造方法は、図
１にその一実施形態であるショットキー電極を有する高
周波半導体装置のショットキー電極を形成する部分の製
造工程図が示されるように、たとえばＧａＡｓからなる
半導体層２上に絶縁膜３を設け、その絶縁膜３をマスク
またはエッチングストップ層としてフッ酸系エッチャン
トによりエッチングをする場合に、プラズマＣＶＤ法に
よりＳｉＮ膜を成膜した後、窒素雰囲気中で急速加熱処
理を施すことにより、絶縁膜３を形成することを特徴と
する。
１にその一実施形態であるショットキー電極を有する高
周波半導体装置のショットキー電極を形成する部分の製
造工程図が示されるように、たとえばＧａＡｓからなる
半導体層２上に絶縁膜３を設け、その絶縁膜３をマスク
またはエッチングストップ層としてフッ酸系エッチャン
トによりエッチングをする場合に、プラズマＣＶＤ法に
よりＳｉＮ膜を成膜した後、窒素雰囲気中で急速加熱処
理を施すことにより、絶縁膜３を形成することを特徴と
する。
【００１３】図１に示される例は、たとえばＳＢＤ（シ
ョットキー・バリア・ダイオード）などに用いられる場
合のショットキー電極を形成する例で、まず、図１
（ａ）に示されるように、ＧａＡｓ基板１上にｎ形また
はｐ形の導電性ＧａＡｓ層２をエピタキシャル成長し、
その表面にプラズマＣＶＤ法によりＳｉＮ膜３ａが１０
００〜２０００Å程度の厚さに設けられている。そし
て、窒素雰囲気中で急速加熱処理によりＳｉＮ膜３ａ内
の水素基を追い出す。この急速加熱処理（ＲＴＡ）を行
うことが本発明の特徴で、後で詳細に説明をする。つぎ
に、ＳｉＮ膜３ａの上に図示しないレジスト膜を設け、
メサ型にする部分のみに絶縁膜３が残るように、フォト
リソグラフィ工程によりＳｉＮ膜３ａをパターニングす
る。そして、その絶縁膜３をマスクとして、半導体層２
をたとえばバッファードフッ酸によりエッチングをし、
図１（ｂ）に示されるようなメサ型形状にする。その
後、図１（ｃ）に示されるように、絶縁膜３にショット
キーコンタクト孔を形成し、たとえばＴｉ／Ｐｔ／Ａｕ
の積層構造からなる電極金属をそれぞれ２０００Å、３
０００Å、４０００Å程度の厚さにリフトオフ法により
成膜し、電極４を形成することにより、ショットキー電
極を有する半導体装置が得られる。
ョットキー・バリア・ダイオード）などに用いられる場
合のショットキー電極を形成する例で、まず、図１
（ａ）に示されるように、ＧａＡｓ基板１上にｎ形また
はｐ形の導電性ＧａＡｓ層２をエピタキシャル成長し、
その表面にプラズマＣＶＤ法によりＳｉＮ膜３ａが１０
００〜２０００Å程度の厚さに設けられている。そし
て、窒素雰囲気中で急速加熱処理によりＳｉＮ膜３ａ内
の水素基を追い出す。この急速加熱処理（ＲＴＡ）を行
うことが本発明の特徴で、後で詳細に説明をする。つぎ
に、ＳｉＮ膜３ａの上に図示しないレジスト膜を設け、
メサ型にする部分のみに絶縁膜３が残るように、フォト
リソグラフィ工程によりＳｉＮ膜３ａをパターニングす
る。そして、その絶縁膜３をマスクとして、半導体層２
をたとえばバッファードフッ酸によりエッチングをし、
図１（ｂ）に示されるようなメサ型形状にする。その
後、図１（ｃ）に示されるように、絶縁膜３にショット
キーコンタクト孔を形成し、たとえばＴｉ／Ｐｔ／Ａｕ
の積層構造からなる電極金属をそれぞれ２０００Å、３
０００Å、４０００Å程度の厚さにリフトオフ法により
成膜し、電極４を形成することにより、ショットキー電
極を有する半導体装置が得られる。
【００１４】前述のように、本発明者らは、ＧａＡｓな
どの余り高温にすることができない半導体層上などに用
いる、フッ酸系エッチャントに耐性のある絶縁膜を得る
ため、鋭意検討を重ねた結果、プラズマＣＶＤ法により
成膜するＳｉＮ膜は水素基を内部に含有することがフッ
酸系のエッチャントに対して耐性がなくなる理由である
ことを見出し、プラズマＣＶＤ法により成膜したＳｉＮ
膜の水素基を除去するため、アニール（熱処理）をする
ことにより、耐エッチング性の向上を試みた。
どの余り高温にすることができない半導体層上などに用
いる、フッ酸系エッチャントに耐性のある絶縁膜を得る
ため、鋭意検討を重ねた結果、プラズマＣＶＤ法により
成膜するＳｉＮ膜は水素基を内部に含有することがフッ
酸系のエッチャントに対して耐性がなくなる理由である
ことを見出し、プラズマＣＶＤ法により成膜したＳｉＮ
膜の水素基を除去するため、アニール（熱処理）をする
ことにより、耐エッチング性の向上を試みた。
【００１５】まず、プラズマＣＶＤ法によるＳｉＮ膜の
成膜条件を、堆積温度（基板温度）を３００℃、投入電
力を１００Ｗ、原料ガスの流量比をＳｉＨ4 ：ＮＨ3 ＝
２：５、成膜厚さを１５００Åの一定条件とした。そし
て、アニール方法として、通常の抵抗加熱炉によるアニ
ールと、ハロゲンランプなどを用いたランプアニール
（急速加熱）の２種類のアニールを行った。アニール温
度はどちらも１０００℃とし、昇温速度は抵抗加熱炉の
場合５℃／秒（平均）でアニール時間を２時間、ランプ
アニールの場合５０℃／秒の昇温速度でアニール時間を
４分で、いずれも窒素雰囲気中で行った。
成膜条件を、堆積温度（基板温度）を３００℃、投入電
力を１００Ｗ、原料ガスの流量比をＳｉＨ4 ：ＮＨ3 ＝
２：５、成膜厚さを１５００Åの一定条件とした。そし
て、アニール方法として、通常の抵抗加熱炉によるアニ
ールと、ハロゲンランプなどを用いたランプアニール
（急速加熱）の２種類のアニールを行った。アニール温
度はどちらも１０００℃とし、昇温速度は抵抗加熱炉の
場合５℃／秒（平均）でアニール時間を２時間、ランプ
アニールの場合５０℃／秒の昇温速度でアニール時間を
４分で、いずれも窒素雰囲気中で行った。
【００１６】ランプアニールの場合、ウェハを均一加熱
するため、図２に断面説明図が示されるように、窒化ア
ルミニウム、窒化ガリウム、または窒化ホウ素などの１
つまたは２以上の混合物からなる焼結体により形成され
た支持台１１を用い、同様の材料により形成されたリン
グ１２がウェハ１０の側部に、カバー１３が上部にそれ
ぞれ設けられたサセプタを用い、ハロゲンランプなどに
より赤外線を照射することにより、サセプタが直ちに昇
温する。そして、窒化アルミニウムなどはその熱伝導率
が非常に高く、また熱容量が小さいため、前述の昇温速
度でウェハ１０の温度を上昇させ、接触するウェハ１０
（図では分解して図示されているため支持台１１とウェ
ハ１０とが分離しているように書かれているが、実際に
は接触している）に熱伝導して、薄いウェハも直ちに昇
温する。この窒化アルミニウムなどは、焼結体を用い、
しかもこれらの表面または内部にカーボンなどからなる
赤外線吸収材を設けることにより（黒色にすることによ
り）、より一層熱の吸収効率が向上する。この窒化アル
ミニウムの焼結体などは、前述の熱伝導率が高いこと、
熱容量が小さいこと、などの他に、熱的安定性が非常に
優れているため、１０００℃程度の高温にしても、反り
などが生ぜず、サセプタにウェハをしっかりと接触させ
ることができるため、ウェハの全面を非常に均一に加熱
することができる。その結果、このサセプタを用いるこ
とにより、半導体ウェハを直接加熱するよりも急熱急冷
を効率的に行うことが可能で、しかも全体が瞬時に昇温
されるため、スリップの発生を抑えることが可能とな
る。従って、急速加熱を実現しながら半導体ウェハ全体
を均一に急速加熱することができる。
するため、図２に断面説明図が示されるように、窒化ア
ルミニウム、窒化ガリウム、または窒化ホウ素などの１
つまたは２以上の混合物からなる焼結体により形成され
た支持台１１を用い、同様の材料により形成されたリン
グ１２がウェハ１０の側部に、カバー１３が上部にそれ
ぞれ設けられたサセプタを用い、ハロゲンランプなどに
より赤外線を照射することにより、サセプタが直ちに昇
温する。そして、窒化アルミニウムなどはその熱伝導率
が非常に高く、また熱容量が小さいため、前述の昇温速
度でウェハ１０の温度を上昇させ、接触するウェハ１０
（図では分解して図示されているため支持台１１とウェ
ハ１０とが分離しているように書かれているが、実際に
は接触している）に熱伝導して、薄いウェハも直ちに昇
温する。この窒化アルミニウムなどは、焼結体を用い、
しかもこれらの表面または内部にカーボンなどからなる
赤外線吸収材を設けることにより（黒色にすることによ
り）、より一層熱の吸収効率が向上する。この窒化アル
ミニウムの焼結体などは、前述の熱伝導率が高いこと、
熱容量が小さいこと、などの他に、熱的安定性が非常に
優れているため、１０００℃程度の高温にしても、反り
などが生ぜず、サセプタにウェハをしっかりと接触させ
ることができるため、ウェハの全面を非常に均一に加熱
することができる。その結果、このサセプタを用いるこ
とにより、半導体ウェハを直接加熱するよりも急熱急冷
を効率的に行うことが可能で、しかも全体が瞬時に昇温
されるため、スリップの発生を抑えることが可能とな
る。従って、急速加熱を実現しながら半導体ウェハ全体
を均一に急速加熱することができる。
【００１７】以上の条件でプラズマＣＶＤ法によりＳｉ
Ｎ膜を成膜したウェハに、急速加熱による４分間のアニ
ール処理を行った（設備の都合により２分間の急速加熱
を２回行った）ものＡ、同様に成膜して従来の抵抗加熱
炉による２時間のアニール処理を行ったものＢ、プラズ
マＣＶＤ法により成膜したのみで、アニール処理を行わ
ないものＣ、比較サンプルとしての、熱ＣＶＤ法により
８５０℃で同じ厚さのＳｉＮ膜を成膜したものＤ、のそ
れぞれについて、フッ酸系エッチャントによるエッチン
グ特性について調べた。エッチャントとしては、６３バ
ッファードフッ酸（フッ化アンモニウム２０重量％）を
用いた。
Ｎ膜を成膜したウェハに、急速加熱による４分間のアニ
ール処理を行った（設備の都合により２分間の急速加熱
を２回行った）ものＡ、同様に成膜して従来の抵抗加熱
炉による２時間のアニール処理を行ったものＢ、プラズ
マＣＶＤ法により成膜したのみで、アニール処理を行わ
ないものＣ、比較サンプルとしての、熱ＣＶＤ法により
８５０℃で同じ厚さのＳｉＮ膜を成膜したものＤ、のそ
れぞれについて、フッ酸系エッチャントによるエッチン
グ特性について調べた。エッチャントとしては、６３バ
ッファードフッ酸（フッ化アンモニウム２０重量％）を
用いた。
【００１８】前述の各処理を行ったＳｉＮ膜のエッチン
グ特性（時間に対するエッチング深さ（膜厚の変化））
をそれぞれ図３に示す。図３から明らかなように、本発
明の急速加熱処理を行ったものＡは、１５Å／分のエッ
チングスピードで、熱ＣＶＤ法により成膜したものＤの
１０Å／分と大差なく、フッ酸系エッチャントに対し
て、充分にマスクまたはエッチングストップ層として使
用できることが分る。一方、プラズマＣＶＤだけのもの
Ｃでは、２６０Å／分でエッチングマスクとしては使用
できず、抵抗加熱炉で２時間のアニールを行ったものＢ
もエッチングスピードは６０Å／分と遅くなってはいる
ものの、マスク材料としてはまだ問題がある。すなわ
ち、ただアニールを行えばよいというものではなく、急
速加熱によるアニール処理を行うことにより、プラズマ
ＣＶＤ法により成膜したＳｉＮ膜でも、フッ酸系エッチ
ャントに対して、充分に耐性のあるマスクとして使用で
きることが判明した。
グ特性（時間に対するエッチング深さ（膜厚の変化））
をそれぞれ図３に示す。図３から明らかなように、本発
明の急速加熱処理を行ったものＡは、１５Å／分のエッ
チングスピードで、熱ＣＶＤ法により成膜したものＤの
１０Å／分と大差なく、フッ酸系エッチャントに対し
て、充分にマスクまたはエッチングストップ層として使
用できることが分る。一方、プラズマＣＶＤだけのもの
Ｃでは、２６０Å／分でエッチングマスクとしては使用
できず、抵抗加熱炉で２時間のアニールを行ったものＢ
もエッチングスピードは６０Å／分と遅くなってはいる
ものの、マスク材料としてはまだ問題がある。すなわ
ち、ただアニールを行えばよいというものではなく、急
速加熱によるアニール処理を行うことにより、プラズマ
ＣＶＤ法により成膜したＳｉＮ膜でも、フッ酸系エッチ
ャントに対して、充分に耐性のあるマスクとして使用で
きることが判明した。
【００１９】急速加熱によるアニール処理を行ったもの
は僅か４分のアニール処理でも充分に耐性が向上するの
に対して、従来の加熱炉によるアニール処理によると２
時間の熱処理を行っても耐性が充分に向上しない理由は
つぎのように考えられる。すなわち、加熱炉によるアニ
ール処理では、昇温スピードが遅く、まずＳｉＮ膜の表
面の温度が上昇し、ついで順次内部の温度が昇温するた
め、表面の温度が上昇した時点で、表面の水素基が脱離
し、水素基が存在しない緻密な膜が形成され、その後に
内部の温度が上昇して水素基が脱離しても、表面に緻密
な膜があるため表面から出られなくなり、ＳｉＮ膜の内
部は当初のままの水素基を含有する膜から変質すること
ができない。そのため、表面の非常に薄い膜はフッ酸系
のエッチャントに対して耐性があるものの、その膜がエ
ッチングされてなくなると、エッチングされやすい膜に
なり、耐性が充分に向上しないためと考えられる。図３
において、エッチングの初期はエッチングレートが極端
に小さく、その後急速にエッチングレートが大きくなっ
ているのはこのためと考えられる。
は僅か４分のアニール処理でも充分に耐性が向上するの
に対して、従来の加熱炉によるアニール処理によると２
時間の熱処理を行っても耐性が充分に向上しない理由は
つぎのように考えられる。すなわち、加熱炉によるアニ
ール処理では、昇温スピードが遅く、まずＳｉＮ膜の表
面の温度が上昇し、ついで順次内部の温度が昇温するた
め、表面の温度が上昇した時点で、表面の水素基が脱離
し、水素基が存在しない緻密な膜が形成され、その後に
内部の温度が上昇して水素基が脱離しても、表面に緻密
な膜があるため表面から出られなくなり、ＳｉＮ膜の内
部は当初のままの水素基を含有する膜から変質すること
ができない。そのため、表面の非常に薄い膜はフッ酸系
のエッチャントに対して耐性があるものの、その膜がエ
ッチングされてなくなると、エッチングされやすい膜に
なり、耐性が充分に向上しないためと考えられる。図３
において、エッチングの初期はエッチングレートが極端
に小さく、その後急速にエッチングレートが大きくなっ
ているのはこのためと考えられる。
【００２０】これに対して、急速加熱処理を行うと、温
度上昇が早く、表面と内部とが殆ど同時に昇温する。そ
のため、表面に緻密な膜が形成される前に、内部の水素
基が脱離し、水素は外部に放出されて、表面から内部ま
で均一で緻密な膜となり、熱ＣＶＤ法により成膜したＳ
ｉＮ膜と同程度に耐性の強いＳｉＮ膜になるものと考え
られる。
度上昇が早く、表面と内部とが殆ど同時に昇温する。そ
のため、表面に緻密な膜が形成される前に、内部の水素
基が脱離し、水素は外部に放出されて、表面から内部ま
で均一で緻密な膜となり、熱ＣＶＤ法により成膜したＳ
ｉＮ膜と同程度に耐性の強いＳｉＮ膜になるものと考え
られる。
【００２１】さらに、アニール処理が急速加熱であるた
め、ＧａＡｓなどのように余り温度を上昇させることが
できない場合でも、高温の時間が非常に短く、半導体材
料が熱分解するなどの問題が生じない。そのため、半導
体層に欠陥を生じることがなく、特性に何らの影響も生
じない。
め、ＧａＡｓなどのように余り温度を上昇させることが
できない場合でも、高温の時間が非常に短く、半導体材
料が熱分解するなどの問題が生じない。そのため、半導
体層に欠陥を生じることがなく、特性に何らの影響も生
じない。
【００２２】前述の例では、ＧａＡｓからなる化合物半
導体の例であったが、前述のようにアニール処理の時間
が非常に短く、高温による影響が殆ど現れないため、Ａ
ｌ配線などを多層に配線するＩＣなどにおいても、従来
はＡｌ配線をした後の層間絶縁膜には熱ＣＶＤ法による
絶縁膜を設けることができなかったが、本発明によれ
ば、低温のプラズマＣＶＤ法によりＳｉＮ膜を設け、急
速加熱処理を施すことにより、熱ＣＶＤ法により設けた
のと同等の絶縁膜を設けることができる。
導体の例であったが、前述のようにアニール処理の時間
が非常に短く、高温による影響が殆ど現れないため、Ａ
ｌ配線などを多層に配線するＩＣなどにおいても、従来
はＡｌ配線をした後の層間絶縁膜には熱ＣＶＤ法による
絶縁膜を設けることができなかったが、本発明によれ
ば、低温のプラズマＣＶＤ法によりＳｉＮ膜を設け、急
速加熱処理を施すことにより、熱ＣＶＤ法により設けた
のと同等の絶縁膜を設けることができる。
【００２３】
【発明の効果】本発明によれば、半導体の製造プロセス
において、熱ＣＶＤ法を用いることができない場合に
も、プラズマＣＶＤ法によりＳｉＮを成膜してその後に
急速加熱処理を施すことにより、熱ＣＶＤ法により形成
したＳｉＮ膜と同様に水素濃度が低く、フッ酸系エッチ
ャントに対しても強い絶縁膜を得ることができるため、
非常に高特性の半導体装置を得ることができる。
において、熱ＣＶＤ法を用いることができない場合に
も、プラズマＣＶＤ法によりＳｉＮを成膜してその後に
急速加熱処理を施すことにより、熱ＣＶＤ法により形成
したＳｉＮ膜と同様に水素濃度が低く、フッ酸系エッチ
ャントに対しても強い絶縁膜を得ることができるため、
非常に高特性の半導体装置を得ることができる。
【図１】本発明の半導体装置の製造方法の一実施形態の
製造工程を示す図である。
製造工程を示す図である。
【図２】本発明の製造方法に用いる急速加熱処理に用い
るサセプタの一例の断面説明図である。
るサセプタの一例の断面説明図である。
【図３】本発明の製造方法による急速加熱処理をしたＳ
ｉＮ膜Ａと通常の加熱炉による熱処理をしたものＢを、
プラズマＣＶＤ法により成膜しただけものＣ、および熱
ＣＶＤ法により成膜したものＤと対比して示した図であ
る。
ｉＮ膜Ａと通常の加熱炉による熱処理をしたものＢを、
プラズマＣＶＤ法により成膜しただけものＣ、および熱
ＣＶＤ法により成膜したものＤと対比して示した図であ
る。
２ 半導体層 ３ 絶縁膜 ４ 電極
フロントページの続き Ｆターム(参考） 4M104 AA05 BB02 BB06 BB09 BB14 BB15 BB36 CC03 DD09 DD17 DD68 DD72 DD79 DD80 EE17 FF13 GG03 HH20 5F033 GG02 HH08 HH13 HH18 HH32 MM05 MM08 MM13 QQ08 QQ09 QQ20 QQ25 QQ28 QQ41 QQ74 QQ78 QQ82 QQ90 RR06 SS11 SS15 WW00 WW03 XX00 5F043 AA03 BB07 CC20 DD21 FF05 GG05 5F045 AA08 AB33 AC01 AC12 AD07 AF01 AF04 AF05 BB07 CA06 HA16 HA18 5F058 BA08 BB01 BB02 BC07 BC08 BF07 BF23 BF30 BH01 BJ01
Claims (3)
- 【請求項１】 半導体層上に絶縁膜を設け、該絶縁膜を
マスクまたはエッチングストップ層としてフッ酸系エッ
チャントによりエッチングをする半導体装置の製造方法
であって、前記絶縁膜を、プラズマＣＶＤ法により窒化
シリコン膜を成膜した後、窒素雰囲気中で急速加熱処理
を施すことにより形成することを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記急速加熱処理を、昇温速度が５０℃
／秒以上で、１０００℃以上に昇温することにより行う
請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記急速加熱処理を、窒化ガリウム、窒
化アルミニウム、および窒化ホウ素のいずれか１つまた
は２以上の混合物からなる支持台上に前記基板を載置し
てランプ照射をすることにより行う請求項１または２記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14088299A JP3959203B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14088299A JP3959203B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332013A true JP2000332013A (ja) | 2000-11-30 |
| JP3959203B2 JP3959203B2 (ja) | 2007-08-15 |
Family
ID=15278973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14088299A Expired - Fee Related JP3959203B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3959203B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193577A (ja) * | 2002-12-12 | 2004-07-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2006303403A (ja) * | 2005-04-22 | 2006-11-02 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2007531304A (ja) * | 2004-03-31 | 2007-11-01 | 東京エレクトロン株式会社 | チャンバー洗浄工程間の時間を延長する方法 |
-
1999
- 1999-05-21 JP JP14088299A patent/JP3959203B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193577A (ja) * | 2002-12-12 | 2004-07-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP4609980B2 (ja) * | 2002-12-12 | 2011-01-12 | 株式会社ハイニックスセミコンダクター | フラッシュメモリ素子の製造方法 |
| JP2007531304A (ja) * | 2004-03-31 | 2007-11-01 | 東京エレクトロン株式会社 | チャンバー洗浄工程間の時間を延長する方法 |
| JP2006303403A (ja) * | 2005-04-22 | 2006-11-02 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3959203B2 (ja) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270252A (en) | Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide | |
| JP5860580B2 (ja) | 半導体装置及びその製造方法 | |
| JP3082688B2 (ja) | 配線形成法 | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| US7811928B2 (en) | Semiconductor devices and fabrication methods thereof | |
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| CN100372128C (zh) | 一种锗硅肖特基二极管及其制作方法 | |
| EP0015064B1 (en) | Process for producing bipolar semiconductor device | |
| JP6686581B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| US6808993B2 (en) | Ultra-thin gate dielectrics | |
| US3753805A (en) | Method of producing planar, double-diffused semiconductor devices | |
| CN116864379B (zh) | 欧姆接触电极的制备方法 | |
| JP4036075B2 (ja) | ｐ型ＳｉＣ用電極の製造方法 | |
| US6558739B1 (en) | Titanium nitride/titanium tungsten alloy composite barrier layer for integrated circuits | |
| WO2021246280A1 (ja) | ＳｉＣ半導体素子の製造方法及びＳｉＣ半導体素子 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| CN110854188A (zh) | 一种低温形成P型SiC欧姆接触结构及制造方法 | |
| JPS6410106B2 (ja) | ||
| JPH06151354A (ja) | 半導体素子の電極形成方法 | |
| JPS6250974B2 (ja) | ||
| JPH05175182A (ja) | ウェーハ洗浄方法 | |
| JP2594702B2 (ja) | シリコン酸化膜及びそれを備えた半導体装置 | |
| JPS6218021A (ja) | 半導体装置の製造方法 | |
| JPH03222362A (ja) | 半導体装置の製造方法 | |
| JPH07107933B2 (ja) | ポリサイドパタ−ンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |