JP4036075B2 - ｐ型ＳｉＣ用電極の製造方法 - Google Patents
ｐ型ＳｉＣ用電極の製造方法 Download PDFInfo
- Publication number
- JP4036075B2 JP4036075B2 JP2002314301A JP2002314301A JP4036075B2 JP 4036075 B2 JP4036075 B2 JP 4036075B2 JP 2002314301 A JP2002314301 A JP 2002314301A JP 2002314301 A JP2002314301 A JP 2002314301A JP 4036075 B2 JP4036075 B2 JP 4036075B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- electrode material
- type sic
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はシリコンカーバイド(SiC)素子に関する。詳しくは、SiC素子に用いられる、p型SiC用電極に関する。
【０００２】
【従来の技術】
シリコンカーバイド(SiC)は、高周波電力デバイス、高温デバイス、オプトエレクトロニクスデバイスへの適用が期待されており、実用化に向けた研究が進められている。SiC素子用のp型電極、即ちp型SiCに対するオーミック電極としては、チタン(Ti)とアルミニウム(Al)を用いたもの（TiAl）が一般的である（特許文献１等参照）
【０００３】
【特許文献１】
特開平５−１３８１２号
【０００４】
【発明が解決しようとする課題】
一般に、素子ではオーミック電極を必要とする場合が多い。ところが、化合物半導体を用いた素子では、一般的に熱処理を経ることなく半導体材料層と電極との間のオーミック接合が得られず、即ち、単に金属層を形成した場合にはショットキを帯びることとなる。また、熱処理によるオーミック接合においては半導体材料、電極材料、熱処理温度、熱処理時間などにより、得られるコンタクト抵抗は大きく異なる。
現在、p型SiCに対する低抵抗オーミック・コンタクト材として期待されるTi/Alはかなりの低抵抗化が実現できているものの、低抵抗化のためには大量のAlに加えて1000℃程度での熱処理温度が必要であり、表面モホロジーの悪化、半導体結晶層への熱的損傷による素子機能、素子寿命の低下などの問題が指摘されていた。
本発明は以上の課題を解決すべくなされたものであり、表面モホロジーが良好で、電極の形成に伴う半導体結晶層への熱的損傷が少ないp型SiC用電極を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明者らは上記目的を達成すべく鋭意検討を重ねたところ、以下の発明を見出すに至った。即ち、
６００℃以下で共晶反応を生ずる第１の電極材料とアルミニウム(Al)からなる第２の電極材料とを含んでなる、p型SiC用電極である。
【０００６】
以上の構成のp型SiC用電極によれば、Alと共晶反応を生ずる第１の電極材料を添加することで、従来よりも低温の熱処理工程によりオーム性を得ることができ、電極表面の平坦性が向上する。また、電極形成に伴う半導体結晶層への熱的影響を小さくできる。したがって、本発明のp型SiC用電極を用いれば、素子特性の優れたSiC素子を作製することが可能となる。
【０００７】
本発明においてp型SiC用電極とは、p型のSiC半導体層上に形成される電極をいう。本発明のp型SiC用電極が適用されるp型SiC半導体の型は特に限定されず、後述の実施例で使用される4H型の他、6H型、15R型、21R型、3C型等を含む。また、本発明のp型SiC用電極が適用される素子の種類も特に限定されず、高周波電力デバイス、高温デバイス、オプトエレクトロニクスデバイス等に使用される各種素子に適用可能である。
【０００８】
第１の電極材料としては、比較的低温でSiと反応し、またAlと共晶反応を生ずる材料であれば特に限定されない。例えば、ゲルマニウム(Ge)等を用いることができる。この第１の材料を添加することによって低温での反応が促進されるので、コンタクト形成温度の低減を図ることができる。
【０００９】
本発明のp型SiC用電極は、第１の電極材料に加えて、アルミニウム(Al)からなる第２の電極材料を更に含んでいる。アルミニウムを含有させることによりコンタクト抵抗率の減少が図られ、オーミック性のより良好なp型SiC用電極を構成できる。
【００１０】
本発明のｐ型SiC用電極は、チタン(Ti)からなる第３の電極材料を更に含んでいることが好ましい。即ち、ゲルマニウムからなる第１の電極材料、アルミニウムからなる第２の電極材料、チタンからなる第３の電極材料を含有して構成することが好ましい。このようにチタンからなる第３の電極材料を含有させれば、さらなるコンタクト抵抗率の減少が図られる。
【００１１】
本発明のp型SiC用電極は、第１の電極材料からなる層（以下、「第１電極材料層」という）を備えていることが好ましく、当該第１電極材料層がp型SiC半導体層に接して形成されることがさらに好ましい。例えば、p型SiC半導体層上に第１の電極材料からなる層を形成し、続いて他の電極材料からなる層を積層し、これらを熱処理することにより本発明のp型SiC用電極を形成することができる。
【００１２】
本発明のp型SiC用電極が、第１の電極材料に加えて第２の電極材料を含有している態様では、第１電極材料層と第２の電極材料からなる層（以下、「第２電極材料層」という）を備えていることが好ましい。換言すれば、製造工程において、第１の電極材料層と第２の電極材料層が形成されることが好ましい。第１電極材料層と第２電極材料層の積層順序は特に限定されないが、p型SiC半導体層側から順に第１電極材料層、第２電極材料層が積層して形成されることが好ましい。また、上記の場合と同様に、第１電極材料層がp型SiC半導体層に接して形成されていることが好ましい。第１電極材料層と第２電極材料層との間に他の材料からなる層を介在させることもできる。また、第１電極材料層及び／又は第２電極材料層を複数設けることもでき、例えば、p型SiC半導体層側から順に、第１電極材料層／第２電極材料層／第１電極材料層を積層させて本発明のp型SiC用電極を構成してもよい。
【００１３】
本発明のp型SiC用電極が、第１の電極材料、第２の電極材料、及び第３の電極材料を含有している態様では、第１電極材料層、第２電極材料層、及び第３の電極材料からなる層（以下、「第３電極材料層」という）を備えていることが好ましい。換言すれば、製造工程において、第１の電極材料層、第２の電極材料層、及び第３電極材料層が形成されることが好ましい。これらの各層の積層順序は特に限定されないが、p型SiC半導体側から順に第１電極材料層、第３電極材料層、及び第２電極材料層が積層して形成されることが好ましい。また、上記の場合と同様に、第１電極材料層がp型SiC半導体層に接して形成されていることが好ましい。第１電極材料層と第３電極材料層との間、及び／又は第３電極層と第２電極層との間に他の材料からなる層を介在させることもできる。また、第１電極材料層、第３電極材料層、及び／又は第２電極材料層を複数設けることもできる。
【００１４】
第１電極層、第２電極層、及び第３電極層の形成方法は特に限定されず、MBE法、真空蒸着法、スパッタリング法、抵抗加熱法等を採用することができる。
本発明のp型SiC用電極は、上記の電極材料層（及びその他の層）をp型SiC半導体層上に積層した後、加熱処理することにより形成される。電極材料層の形成に先立って、p型SiC半導体を洗浄（例えば化学洗浄）しておくことが好ましい。電極材料を良好な状態で積層するためである。p型加熱処理は、p型SiC半導体層と本発明のp型SiC用電極との間にオーミック・コンタクトを形成するために行われる。
【００１５】
加熱温度、加熱時間は、良好なオーミック・コンタクトが形成されるように適宜調整される。
素子に与える熱ダメージを出来る限り抑制し、かつ加熱時間を短くして工業的生産性に適応する加熱温度としてこの発明では６００℃及びそれ以下の加熱温度を採用する。勿論、素子に熱ダメージが及ばない限りにおいて、６００℃を越える加熱温度を採用することができる。
加熱時間は、６００℃の加熱温度において、２５分以上とすることがこのましく、更に好ましくは３０分以上である。
加熱は真空状態で行うことが好ましい。不活性ガス雰囲気で加熱処理を行うこともできる。不活性ガスには窒素ガス、ヘリウムガス、アルゴンガス等を用いることができる。
【００１６】
【実験例】
以下、本発明の実験例を示す。
本実験例では、p型4H-SiCに対するGeAl系オーミック・コンタクト材の電気特性及び表面平坦性について検討を行った。
試料として、第１層がGe、第２層がTi、第３層がAlからなる電極を作製した。基板にはドープ濃度3.20x1018cm-3のp型4H-SiC(0001)エピウエハを用いた。また基材として純度99.99%のAl、純度99.999%のGe、純度99.99%のTiを用いた。基板は事前に1150℃、1hの犠牲酸化により、10nm程度の酸化膜を形成した。アセトン、メタノールで超音波洗浄、フォトリソグラフィにより円形パターンを描画後、希弗酸により酸化膜を除去した。基板を真空蒸着装置内に配置した後、まずGeを抵抗加熱により60nmの厚みに成膜し、次にTiは電子ビーム蒸着により80nmに成膜、最後にAlを抵抗加熱により360nmに成膜した。次いで、試料を基底真空度10-8Torr台の超高真空チャンバ内で600℃で熱処理し、10min毎にI-V測定を行った。
【００１７】
図１に(a)Ge/Ti/Alコンタクト600℃、30min熱処理後のI-V特性と比較のため(b)Ti/Al(50nm、141nm)コンタクト、600℃、30min熱処理後のI-V特性を示す。なお、(b)の曲線は横軸にほぼ一致している。測定には直径200μm、幅8μmの円形パターンを用いた。(b)Ti/Alコンタクトでは600℃、30minの熱処理ではほとんど電流が流れずショットキであるのに対して、(a)Ge/Ti/Alコンタクトではオーミックになっている。また、この時の同心円パターンを用いたTLM測定から比接触抵抗値は3.8x10-4(Ωcm2)であった。
【００１８】
【実施例】
以下、本発明の実施例を説明する。
図２は本発明の一実施例であるSiC素子１の構成を模式的に示した図である。SiC素子１は次のように作製することができる。
まず、気相成長装置チャンバ内にｎ型SiC基板１０を設置し、水素ガスをキャリアガスとして用い、原料ガスのモノシラン(SiH4)ガス及びプロパン(C3H8)を、不純物ガスのトリメチルアルミニウム((CH3)3Al)ガスをチャンバ内に供給し、約1400℃の成長温度でp型SiC層１１を約5μm形成する。尚、周知の分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等の方法でｐ型SiC層１１を形成することもできる。
【００１９】
次に、1150℃、60分、O2雰囲気で犠牲酸化を行い、p型SiC１１表面にSiO2膜１２を約10nm製膜する。フォトリソグラフィーにより電極パターニングを行った後、一部のSiO2膜を希弗酸で剥離する。続いて、Ge層２１を電子ビーム法により約60μm形成する。同様にTi層２２を電子ビーム法により、Al層２３を抵抗加熱法によりそれぞれ形成した後、リフトオフ工程により電極パターンを形成する。以上の工程により、図５に示す様に、Ge、Ti、Alが順に積層されたp電極２０が作製される。
【００２０】
次に、p型SiC１１とp電極２０との間のオーミック・コンタクトを形成するために、超高真空チャンバ内で６００℃、３０分の熱処理を施す。
続いて、ｎ型SiC１０の表面にVとAlからなるｎ型電極３０を蒸着法により形成する。以上の工程の後、スクライバ等を用いてチップの分離工程を行い、SiC素子１を得る。
【００２１】
この発明は、上記発明の実施の形態の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。また、この発明がSiC上のIII族窒化物系化合物半導体等、SiCを用いた他の半導体素子に用いることができることは言うまでもない。
【図面の簡単な説明】
【図１】図１は実験例の結果を示すグラフであり、600℃、30分間熱処理後の各試料の電流-電圧(I-V)特性が示される。(a)はGe/Ti/Al、(b)はTi/Alである。
【図２】図２は本発明の一実施例であるSiC素子１の構成を模式的に示した図である。
【符号の説明】
１ SiC素子
１０ n型SiC基板
１１ p型SiC層
１２ SiO2膜
２０ p型電極
２１ Ge層
２２ Ti層
２３ Al層
３０ n電極
【産業上の利用分野】
本発明はシリコンカーバイド(SiC)素子に関する。詳しくは、SiC素子に用いられる、p型SiC用電極に関する。
【０００２】
【従来の技術】
シリコンカーバイド(SiC)は、高周波電力デバイス、高温デバイス、オプトエレクトロニクスデバイスへの適用が期待されており、実用化に向けた研究が進められている。SiC素子用のp型電極、即ちp型SiCに対するオーミック電極としては、チタン(Ti)とアルミニウム(Al)を用いたもの（TiAl）が一般的である（特許文献１等参照）
【０００３】
【特許文献１】
特開平５−１３８１２号
【０００４】
【発明が解決しようとする課題】
一般に、素子ではオーミック電極を必要とする場合が多い。ところが、化合物半導体を用いた素子では、一般的に熱処理を経ることなく半導体材料層と電極との間のオーミック接合が得られず、即ち、単に金属層を形成した場合にはショットキを帯びることとなる。また、熱処理によるオーミック接合においては半導体材料、電極材料、熱処理温度、熱処理時間などにより、得られるコンタクト抵抗は大きく異なる。
現在、p型SiCに対する低抵抗オーミック・コンタクト材として期待されるTi/Alはかなりの低抵抗化が実現できているものの、低抵抗化のためには大量のAlに加えて1000℃程度での熱処理温度が必要であり、表面モホロジーの悪化、半導体結晶層への熱的損傷による素子機能、素子寿命の低下などの問題が指摘されていた。
本発明は以上の課題を解決すべくなされたものであり、表面モホロジーが良好で、電極の形成に伴う半導体結晶層への熱的損傷が少ないp型SiC用電極を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明者らは上記目的を達成すべく鋭意検討を重ねたところ、以下の発明を見出すに至った。即ち、
６００℃以下で共晶反応を生ずる第１の電極材料とアルミニウム(Al)からなる第２の電極材料とを含んでなる、p型SiC用電極である。
【０００６】
以上の構成のp型SiC用電極によれば、Alと共晶反応を生ずる第１の電極材料を添加することで、従来よりも低温の熱処理工程によりオーム性を得ることができ、電極表面の平坦性が向上する。また、電極形成に伴う半導体結晶層への熱的影響を小さくできる。したがって、本発明のp型SiC用電極を用いれば、素子特性の優れたSiC素子を作製することが可能となる。
【０００７】
本発明においてp型SiC用電極とは、p型のSiC半導体層上に形成される電極をいう。本発明のp型SiC用電極が適用されるp型SiC半導体の型は特に限定されず、後述の実施例で使用される4H型の他、6H型、15R型、21R型、3C型等を含む。また、本発明のp型SiC用電極が適用される素子の種類も特に限定されず、高周波電力デバイス、高温デバイス、オプトエレクトロニクスデバイス等に使用される各種素子に適用可能である。
【０００８】
第１の電極材料としては、比較的低温でSiと反応し、またAlと共晶反応を生ずる材料であれば特に限定されない。例えば、ゲルマニウム(Ge)等を用いることができる。この第１の材料を添加することによって低温での反応が促進されるので、コンタクト形成温度の低減を図ることができる。
【０００９】
本発明のp型SiC用電極は、第１の電極材料に加えて、アルミニウム(Al)からなる第２の電極材料を更に含んでいる。アルミニウムを含有させることによりコンタクト抵抗率の減少が図られ、オーミック性のより良好なp型SiC用電極を構成できる。
【００１０】
本発明のｐ型SiC用電極は、チタン(Ti)からなる第３の電極材料を更に含んでいることが好ましい。即ち、ゲルマニウムからなる第１の電極材料、アルミニウムからなる第２の電極材料、チタンからなる第３の電極材料を含有して構成することが好ましい。このようにチタンからなる第３の電極材料を含有させれば、さらなるコンタクト抵抗率の減少が図られる。
【００１１】
本発明のp型SiC用電極は、第１の電極材料からなる層（以下、「第１電極材料層」という）を備えていることが好ましく、当該第１電極材料層がp型SiC半導体層に接して形成されることがさらに好ましい。例えば、p型SiC半導体層上に第１の電極材料からなる層を形成し、続いて他の電極材料からなる層を積層し、これらを熱処理することにより本発明のp型SiC用電極を形成することができる。
【００１２】
本発明のp型SiC用電極が、第１の電極材料に加えて第２の電極材料を含有している態様では、第１電極材料層と第２の電極材料からなる層（以下、「第２電極材料層」という）を備えていることが好ましい。換言すれば、製造工程において、第１の電極材料層と第２の電極材料層が形成されることが好ましい。第１電極材料層と第２電極材料層の積層順序は特に限定されないが、p型SiC半導体層側から順に第１電極材料層、第２電極材料層が積層して形成されることが好ましい。また、上記の場合と同様に、第１電極材料層がp型SiC半導体層に接して形成されていることが好ましい。第１電極材料層と第２電極材料層との間に他の材料からなる層を介在させることもできる。また、第１電極材料層及び／又は第２電極材料層を複数設けることもでき、例えば、p型SiC半導体層側から順に、第１電極材料層／第２電極材料層／第１電極材料層を積層させて本発明のp型SiC用電極を構成してもよい。
【００１３】
本発明のp型SiC用電極が、第１の電極材料、第２の電極材料、及び第３の電極材料を含有している態様では、第１電極材料層、第２電極材料層、及び第３の電極材料からなる層（以下、「第３電極材料層」という）を備えていることが好ましい。換言すれば、製造工程において、第１の電極材料層、第２の電極材料層、及び第３電極材料層が形成されることが好ましい。これらの各層の積層順序は特に限定されないが、p型SiC半導体側から順に第１電極材料層、第３電極材料層、及び第２電極材料層が積層して形成されることが好ましい。また、上記の場合と同様に、第１電極材料層がp型SiC半導体層に接して形成されていることが好ましい。第１電極材料層と第３電極材料層との間、及び／又は第３電極層と第２電極層との間に他の材料からなる層を介在させることもできる。また、第１電極材料層、第３電極材料層、及び／又は第２電極材料層を複数設けることもできる。
【００１４】
第１電極層、第２電極層、及び第３電極層の形成方法は特に限定されず、MBE法、真空蒸着法、スパッタリング法、抵抗加熱法等を採用することができる。
本発明のp型SiC用電極は、上記の電極材料層（及びその他の層）をp型SiC半導体層上に積層した後、加熱処理することにより形成される。電極材料層の形成に先立って、p型SiC半導体を洗浄（例えば化学洗浄）しておくことが好ましい。電極材料を良好な状態で積層するためである。p型加熱処理は、p型SiC半導体層と本発明のp型SiC用電極との間にオーミック・コンタクトを形成するために行われる。
【００１５】
加熱温度、加熱時間は、良好なオーミック・コンタクトが形成されるように適宜調整される。
素子に与える熱ダメージを出来る限り抑制し、かつ加熱時間を短くして工業的生産性に適応する加熱温度としてこの発明では６００℃及びそれ以下の加熱温度を採用する。勿論、素子に熱ダメージが及ばない限りにおいて、６００℃を越える加熱温度を採用することができる。
加熱時間は、６００℃の加熱温度において、２５分以上とすることがこのましく、更に好ましくは３０分以上である。
加熱は真空状態で行うことが好ましい。不活性ガス雰囲気で加熱処理を行うこともできる。不活性ガスには窒素ガス、ヘリウムガス、アルゴンガス等を用いることができる。
【００１６】
【実験例】
以下、本発明の実験例を示す。
本実験例では、p型4H-SiCに対するGeAl系オーミック・コンタクト材の電気特性及び表面平坦性について検討を行った。
試料として、第１層がGe、第２層がTi、第３層がAlからなる電極を作製した。基板にはドープ濃度3.20x1018cm-3のp型4H-SiC(0001)エピウエハを用いた。また基材として純度99.99%のAl、純度99.999%のGe、純度99.99%のTiを用いた。基板は事前に1150℃、1hの犠牲酸化により、10nm程度の酸化膜を形成した。アセトン、メタノールで超音波洗浄、フォトリソグラフィにより円形パターンを描画後、希弗酸により酸化膜を除去した。基板を真空蒸着装置内に配置した後、まずGeを抵抗加熱により60nmの厚みに成膜し、次にTiは電子ビーム蒸着により80nmに成膜、最後にAlを抵抗加熱により360nmに成膜した。次いで、試料を基底真空度10-8Torr台の超高真空チャンバ内で600℃で熱処理し、10min毎にI-V測定を行った。
【００１７】
図１に(a)Ge/Ti/Alコンタクト600℃、30min熱処理後のI-V特性と比較のため(b)Ti/Al(50nm、141nm)コンタクト、600℃、30min熱処理後のI-V特性を示す。なお、(b)の曲線は横軸にほぼ一致している。測定には直径200μm、幅8μmの円形パターンを用いた。(b)Ti/Alコンタクトでは600℃、30minの熱処理ではほとんど電流が流れずショットキであるのに対して、(a)Ge/Ti/Alコンタクトではオーミックになっている。また、この時の同心円パターンを用いたTLM測定から比接触抵抗値は3.8x10-4(Ωcm2)であった。
【００１８】
【実施例】
以下、本発明の実施例を説明する。
図２は本発明の一実施例であるSiC素子１の構成を模式的に示した図である。SiC素子１は次のように作製することができる。
まず、気相成長装置チャンバ内にｎ型SiC基板１０を設置し、水素ガスをキャリアガスとして用い、原料ガスのモノシラン(SiH4)ガス及びプロパン(C3H8)を、不純物ガスのトリメチルアルミニウム((CH3)3Al)ガスをチャンバ内に供給し、約1400℃の成長温度でp型SiC層１１を約5μm形成する。尚、周知の分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等の方法でｐ型SiC層１１を形成することもできる。
【００１９】
次に、1150℃、60分、O2雰囲気で犠牲酸化を行い、p型SiC１１表面にSiO2膜１２を約10nm製膜する。フォトリソグラフィーにより電極パターニングを行った後、一部のSiO2膜を希弗酸で剥離する。続いて、Ge層２１を電子ビーム法により約60μm形成する。同様にTi層２２を電子ビーム法により、Al層２３を抵抗加熱法によりそれぞれ形成した後、リフトオフ工程により電極パターンを形成する。以上の工程により、図５に示す様に、Ge、Ti、Alが順に積層されたp電極２０が作製される。
【００２０】
次に、p型SiC１１とp電極２０との間のオーミック・コンタクトを形成するために、超高真空チャンバ内で６００℃、３０分の熱処理を施す。
続いて、ｎ型SiC１０の表面にVとAlからなるｎ型電極３０を蒸着法により形成する。以上の工程の後、スクライバ等を用いてチップの分離工程を行い、SiC素子１を得る。
【００２１】
この発明は、上記発明の実施の形態の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。また、この発明がSiC上のIII族窒化物系化合物半導体等、SiCを用いた他の半導体素子に用いることができることは言うまでもない。
【図面の簡単な説明】
【図１】図１は実験例の結果を示すグラフであり、600℃、30分間熱処理後の各試料の電流-電圧(I-V)特性が示される。(a)はGe/Ti/Al、(b)はTi/Alである。
【図２】図２は本発明の一実施例であるSiC素子１の構成を模式的に示した図である。
【符号の説明】
１ SiC素子
１０ n型SiC基板
１１ p型SiC層
１２ SiO2膜
２０ p型電極
２１ Ge層
２２ Ti層
２３ Al層
３０ n電極
Claims (1)
- p 型 SiC を洗浄するステップと、
前記 p 型 SiC 上に、ゲルマニウム (Ge) からなる第１層、チタン (Ti) からなる第２層、及びアルミニウム (Al) からなる第３層を順次形成する層形成ステップと、
６００℃以下の温度で加熱処理して前記ゲルマニウムと前記アルミニウムとを共晶反応させるとともに、前記ｐ型 SiC に対するオーミック・コンタクトを形成する加熱ステップと、を含むことを特徴とするｐ型 SiC 用電極の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314301A JP4036075B2 (ja) | 2002-10-29 | 2002-10-29 | ｐ型ＳｉＣ用電極の製造方法 |
| US10/695,439 US7564062B2 (en) | 2002-10-29 | 2003-10-29 | Electrode for p-type SiC |
| TW092130025A TWI246204B (en) | 2002-10-29 | 2003-10-29 | Electrode for p-type SiC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314301A JP4036075B2 (ja) | 2002-10-29 | 2002-10-29 | ｐ型ＳｉＣ用電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004152860A JP2004152860A (ja) | 2004-05-27 |
| JP4036075B2 true JP4036075B2 (ja) | 2008-01-23 |
Family
ID=32458645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002314301A Expired - Fee Related JP4036075B2 (ja) | 2002-10-29 | 2002-10-29 | ｐ型ＳｉＣ用電極の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7564062B2 (ja) |
| JP (1) | JP4036075B2 (ja) |
| TW (1) | TWI246204B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5286677B2 (ja) * | 2007-03-13 | 2013-09-11 | トヨタ自動車株式会社 | Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法 |
| CN106981509A (zh) * | 2017-04-06 | 2017-07-25 | 北京世纪金光半导体有限公司 | 一种碳化硅功率器件的多层金属电极结构 |
| DE102020203618A1 (de) * | 2020-03-20 | 2021-09-23 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Erzeugung eines ohmschen Kontakts auf einer kristallographischen C-Seite eines Siliziumkarbidsubstrats und ohmscher Kontakt |
| CN114171597B (zh) * | 2021-10-18 | 2023-03-21 | 浙江芯科半导体有限公司 | 一种低源极接触电阻的SiC MOSFET器件及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2940699B2 (ja) * | 1990-07-30 | 1999-08-25 | 三洋電機株式会社 | ｐ型ＳｉＣの電極形成方法 |
| JPH04196420A (ja) | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体装置の構造及び製造方法 |
| JPH04225568A (ja) | 1990-12-27 | 1992-08-14 | Toshiba Corp | 半導体装置のコンタクト構造及びその製造方法 |
| JPH0513812A (ja) | 1991-07-04 | 1993-01-22 | Sharp Corp | 発光ダイオード |
| SE504916C2 (sv) * | 1995-01-18 | 1997-05-26 | Ericsson Telefon Ab L M | Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt |
| JPH10294531A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 窒化物化合物半導体発光素子 |
| JP3696055B2 (ja) * | 2000-06-27 | 2005-09-14 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2002252233A (ja) | 2001-02-22 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4026339B2 (ja) * | 2001-09-06 | 2007-12-26 | 豊田合成株式会社 | ＳｉＣ用電極及びその製造方法 |
-
2002
- 2002-10-29 JP JP2002314301A patent/JP4036075B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-29 TW TW092130025A patent/TWI246204B/zh not_active IP Right Cessation
- 2003-10-29 US US10/695,439 patent/US7564062B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7564062B2 (en) | 2009-07-21 |
| TW200415803A (en) | 2004-08-16 |
| JP2004152860A (ja) | 2004-05-27 |
| US20060169985A1 (en) | 2006-08-03 |
| TWI246204B (en) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4026339B2 (ja) | ＳｉＣ用電極及びその製造方法 | |
| US6599644B1 (en) | Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide | |
| JP3930561B2 (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
| CN102163627B (zh) | 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法 | |
| JP4100652B2 (ja) | ＳｉＣショットキーダイオード | |
| JP4210823B2 (ja) | シヨットキバリアダイオード及びその製造方法 | |
| JP5150802B2 (ja) | 窒化物基半導体デバイスのための低ドープ層 | |
| JP4501488B2 (ja) | 炭化珪素半導体のオーミック電極及びその製造方法 | |
| CN101567383B (zh) | 一种用于碳化硅的欧姆电极结构的制造方法 | |
| JPH05299635A (ja) | 耐熱性オーミック電極を備えたダイヤモンド薄膜及びその製造方法 | |
| JP4036075B2 (ja) | ｐ型ＳｉＣ用電極の製造方法 | |
| CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
| WO2010073455A1 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP3856729B2 (ja) | 半導体装置およびその製造方法 | |
| US9035323B2 (en) | Silicon carbide barrier diode | |
| JP2008072146A (ja) | ＳｉＣショットキーダイオードの製造方法 | |
| JP3525150B2 (ja) | 炭化けい素半導体基板の製造方法 | |
| JP3924628B2 (ja) | ＳｉＣショットキーダイオードの製造方法 | |
| JP4029731B2 (ja) | 半導体装置の製造方法 | |
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| JPH0757904A (ja) | ダイヤモンド半導体装置 | |
| JPH08316498A (ja) | ダイヤモンド半導体整流素子 | |
| JP2008227405A (ja) | ｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法 | |
| CN119208356A (zh) | 一种降低接触电阻的碳化硅器件的结构及其制作方法 | |
| JP2000012831A (ja) | オーミック電極とその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |