JP2002252233A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002252233A JP2002252233A JP2001047000A JP2001047000A JP2002252233A JP 2002252233 A JP2002252233 A JP 2002252233A JP 2001047000 A JP2001047000 A JP 2001047000A JP 2001047000 A JP2001047000 A JP 2001047000A JP 2002252233 A JP2002252233 A JP 2002252233A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- layer
- sige
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims description 35
- 239000013078 crystal Substances 0.000 claims description 31
- 239000000203 mixture Substances 0.000 claims description 21
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 16
- 229910010271 silicon carbide Inorganic materials 0.000 description 71
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 70
- 239000012535 impurity Substances 0.000 description 25
- 230000005669 field effect Effects 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000518994 Conta Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
(57)【要約】
【課題】SiCよりなる基板上に低抵抗のオーミック電
極を高温の熱処理なしで形成する構成とその製造方法を
提供する。 【解決手段】SiC11、12上に形成されたSiGe
層15と、前記SiGe層15上に形成されたオーミッ
ク電極18とを備えている半導体装置とする。
極を高温の熱処理なしで形成する構成とその製造方法を
提供する。 【解決手段】SiC11、12上に形成されたSiGe
層15と、前記SiGe層15上に形成されたオーミッ
ク電極18とを備えている半導体装置とする。
Description
【0001】
【発明の属する技術分野】本発明は、バンドギャップの
大きい炭化シリコンよりなる基板上にオーミック電極を
形成した半導体装置及びその製造方法に関する。
大きい炭化シリコンよりなる基板上にオーミック電極を
形成した半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近年、炭化シリコン(以下、SiCと呼
ぶ。)よりなる半導体は、そのワイドバンドギャップ特
性の物性的優位性や、構成元素がほぼ無尽蔵にあること
から、次世代を担う半導体材料として大きな注目を集め
ている。SiCは結晶構造が共有性結合であるため、物
質的に極めて安定であって、バンドギャップが大きい。
そのため金属とSiCの接合面では、ショットキィ接触
は容易に形成できるが、オーミック接触は難しく、オー
ミック接触を形成するには適切な材料選択と非常に高い
熱処理を必要とする。
ぶ。)よりなる半導体は、そのワイドバンドギャップ特
性の物性的優位性や、構成元素がほぼ無尽蔵にあること
から、次世代を担う半導体材料として大きな注目を集め
ている。SiCは結晶構造が共有性結合であるため、物
質的に極めて安定であって、バンドギャップが大きい。
そのため金属とSiCの接合面では、ショットキィ接触
は容易に形成できるが、オーミック接触は難しく、オー
ミック接触を形成するには適切な材料選択と非常に高い
熱処理を必要とする。
【0003】以下、従来の構成を用いたオーミック電極
形成方法を図面を参照しながら説明する。図6は従来の
SiC半導体装置の一つである電界効果型トランジスタ
の構造を示す断面図、図12(a)〜(d)はその製造
方法を示す工程断面図である。先ず、図12(a)に示
すように、SiC基板61の上面に不純物が低濃度にド
ープされたSiC62、不純物が高濃度にドープされた
SiC63を結晶成長により形成する。次に、同図
(b)に示すように、最上層の前記SiC63の一部を
除去し、前記SiC62を露出する。その後、同図
(c)に示すように、オーミック電極68を前記SiC
63上に形成し、高温熱処理をしてオーミック接触を得
る。前記オーミック電極68は、ドレイン電極及びソー
ス電極となる。さらに、同図(d)に示すように、ゲー
ト電極69を前記SiC62上に形成してショットキィ
接触を得る。
形成方法を図面を参照しながら説明する。図6は従来の
SiC半導体装置の一つである電界効果型トランジスタ
の構造を示す断面図、図12(a)〜(d)はその製造
方法を示す工程断面図である。先ず、図12(a)に示
すように、SiC基板61の上面に不純物が低濃度にド
ープされたSiC62、不純物が高濃度にドープされた
SiC63を結晶成長により形成する。次に、同図
(b)に示すように、最上層の前記SiC63の一部を
除去し、前記SiC62を露出する。その後、同図
(c)に示すように、オーミック電極68を前記SiC
63上に形成し、高温熱処理をしてオーミック接触を得
る。前記オーミック電極68は、ドレイン電極及びソー
ス電極となる。さらに、同図(d)に示すように、ゲー
ト電極69を前記SiC62上に形成してショットキィ
接触を得る。
【0004】以上の工程を経て、図6に示す従来の構成
によるSiC電界効果型トランジスタが完成する。な
お、前記SiC63の除去の工程はオーミック電極68
の形成後に行なわれる場合もある。オーミック接触を得
るための熱処理の一般的方法は、SiC基板61を高周
波加熱炉の加熱コイルの間に挿入し、1000℃から1
600℃程度の高温で行なわれる。この方法は、例え
ば、C.Arnodo他,「Nickeland molybdenum ohmic conta
cts on silicon carbide」,Institute of PhysicsConfe
rence Series Number 142,pp.577-580, 1996 等に開示
されている。
によるSiC電界効果型トランジスタが完成する。な
お、前記SiC63の除去の工程はオーミック電極68
の形成後に行なわれる場合もある。オーミック接触を得
るための熱処理の一般的方法は、SiC基板61を高周
波加熱炉の加熱コイルの間に挿入し、1000℃から1
600℃程度の高温で行なわれる。この方法は、例え
ば、C.Arnodo他,「Nickeland molybdenum ohmic conta
cts on silicon carbide」,Institute of PhysicsConfe
rence Series Number 142,pp.577-580, 1996 等に開示
されている。
【0005】
【発明が解決しようとする課題】しかしながら、前記従
来の構成によるオーミック電極形成方法では、熱処理の
温度域がSiやGaAsなどの従来の半導体材料の耐熱
条件より遙かに高く、且つ最終的に得られるオーミック
接触の抵抗も高い。加えてオーミック電極となる金属材
料はこれより融点の高いものが必要であり、高融点金属
などに選択が限られる。さらに、この温度域はSiC結
晶の成長温度やイオン注入後に行なわれる活性化のため
の熱処理温度にも近く、結晶に対するダメージや不純物
の再拡散などを引き起こすおそれがある。また、設備面
からも高温熱処理を行なうための高周波加熱炉などの特
殊な装置と、複雑な温度管理や雰囲気ガス管理、高温に
対する安全性管理等を必要とするなど、種々の問題点を
有しており、SiC半導体装置の実用化・量産化の大き
な障壁となっている。
来の構成によるオーミック電極形成方法では、熱処理の
温度域がSiやGaAsなどの従来の半導体材料の耐熱
条件より遙かに高く、且つ最終的に得られるオーミック
接触の抵抗も高い。加えてオーミック電極となる金属材
料はこれより融点の高いものが必要であり、高融点金属
などに選択が限られる。さらに、この温度域はSiC結
晶の成長温度やイオン注入後に行なわれる活性化のため
の熱処理温度にも近く、結晶に対するダメージや不純物
の再拡散などを引き起こすおそれがある。また、設備面
からも高温熱処理を行なうための高周波加熱炉などの特
殊な装置と、複雑な温度管理や雰囲気ガス管理、高温に
対する安全性管理等を必要とするなど、種々の問題点を
有しており、SiC半導体装置の実用化・量産化の大き
な障壁となっている。
【0006】そこで、本発明は前記従来の問題を解決す
るため、SiCよりなる基板上に低抵抗のオーミック電
極を高温の熱処理なしで形成する構成とその製造方法を
提供することを目的とする。
るため、SiCよりなる基板上に低抵抗のオーミック電
極を高温の熱処理なしで形成する構成とその製造方法を
提供することを目的とする。
【0007】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、SiCよりなる基板とオーミック電極と
の間にSiGe層を介在させて、オーミック接触を実現
するものである。
め、本発明は、SiCよりなる基板とオーミック電極と
の間にSiGe層を介在させて、オーミック接触を実現
するものである。
【0008】本発明の第1の半導体装置は、SiC上に
形成されたSiGe層と、前記SiGe層上に形成され
たオーミック電極とを備えていることを特徴とする。
形成されたSiGe層と、前記SiGe層上に形成され
たオーミック電極とを備えていることを特徴とする。
【0009】本発明の第2の半導体装置は、SiC上に
形成されたSi層と、前記Si層上に形成されたSiG
e層と、前記SiGe層上に形成されたオーミック電極
とを備えていることを特徴とする。
形成されたSi層と、前記Si層上に形成されたSiG
e層と、前記SiGe層上に形成されたオーミック電極
とを備えていることを特徴とする。
【0010】本発明の第3の半導体装置は、SiC上に
形成されたSiCからSi、さらにSiからSiGeへ
と連続的に組成が変わる半導体層と、前記半導体層上に
形成されたオーミック電極とを備えていることを特徴と
する。
形成されたSiCからSi、さらにSiからSiGeへ
と連続的に組成が変わる半導体層と、前記半導体層上に
形成されたオーミック電極とを備えていることを特徴と
する。
【0011】本発明の第4の半導体装置は、SiC上に
形成されたSiCからSiGeへと連続的にCの組成比
を減らしながら、且つ、連続的にGeの組成比を増やし
ながら組成が変わる半導体層と、前記半導体層上に形成
されたオーミック電極とを備えていることを特徴とす
る。
形成されたSiCからSiGeへと連続的にCの組成比
を減らしながら、且つ、連続的にGeの組成比を増やし
ながら組成が変わる半導体層と、前記半導体層上に形成
されたオーミック電極とを備えていることを特徴とす
る。
【0012】また、本発明の半導体装置は、前記SiG
e層又はそれを含む前記半導体層が、p型領域上とn型
領域上のいずれにも形成されていることが好ましい。
e層又はそれを含む前記半導体層が、p型領域上とn型
領域上のいずれにも形成されていることが好ましい。
【0013】また、本発明の半導体装置は、前記SiC
上にゲート電極が形成されていることが好ましい。
上にゲート電極が形成されていることが好ましい。
【0014】また、本発明の半導体装置は、前記ゲート
電極が、Si酸化膜上に形成されていることが好まし
い。
電極が、Si酸化膜上に形成されていることが好まし
い。
【0015】本発明の半導体装置の第1の製造方法は、
SiC上にSiGe層を結晶成長させる工程と、前記S
iGe層上にオーミック電極を形成する工程とを備えて
いることを特徴とする。
SiC上にSiGe層を結晶成長させる工程と、前記S
iGe層上にオーミック電極を形成する工程とを備えて
いることを特徴とする。
【0016】本発明の半導体装置の第2の製造方法は、
SiC上にSi層を結晶成長させる工程と、前記Si層
上にSiGe層を結晶成長させる工程と、前記SiGe
層上にオーミック電極を形成する工程とを備えているこ
とを特徴とする。
SiC上にSi層を結晶成長させる工程と、前記Si層
上にSiGe層を結晶成長させる工程と、前記SiGe
層上にオーミック電極を形成する工程とを備えているこ
とを特徴とする。
【0017】本発明の半導体装置の第3の製造方法は、
SiC上にSiCからSi、さらにSiからSiGeへ
と連続的に組成が変わる半導体層を結晶成長させる工程
と、前記半導体層上にオーミック電極を形成する工程と
を備えていることを特徴とする。
SiC上にSiCからSi、さらにSiからSiGeへ
と連続的に組成が変わる半導体層を結晶成長させる工程
と、前記半導体層上にオーミック電極を形成する工程と
を備えていることを特徴とする。
【0018】本発明の半導体装置の第4の製造方法は、
SiC上にSiCからSiGeへと連続的にCの組成比
を減らしながら、且つ、連続的にGeの組成比を増やし
ながら組成が変わる半導体層を結晶成長させる工程と、
前記半導体層上にオーミック電極を形成する工程とを備
えていることを特徴とする。
SiC上にSiCからSiGeへと連続的にCの組成比
を減らしながら、且つ、連続的にGeの組成比を増やし
ながら組成が変わる半導体層を結晶成長させる工程と、
前記半導体層上にオーミック電極を形成する工程とを備
えていることを特徴とする。
【0019】また、本発明の半導体装置の製造方法は、
前記SiGe層又はそれを含む前記半導体層をp型領域
上とn型領域上のいずれにも結晶成長させることが好ま
しい。
前記SiGe層又はそれを含む前記半導体層をp型領域
上とn型領域上のいずれにも結晶成長させることが好ま
しい。
【0020】また、本発明の半導体装置の製造方法は、
前記SiC上にゲート電極を形成する工程を備えている
ことが好ましい。
前記SiC上にゲート電極を形成する工程を備えている
ことが好ましい。
【0021】また、本発明の半導体装置の製造方法は、
前記ゲート電極が、Si酸化膜上に形成されていること
が好ましい。
前記ゲート電極が、Si酸化膜上に形成されていること
が好ましい。
【0022】本発明の第1から第4の半導体装置及び第
1から第4の半導体装置の製造方法によると、オーミッ
ク電極はバンドギャップの小さいSiGe上に形成され
るため、オーミック接触を得るための熱処理は非常に低
温になるか、若しくはSiGeの不純物濃度が十分に高
ければ、熱処理は全く不要になる。また、金属の選択の
自由度も大きく、他のプロセスに合致したものを選ぶこ
とができる。当然ながら、通常のシリコン半導体に配線
として用いられる高濃度にドープされたポリシリコンで
もオーミック接触が形成できる。さらに、オーミック接
触の形成において真性半導体部の熱履歴による劣化を引
き起こさないので、安定なデバイス特性が再現する。
1から第4の半導体装置の製造方法によると、オーミッ
ク電極はバンドギャップの小さいSiGe上に形成され
るため、オーミック接触を得るための熱処理は非常に低
温になるか、若しくはSiGeの不純物濃度が十分に高
ければ、熱処理は全く不要になる。また、金属の選択の
自由度も大きく、他のプロセスに合致したものを選ぶこ
とができる。当然ながら、通常のシリコン半導体に配線
として用いられる高濃度にドープされたポリシリコンで
もオーミック接触が形成できる。さらに、オーミック接
触の形成において真性半導体部の熱履歴による劣化を引
き起こさないので、安定なデバイス特性が再現する。
【0023】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
する。
【0024】(実施形態1)本発明の第1の実施形態を
図面を参照しながら説明する。先ず、図1は本発明の第
1の構成によるSiC電界効果型トランジスタの構造を
示す断面図、図7(a)〜(d)はその製造方法を示す
工程断面図である。
図面を参照しながら説明する。先ず、図1は本発明の第
1の構成によるSiC電界効果型トランジスタの構造を
示す断面図、図7(a)〜(d)はその製造方法を示す
工程断面図である。
【0025】図7(a)に示すように、SiC基板11
の上面に不純物が低濃度にドープされたSiC12、不
純物が高濃度にドープされたSiGe15を結晶成長に
より形成する。次に、同図(b)に示すように、最上層
の前記SiGe15の一部を除去し、前記SiC12を
露出する。その後、同図(c)に示すように、オーミッ
ク電極18を前記SiGe15上に形成し、約300℃
程度の低温で熱処理をしてオーミック接触を得る。前記
オーミック電極18は、ドレイン電極及びソース電極と
なる。さらに、同図(d)に示すように、ゲート電極1
9を前記SiC12上に形成してショットキィ接触を得
る。なお、同図(d)は図1と同一である。
の上面に不純物が低濃度にドープされたSiC12、不
純物が高濃度にドープされたSiGe15を結晶成長に
より形成する。次に、同図(b)に示すように、最上層
の前記SiGe15の一部を除去し、前記SiC12を
露出する。その後、同図(c)に示すように、オーミッ
ク電極18を前記SiGe15上に形成し、約300℃
程度の低温で熱処理をしてオーミック接触を得る。前記
オーミック電極18は、ドレイン電極及びソース電極と
なる。さらに、同図(d)に示すように、ゲート電極1
9を前記SiC12上に形成してショットキィ接触を得
る。なお、同図(d)は図1と同一である。
【0026】(実施形態2)本発明の第2の実施形態を
図面を参照しながら説明する。先ず、図2は本発明の第
2の構成によるSiC電界効果型トランジスタの構造を
示す断面図、図8(a)〜(e)はその製造方法を示す
工程断面図である。
図面を参照しながら説明する。先ず、図2は本発明の第
2の構成によるSiC電界効果型トランジスタの構造を
示す断面図、図8(a)〜(e)はその製造方法を示す
工程断面図である。
【0027】図8(a)に示すように、SiC基板21
の上面に不純物が低濃度にドープされたSiC22、不
純物が高濃度にドープされたSi24、SiGe25を
結晶成長により形成する。次に、同図(b)に示すよう
に、最上層のSiGe25の一部を除去し、前記Si2
4を露出する。その後、同図(c)に示すように、露出
したSi24の一部を約800〜1000℃の高温で熱
処理して、ゲート酸化膜26を形成する。次に、同図
(d)に示すように、オーミック電極28を前記SiG
e25上に形成し、約300℃程度の低温で熱処理をし
てオーミック接触を得る。さらに、同図(e)に示すよ
うに、ゲート電極29を前記ゲート酸化膜26上に形成
してMOSゲートを得る。なお、同図(e)は図2と同
一である。
の上面に不純物が低濃度にドープされたSiC22、不
純物が高濃度にドープされたSi24、SiGe25を
結晶成長により形成する。次に、同図(b)に示すよう
に、最上層のSiGe25の一部を除去し、前記Si2
4を露出する。その後、同図(c)に示すように、露出
したSi24の一部を約800〜1000℃の高温で熱
処理して、ゲート酸化膜26を形成する。次に、同図
(d)に示すように、オーミック電極28を前記SiG
e25上に形成し、約300℃程度の低温で熱処理をし
てオーミック接触を得る。さらに、同図(e)に示すよ
うに、ゲート電極29を前記ゲート酸化膜26上に形成
してMOSゲートを得る。なお、同図(e)は図2と同
一である。
【0028】(実施形態3)本発明の第3の実施形態を
図面を参照しながら説明する。先ず、図3は本発明の第
3の構成によるSiC電界効果型トランジスタの構造を
示す断面図、図9(a)〜(d)はその製造方法を示す
工程断面図である。
図面を参照しながら説明する。先ず、図3は本発明の第
3の構成によるSiC電界効果型トランジスタの構造を
示す断面図、図9(a)〜(d)はその製造方法を示す
工程断面図である。
【0029】図9(a)に示すように、SiC基板31
の上面に不純物が低濃度にドープされたSiC32、不
純物が高濃度にドープされたSiC/Si/SiGe混
晶層35を結晶成長により形成する。この混晶層35
は、基板側よりSiCからSiへと連続的にCの組成比
を減らしながら形成される層と、SiからSiGeへと
連続的にGeの組成比を増やしながら形成される層とか
らなる。次に、同図(b)に示すように、最上層の前記
混晶層35の一部を除去し、前記SiC32を露出す
る。その後、同図(c)に示すように、オーミック電極
38を前記混晶層35上に形成し、約300℃程度の低
温で熱処理をしてオーミック接触を得る。さらに、同図
(d)に示すように、ゲート電極39を前記SiC32
上に形成してショットキィ接触を得る。なお、同図
(d)は図3と同一である。
の上面に不純物が低濃度にドープされたSiC32、不
純物が高濃度にドープされたSiC/Si/SiGe混
晶層35を結晶成長により形成する。この混晶層35
は、基板側よりSiCからSiへと連続的にCの組成比
を減らしながら形成される層と、SiからSiGeへと
連続的にGeの組成比を増やしながら形成される層とか
らなる。次に、同図(b)に示すように、最上層の前記
混晶層35の一部を除去し、前記SiC32を露出す
る。その後、同図(c)に示すように、オーミック電極
38を前記混晶層35上に形成し、約300℃程度の低
温で熱処理をしてオーミック接触を得る。さらに、同図
(d)に示すように、ゲート電極39を前記SiC32
上に形成してショットキィ接触を得る。なお、同図
(d)は図3と同一である。
【0030】(実施形態4)本発明の第4の実施形態を
図面を参照しながら説明する。先ず、図4は本発明の第
4の構成によるSiC電界効果型トランジスタの構造を
示す断面図、図10(a)〜(d)はその製造方法を示
す工程断面図である。
図面を参照しながら説明する。先ず、図4は本発明の第
4の構成によるSiC電界効果型トランジスタの構造を
示す断面図、図10(a)〜(d)はその製造方法を示
す工程断面図である。
【0031】図10(a)に示すように、SiC基板4
1の上面に不純物が低濃度にドープされたSiC42、
不純物が高濃度にドープされたSiC〜SiGe混晶層
45を結晶成長により形成する。この混晶層45は、基
板側よりSiCからSiGeへと連続的にCの組成比を
減らしながら、且つ連続的にGeの組成比を増やしなが
ら形成される層からなる。次に、同図(b)に示すよう
に、最上層の前記混晶層45の一部を除去し、前記Si
C42を露出する。その後、同図(c)に示すように、
オーミック電極48を前記混晶層45上に形成し、約3
00℃程度の低温で熱処理をしてオーミック接触を得
る。さらに、同図(d)に示すように、ゲート電極49
を前記SiC42上に形成してショットキィ接触を得
る。なお、同図(d)は図4と同一である。
1の上面に不純物が低濃度にドープされたSiC42、
不純物が高濃度にドープされたSiC〜SiGe混晶層
45を結晶成長により形成する。この混晶層45は、基
板側よりSiCからSiGeへと連続的にCの組成比を
減らしながら、且つ連続的にGeの組成比を増やしなが
ら形成される層からなる。次に、同図(b)に示すよう
に、最上層の前記混晶層45の一部を除去し、前記Si
C42を露出する。その後、同図(c)に示すように、
オーミック電極48を前記混晶層45上に形成し、約3
00℃程度の低温で熱処理をしてオーミック接触を得
る。さらに、同図(d)に示すように、ゲート電極49
を前記SiC42上に形成してショットキィ接触を得
る。なお、同図(d)は図4と同一である。
【0032】(実施形態5)本発明の第5の実施形態を
図面を参照しながら説明する。先ず、図5は本発明の第
1の構成の一部を変更したSiC電界効果型トランジス
タの構造を示す断面図、図11(a)〜(e)はその製
造方法を示す工程断面図である。
図面を参照しながら説明する。先ず、図5は本発明の第
1の構成の一部を変更したSiC電界効果型トランジス
タの構造を示す断面図、図11(a)〜(e)はその製
造方法を示す工程断面図である。
【0033】図11(a)に示すように、SiC基板5
1の上面に不純物が低濃度にドープされたSiC52を
結晶成長により形成した後、表面側からのイオン注入法
により、もう一方の導電型、即ちSiC52がn型であ
ればp型の不純物をドープして不純物埋込領域57を形
成する。約300℃程度で熱処理して前記不純物埋込領
域57を活性化させた後、同図(b)に示すように前記
不純物埋込領域57上の前記SiC52の一部を除去し
て、前記不純物埋込領域57を露出させる。その上に、
高濃度に不純物がドープされたSiGe55を結晶成長
により形成する。この時、前記不純物埋込領域57上は
pn接合となるが、SiCに対してSiGeは非常にバ
ンドギャップが狭いので、導電型の差異はほとんど無視
しうる。もし、さらに抵抗成分を改善するならば、前記
不純物埋込領域57上の前記SiGe55の一部に同一
の導電型となる不純物を再拡散させればよい。次に、同
図(c)に示すように、最上層の前記SiGe55の一
部を除去し、前記SiC52を露出する。その後、同図
(d)に示すように、オーミック電極58を前記SiG
e55上に形成し、約300℃程度の低温で熱処理をし
てオーミック接触を得る。さらに、同図(e)に示すよ
うに、ゲート電極59を前記SiC52上に形成してシ
ョットキィ接触を得る。なお、同図(e)は図5と同一
である。
1の上面に不純物が低濃度にドープされたSiC52を
結晶成長により形成した後、表面側からのイオン注入法
により、もう一方の導電型、即ちSiC52がn型であ
ればp型の不純物をドープして不純物埋込領域57を形
成する。約300℃程度で熱処理して前記不純物埋込領
域57を活性化させた後、同図(b)に示すように前記
不純物埋込領域57上の前記SiC52の一部を除去し
て、前記不純物埋込領域57を露出させる。その上に、
高濃度に不純物がドープされたSiGe55を結晶成長
により形成する。この時、前記不純物埋込領域57上は
pn接合となるが、SiCに対してSiGeは非常にバ
ンドギャップが狭いので、導電型の差異はほとんど無視
しうる。もし、さらに抵抗成分を改善するならば、前記
不純物埋込領域57上の前記SiGe55の一部に同一
の導電型となる不純物を再拡散させればよい。次に、同
図(c)に示すように、最上層の前記SiGe55の一
部を除去し、前記SiC52を露出する。その後、同図
(d)に示すように、オーミック電極58を前記SiG
e55上に形成し、約300℃程度の低温で熱処理をし
てオーミック接触を得る。さらに、同図(e)に示すよ
うに、ゲート電極59を前記SiC52上に形成してシ
ョットキィ接触を得る。なお、同図(e)は図5と同一
である。
【0034】次に、本発明の構成によって得られる効果
についてより明確にするために、半導体のバンドダイア
グラムを用いて説明する。図13(a)〜(d)はn型
半導体と金属の接合を示すバンドダイアグラム図、図1
4(a)〜(d)はp型半導体と金属の接合を示すバン
ドダイアグラム図である。
についてより明確にするために、半導体のバンドダイア
グラムを用いて説明する。図13(a)〜(d)はn型
半導体と金属の接合を示すバンドダイアグラム図、図1
4(a)〜(d)はp型半導体と金属の接合を示すバン
ドダイアグラム図である。
【0035】図13(a)は、n型SiC(n−Si
C)と金属(Metal)の接合を示す。図からも明ら
かなように、バンドギャップの非常に大きいSiCでは
ショットキィ障壁が高く、少々不純物濃度を高くしても
コンタクト抵抗は下がらない。また、前述のように結晶
自身が非常に堅固なので、そのショットキィ障壁を潰す
には非常に高温の熱処理を必要とする。
C)と金属(Metal)の接合を示す。図からも明ら
かなように、バンドギャップの非常に大きいSiCでは
ショットキィ障壁が高く、少々不純物濃度を高くしても
コンタクト抵抗は下がらない。また、前述のように結晶
自身が非常に堅固なので、そのショットキィ障壁を潰す
には非常に高温の熱処理を必要とする。
【0036】これに対して、本発明の第1の構成を示す
図13(b)では、SiGeという非常にバンドギャッ
プの小さい半導体を用いているので、ショットキィ障壁
を低くできる。また、バンドギャップが小さいというこ
とは、高濃度に不純物をドープするとほとんど金属化す
るので、室温で金属と接触させてもオーミック接触し、
いわゆるノンアロイコンタクトが可能となる。
図13(b)では、SiGeという非常にバンドギャッ
プの小さい半導体を用いているので、ショットキィ障壁
を低くできる。また、バンドギャップが小さいというこ
とは、高濃度に不純物をドープするとほとんど金属化す
るので、室温で金属と接触させてもオーミック接触し、
いわゆるノンアロイコンタクトが可能となる。
【0037】図13(c)は本発明の第2の構成を示す
もので、SiCとSiGeとの間にSiを介在させたも
のである。これは、より実用的な構成を示したものであ
る。現在の結晶成長技術では、SiCから突然SiGe
を成長させるよりは、SiCからSi、SiからSiG
eを順次形成した方が、良い結晶が得られやすいことが
判っている。これは主に、格子定数差、基板温度、使用
ガスの種類などに起因している。また、図2の実施形態
2でも示したように、介在させたSiを自己酸化させて
MOS構造を作ることもできる。一般に、SiCそのも
のを酸化させると、界面にCが残留するので良好なMO
Sが得られにくいことが判っている。本構成では、その
点も解決している。
もので、SiCとSiGeとの間にSiを介在させたも
のである。これは、より実用的な構成を示したものであ
る。現在の結晶成長技術では、SiCから突然SiGe
を成長させるよりは、SiCからSi、SiからSiG
eを順次形成した方が、良い結晶が得られやすいことが
判っている。これは主に、格子定数差、基板温度、使用
ガスの種類などに起因している。また、図2の実施形態
2でも示したように、介在させたSiを自己酸化させて
MOS構造を作ることもできる。一般に、SiCそのも
のを酸化させると、界面にCが残留するので良好なMO
Sが得られにくいことが判っている。本構成では、その
点も解決している。
【0038】図13(d)は本発明の第4の構成を示す
もので、SiC界面から組成としてのCを順次減少させ
るとともにGeを順次増加させることにより、連続的に
バンドギャップを変化させている。結晶成長技術として
は最も難易度が高いが、電気的連続性では最も優れてい
る。本発明の第3の構成は、より簡易的に結晶成長を行
なうためのもので、SiCからCを順次減少させてSi
まで形成し、その後SiにGeを順次増加させてSiG
eする方法である。この方法でも電気的連続性は十分優
れている。
もので、SiC界面から組成としてのCを順次減少させ
るとともにGeを順次増加させることにより、連続的に
バンドギャップを変化させている。結晶成長技術として
は最も難易度が高いが、電気的連続性では最も優れてい
る。本発明の第3の構成は、より簡易的に結晶成長を行
なうためのもので、SiCからCを順次減少させてSi
まで形成し、その後SiにGeを順次増加させてSiG
eする方法である。この方法でも電気的連続性は十分優
れている。
【0039】p型の場合もほぼ同様であるが、図14
(a)に示すように、SiCではp型の不純物濃度を上
げても活性化せず、高濃度のp型が作製できないという
課題がある。そのため、n型以上にコンタクト抵抗が高
くなる。
(a)に示すように、SiCではp型の不純物濃度を上
げても活性化せず、高濃度のp型が作製できないという
課題がある。そのため、n型以上にコンタクト抵抗が高
くなる。
【0040】図14(b)〜(d)は、それぞれ図13
(b)〜(d)のn型をp型へ変えたものであるが、前
述のようにSiGeを介在させる効果はむしろp型の方
が大きい。特に、電気的に連続となる同図(d)の構成
では、半導体内部の障壁も全く無くなるので、飛躍的に
コンタクト抵抗が低減できる。
(b)〜(d)のn型をp型へ変えたものであるが、前
述のようにSiGeを介在させる効果はむしろp型の方
が大きい。特に、電気的に連続となる同図(d)の構成
では、半導体内部の障壁も全く無くなるので、飛躍的に
コンタクト抵抗が低減できる。
【0041】SiCはワイドバンドギャップ半導体であ
り、実使用ではその特徴を活かした高電圧動作が考えら
れている。この高電界下ではゲート・ドレイン間にアバ
ランシュにより不要な電子・正孔対が発生する。パワー
用のSiMOSFETにも採用されているように、この
正孔を吸収するpシンカーが必要となるが、前述のよう
にp型に対してコンタクトが取りにくければ、十分な働
きをしない。実施形態5で示した構成は、それを解決す
るものであり、バンドギャップの小さいSiGeを介在
させることにより、n−SiCとp−SiCを低抵抗で
接続して、ゲート下で発生した正孔をSiGe内部で再
結合させる。
り、実使用ではその特徴を活かした高電圧動作が考えら
れている。この高電界下ではゲート・ドレイン間にアバ
ランシュにより不要な電子・正孔対が発生する。パワー
用のSiMOSFETにも採用されているように、この
正孔を吸収するpシンカーが必要となるが、前述のよう
にp型に対してコンタクトが取りにくければ、十分な働
きをしない。実施形態5で示した構成は、それを解決す
るものであり、バンドギャップの小さいSiGeを介在
させることにより、n−SiCとp−SiCを低抵抗で
接続して、ゲート下で発生した正孔をSiGe内部で再
結合させる。
【0042】
【発明の効果】本発明の第1から第4の構成及び第1か
ら第4の製造方法によると、オーミック電極はバンドギ
ャップの小さいSiGe上に形成されるため、オーミッ
ク接触を得るための熱処理は非常に低温か、若しくはS
iGeの不純物濃度が十分に高ければ不要である。ま
た、金属の選択の自由度も大きく、他のプロセスに合致
したものを選ぶことができる。当然ながら、通常のシリ
コン半導体に配線として用いられる高濃度にドープされ
たポリシリコンでもオーミック接触が形成できる。さら
に、オーミック形成において真性半導体部の熱履歴によ
る劣化を引き起こさないので、安定なデバイス特性が再
現する。
ら第4の製造方法によると、オーミック電極はバンドギ
ャップの小さいSiGe上に形成されるため、オーミッ
ク接触を得るための熱処理は非常に低温か、若しくはS
iGeの不純物濃度が十分に高ければ不要である。ま
た、金属の選択の自由度も大きく、他のプロセスに合致
したものを選ぶことができる。当然ながら、通常のシリ
コン半導体に配線として用いられる高濃度にドープされ
たポリシリコンでもオーミック接触が形成できる。さら
に、オーミック形成において真性半導体部の熱履歴によ
る劣化を引き起こさないので、安定なデバイス特性が再
現する。
【図1】本発明の第1の実施形態に係る電界効果型トラ
ンジスタの構造を示す断面図である。
ンジスタの構造を示す断面図である。
【図2】本発明の第2の実施形態に係る電界効果型トラ
ンジスタの構造を示す断面図である。
ンジスタの構造を示す断面図である。
【図3】本発明の第3の実施形態に係る電界効果型トラ
ンジスタの構造を示す断面図である。
ンジスタの構造を示す断面図である。
【図4】本発明の第4の実施形態に係る電界効果型トラ
ンジスタの構造を示す断面図である。
ンジスタの構造を示す断面図である。
【図5】本発明の第1の実施形態の一部を変更した電界
効果型トランジスタの構造を示す断面図である。
効果型トランジスタの構造を示す断面図である。
【図6】従来の構成による電界効果型トランジスタの構
造を示す断面図である。
造を示す断面図である。
【図7】本発明の第1の実施形態に係る電界効果型トラ
ンジスタの製造方法を示す工程断面図である。
ンジスタの製造方法を示す工程断面図である。
【図8】本発明の第2の実施形態に係る電界効果型トラ
ンジスタの製造方法を示す工程断面図である。
ンジスタの製造方法を示す工程断面図である。
【図9】本発明の第3の実施形態に係る電界効果型トラ
ンジスタの製造方法を示す工程断面図である。
ンジスタの製造方法を示す工程断面図である。
【図10】本発明の第4の実施形態に係る電界効果型ト
ランジスタの製造方法を示す工程断面図である。
ランジスタの製造方法を示す工程断面図である。
【図11】本発明の第1の実施形態の一部を変更した電
界効果型トランジスタの製造方法を示す工程断面図であ
る。
界効果型トランジスタの製造方法を示す工程断面図であ
る。
【図12】従来の構成による電界効果型トランジスタの
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図13】n型半導体上にオーミック形成するときの半
導体・金属のバンドダイアグラムの模式図である。
導体・金属のバンドダイアグラムの模式図である。
【図14】p型半導体上にオーミック形成するときの半
導体・金属のバンドダイアグラムの模式図である。
導体・金属のバンドダイアグラムの模式図である。
11、21、31、41、51、61 SiC基板 12、22、32、42、52、62、63 SiC 15、25、55 SiGe 18、28、38、48、58、68 オーミック電
極 19、29、39、49、59、69 ゲート電極 24 Si 26 ゲート酸化膜 35 SiC/Si/SiGe混晶層 45 SiC〜SiGe混晶層 57 不純物埋込領域
極 19、29、39、49、59、69 ゲート電極 24 Si 26 ゲート酸化膜 35 SiC/Si/SiGe混晶層 45 SiC〜SiGe混晶層 57 不純物埋込領域
Claims (14)
- 【請求項1】 SiC上に形成されたSiGe層と、前
記SiGe層上に形成されたオーミック電極とを備えて
いることを特徴とする半導体装置。 - 【請求項2】 SiC上に形成されたSi層と、前記S
i層上に形成されたSiGe層と、前記SiGe層上に
形成されたオーミック電極とを備えていることを特徴と
する半導体装置。 - 【請求項3】 SiC上に形成されたSiCからSi、
さらにSiからSiGeへと連続的に組成が変わる半導
体層と、前記半導体層上に形成されたオーミック電極と
を備えていることを特徴とする半導体装置。 - 【請求項4】 SiC上に形成されたSiCからSiG
eへと連続的にCの組成比を減らしながら、且つ、連続
的にGeの組成比を増やしながら組成が変わる半導体層
と、前記半導体層上に形成されたオーミック電極とを備
えていることを特徴とする半導体装置。 - 【請求項5】 前記SiGe層又はそれを含む前記半導
体層が、p型領域上とn型領域上のいずれにも形成され
ている請求項1〜4のいずれかに記載の半導体装置。 - 【請求項6】 前記SiC上にゲート電極が形成されて
いる請求項1〜4のいずれかに記載の半導体装置。 - 【請求項7】 前記ゲート電極が、Si酸化膜上に形成
されている請求項6に記載の半導体装置。 - 【請求項8】 SiC上にSiGe層を結晶成長させる
工程と、前記SiGe層上にオーミック電極を形成する
工程とを備えていることを特徴とする半導体装置の製造
方法。 - 【請求項9】 SiC上にSi層を結晶成長させる工程
と、前記Si層上にSiGe層を結晶成長させる工程
と、前記SiGe層上にオーミック電極を形成する工程
とを備えていることを特徴とする半導体装置の製造方
法。 - 【請求項10】 SiC上にSiCからSi、さらにS
iからSiGeへと連続的に組成が変わる半導体層を結
晶成長させる工程と、前記半導体層上にオーミック電極
を形成する工程とを備えていることを特徴とする半導体
装置の製造方法。 - 【請求項11】 SiC上にSiCからSiGeへと連
続的にCの組成比を減らしながら、且つ、連続的にGe
の組成比を増やしながら組成が変わる半導体層を結晶成
長させる工程と、前記半導体層上にオーミック電極を形
成する工程とを備えていることを特徴とする半導体装置
の製造方法。 - 【請求項12】 前記SiGe層又はそれを含む前記半
導体層をp型領域上とn型領域上のいずれにも結晶成長
させる請求項8〜11のいずれかに記載の半導体装置の
製造方法。 - 【請求項13】 前記SiC上にゲート電極を形成する
工程を備えた請求項8〜11のいずれかに記載の半導体
装置の製造方法。 - 【請求項14】 前記ゲート電極が、Si酸化膜上に形
成される請求項13に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001047000A JP2002252233A (ja) | 2001-02-22 | 2001-02-22 | 半導体装置及びその製造方法 |
US10/079,951 US6770912B2 (en) | 2001-02-22 | 2002-02-19 | Semiconductor device and method for producing the same |
US10/805,992 US6974751B2 (en) | 2001-02-22 | 2004-03-22 | Semiconductor device and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001047000A JP2002252233A (ja) | 2001-02-22 | 2001-02-22 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002252233A true JP2002252233A (ja) | 2002-09-06 |
Family
ID=18908518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001047000A Pending JP2002252233A (ja) | 2001-02-22 | 2001-02-22 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6770912B2 (ja) |
JP (1) | JP2002252233A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158519A (ja) * | 2007-12-25 | 2009-07-16 | Toyota Motor Corp | 半導体装置及びその製造方法 |
US7564062B2 (en) | 2002-10-29 | 2009-07-21 | Toyoda Gosei, Co., Ltd. | Electrode for p-type SiC |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3650727B2 (ja) * | 2000-08-10 | 2005-05-25 | Hoya株式会社 | 炭化珪素製造方法 |
US7262434B2 (en) * | 2002-03-28 | 2007-08-28 | Rohm Co., Ltd. | Semiconductor device with a silicon carbide substrate and ohmic metal layer |
US6956239B2 (en) * | 2002-11-26 | 2005-10-18 | Cree, Inc. | Transistors having buried p-type layers beneath the source region |
EP1519419B1 (en) * | 2003-09-24 | 2018-02-21 | Nissan Motor Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7348612B2 (en) * | 2004-10-29 | 2008-03-25 | Cree, Inc. | Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same |
US7326962B2 (en) * | 2004-12-15 | 2008-02-05 | Cree, Inc. | Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same |
US8189364B2 (en) * | 2008-12-17 | 2012-05-29 | Qs Semiconductor Australia Pty Ltd. | Charge retention structures and techniques for implementing charge controlled resistors in memory cells and arrays of memory |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60142568A (ja) * | 1983-12-29 | 1985-07-27 | Sharp Corp | 炭化珪素電界効果トランジスタの製造方法 |
JPH0590572A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | 半導体装置 |
JPH05102497A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 電力用半導体素子 |
JPH05175239A (ja) * | 1991-06-14 | 1993-07-13 | Cree Res Inc | 高電力、高周波金属−半導体電界効果トランジスタ |
JPH10321646A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタ及びその製造方法 |
JP2000101099A (ja) * | 1998-09-17 | 2000-04-07 | Toshiba Corp | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4762806A (en) | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
JP3128344B2 (ja) | 1992-09-10 | 2001-01-29 | 三洋電機株式会社 | n型炭化ケイ素の電極形成方法 |
JP2611640B2 (ja) * | 1993-12-20 | 1997-05-21 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
AU743134B2 (en) * | 1997-12-03 | 2002-01-17 | Canon Kabushiki Kaisha | Method of producing photovoltaic element |
US6154475A (en) * | 1997-12-04 | 2000-11-28 | The United States Of America As Represented By The Secretary Of The Air Force | Silicon-based strain-symmetrized GE-SI quantum lasers |
CN1168147C (zh) * | 1999-01-14 | 2004-09-22 | 松下电器产业株式会社 | 半导体结晶的制造方法 |
US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
DE60040812D1 (de) * | 1999-03-15 | 2008-12-24 | Matsushita Electric Ind Co Ltd | Herstellungsverfahren für einen Bipolar-Transistor und ein MISFET Halbleiter Bauelement |
US6306211B1 (en) * | 1999-03-23 | 2001-10-23 | Matsushita Electric Industrial Co., Ltd. | Method for growing semiconductor film and method for fabricating semiconductor device |
JP2001024194A (ja) * | 1999-05-06 | 2001-01-26 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
EP1102327B1 (en) * | 1999-11-15 | 2007-10-03 | Matsushita Electric Industrial Co., Ltd. | Field effect semiconductor device |
ATE355615T1 (de) * | 2000-03-03 | 2006-03-15 | Matsushita Electric Ind Co Ltd | Halbleiteranordnung |
US6844227B2 (en) * | 2000-12-26 | 2005-01-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices and method for manufacturing the same |
KR100385857B1 (ko) * | 2000-12-27 | 2003-06-02 | 한국전자통신연구원 | SiGe MODFET 소자 제조방법 |
-
2001
- 2001-02-22 JP JP2001047000A patent/JP2002252233A/ja active Pending
-
2002
- 2002-02-19 US US10/079,951 patent/US6770912B2/en not_active Expired - Lifetime
-
2004
- 2004-03-22 US US10/805,992 patent/US6974751B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60142568A (ja) * | 1983-12-29 | 1985-07-27 | Sharp Corp | 炭化珪素電界効果トランジスタの製造方法 |
JPH05175239A (ja) * | 1991-06-14 | 1993-07-13 | Cree Res Inc | 高電力、高周波金属−半導体電界効果トランジスタ |
JPH0590572A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | 半導体装置 |
JPH05102497A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 電力用半導体素子 |
JPH10321646A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタ及びその製造方法 |
JP2000101099A (ja) * | 1998-09-17 | 2000-04-07 | Toshiba Corp | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564062B2 (en) | 2002-10-29 | 2009-07-21 | Toyoda Gosei, Co., Ltd. | Electrode for p-type SiC |
JP2009158519A (ja) * | 2007-12-25 | 2009-07-16 | Toyota Motor Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020113240A1 (en) | 2002-08-22 |
US6974751B2 (en) | 2005-12-13 |
US20040178413A1 (en) | 2004-09-16 |
US6770912B2 (en) | 2004-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI545640B (zh) | 具平緩通道之碳化矽裝置之製造方法 | |
JP3930561B2 (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
CN109841616B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JPH08306700A (ja) | 半導体装置及びその製造方法 | |
JPH0590285A (ja) | ヘテロ接合バイポーラトランジスタおよびその製法 | |
JP2002252233A (ja) | 半導体装置及びその製造方法 | |
JP2000312008A (ja) | 炭化珪素静電誘導トランジスタおよびその製造方法 | |
JPH07131007A (ja) | 半導体装置 | |
JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
Tsaur et al. | Microsecond carrier lifetimes in Si films prepared on SiO2‐coated Si substrates by zone‐melting recrystallization and by subsequent epitaxial growth | |
JP2003023099A (ja) | 電界効果トランジスタ | |
JPS61248470A (ja) | ▲iii▼―▲v▼族半導体デバイス | |
JP3750311B2 (ja) | 半導体装置及びその製造方法 | |
JPH10125611A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2001127309A (ja) | SiC/Siヘテロ構造半導体スイッチ及びその製造方法 | |
JPH08203912A (ja) | 半導体ウエーハ及びそれを用いた半導体装置並びにそれを用いた半導体装置の製造方法 | |
JP3233690B2 (ja) | バイポーラトランジスタの製法 | |
JP2003151985A (ja) | 半導体装置及びその製造方法 | |
JP2005057171A (ja) | 半導体装置とその製造方法 | |
KR100461788B1 (ko) | 실리콘 게르마늄 반도체 기판에서의 저 저항 메탈 전극구조와 제조방법 | |
JPH0556849B2 (ja) | ||
JP2022017550A (ja) | 炭化珪素半導体装置 | |
JPH05152336A (ja) | Soimosfet及びその製造方法 | |
JP3931805B2 (ja) | 炭化珪素半導体装置 | |
JP2000252466A (ja) | パワー半導体デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040304 |