JPH0556849B2 - - Google Patents
Info
- Publication number
- JPH0556849B2 JPH0556849B2 JP4687586A JP4687586A JPH0556849B2 JP H0556849 B2 JPH0556849 B2 JP H0556849B2 JP 4687586 A JP4687586 A JP 4687586A JP 4687586 A JP4687586 A JP 4687586A JP H0556849 B2 JPH0556849 B2 JP H0556849B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- substrate
- type
- silicon carbide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 57
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は高温動作が可能な炭化シリコン
（SiC）デバイスの構造に関する。
（SiC）デバイスの構造に関する。
［従来技術］
炭化シリコン（SiC）デバイスは高温での動作
が可能な半導体である。炭化シリコン（SiC）の
成長の基板として現在広く用いられているのは、
シリコン（Si）であり、この成長技術は近年とみ
に発展してきた。例えば、面方位（100）のSi基
板上にSiH4とC3H8を用いて化学気相成長法によ
り移動度400cm2／V.seのSiCを成長させることが
可能となつている。また、このようなSiC膜に
MOSダイオード、シヨツトキーバリアダイオー
ドの作製例が報告されているが、SiCの電界効果
トランジスタ等は未だ公表されていない。
が可能な半導体である。炭化シリコン（SiC）の
成長の基板として現在広く用いられているのは、
シリコン（Si）であり、この成長技術は近年とみ
に発展してきた。例えば、面方位（100）のSi基
板上にSiH4とC3H8を用いて化学気相成長法によ
り移動度400cm2／V.seのSiCを成長させることが
可能となつている。また、このようなSiC膜に
MOSダイオード、シヨツトキーバリアダイオー
ドの作製例が報告されているが、SiCの電界効果
トランジスタ等は未だ公表されていない。
［発明が解決しようとする問題点］
一方、Si基板上の単層のSiCにデバイスが形成
された場合、基板のSiが真性の電気伝導を示す程
の高温でそのデバイスを動作させようとすると、
不都合が生じる場合がある。例えばデイプレツシ
ヨン型電界効果トランジスタを上記構造のSiCに
形成した場合、基板のSiが真性となつてキヤリア
密度が増加するとSiCに形成されたソースとドレ
イン間がゲート電位に依らず常に導通状態となり
トランジスタ動作しなくなる恐れがある。
された場合、基板のSiが真性の電気伝導を示す程
の高温でそのデバイスを動作させようとすると、
不都合が生じる場合がある。例えばデイプレツシ
ヨン型電界効果トランジスタを上記構造のSiCに
形成した場合、基板のSiが真性となつてキヤリア
密度が増加するとSiCに形成されたソースとドレ
イン間がゲート電位に依らず常に導通状態となり
トランジスタ動作しなくなる恐れがある。
本発明は、上記の問題点を解決するためになさ
れたもので、SiCの成長に有利であるSi基板を用
い、このSiが真性となる高温においてもSiC上に
作製したデバイスがSiの電気的性質の影響を受け
ることがないようにすることを目的とする。
れたもので、SiCの成長に有利であるSi基板を用
い、このSiが真性となる高温においてもSiC上に
作製したデバイスがSiの電気的性質の影響を受け
ることがないようにすることを目的とする。
［問題点を解決するための手段］
かかる目的を達成するために本発明では、Si基
板上に１層以上の第１のSiC層と、この第１の層
と性質の異なる第２のSiC層とからなる構成にお
いて、第２のSiC層にデバイスを形成することを
提案する。
板上に１層以上の第１のSiC層と、この第１の層
と性質の異なる第２のSiC層とからなる構成にお
いて、第２のSiC層にデバイスを形成することを
提案する。
［作用］
前記第１のSiC層あるいは第１と第２のSiC層
の界面の性質を利用して、Si基板とデバイスを形
成する第２のSiC層とを分離し、このデバイスの
高温動作時におけるSi基板のデバイスへの影響を
なくすことによつて、所望のSiCデバイス特性を
得ることができる。
の界面の性質を利用して、Si基板とデバイスを形
成する第２のSiC層とを分離し、このデバイスの
高温動作時におけるSi基板のデバイスへの影響を
なくすことによつて、所望のSiCデバイス特性を
得ることができる。
第２のSiC層として例えばｎ型の3C−SiCを用
いた場合、第１のSiC層としてｐ型の3C−SiCあ
るいは6H−SiCなどを用いる。ｐ型3C−SiCを用
いた場合、第１と第２のSiC層の界面にできる障
壁（この場合はpn接合）によつて第１と第２の
SiC層は電気的に分離され、結果としてSi基板と
第２のSiC層は分離される。この第１と第２の
SiCの界面の障壁は、SiCの禁制帯幅がSiの禁制
帯幅より広いために、Si基板が真性を示す程の高
温においても消失せず、所望の目的を達すること
ができる。一方、第１のSiC層として6H−SiCを
用いた場合、この6H−SiCの2.9evという禁制帯
幅は第２のSiC層である3C−SiCの2.2evより大き
いため、両者の界面にはｐ、ｎと伝導型が異なる
場合も同一（アイソタイプ）の場合もヘテロ接合
によるポテンシヤル障壁が生じる。この障壁によ
り第２のSiC層とSi基板は分離される。
いた場合、第１のSiC層としてｐ型の3C−SiCあ
るいは6H−SiCなどを用いる。ｐ型3C−SiCを用
いた場合、第１と第２のSiC層の界面にできる障
壁（この場合はpn接合）によつて第１と第２の
SiC層は電気的に分離され、結果としてSi基板と
第２のSiC層は分離される。この第１と第２の
SiCの界面の障壁は、SiCの禁制帯幅がSiの禁制
帯幅より広いために、Si基板が真性を示す程の高
温においても消失せず、所望の目的を達すること
ができる。一方、第１のSiC層として6H−SiCを
用いた場合、この6H−SiCの2.9evという禁制帯
幅は第２のSiC層である3C−SiCの2.2evより大き
いため、両者の界面にはｐ、ｎと伝導型が異なる
場合も同一（アイソタイプ）の場合もヘテロ接合
によるポテンシヤル障壁が生じる。この障壁によ
り第２のSiC層とSi基板は分離される。
［実施例］
以下図面を参照して本発明の実施例を説明す
る。
る。
第１図Ａ，Ｂ，ＣはSi基板上にｐ型、ｎ型の順
にSiCを成長させた基板構造において、ｎ型SiC
にデイプレツシヨン型MOSFETを作成した実施
例を説明する部分断面図である。
にSiCを成長させた基板構造において、ｎ型SiC
にデイプレツシヨン型MOSFETを作成した実施
例を説明する部分断面図である。
面方位（100）のSi基板１の上にｐ型SiC２を
SiH4、C3H8およびドーピングガスとしてAl
（C2H5）3を用いて、化学気相成長法により1μｍ成
長させる。例えばｐ型SiC２の不純物濃度を５×
1018とする。
SiH4、C3H8およびドーピングガスとしてAl
（C2H5）3を用いて、化学気相成長法により1μｍ成
長させる。例えばｐ型SiC２の不純物濃度を５×
1018とする。
次にドーピングガスを入れずに同様な方法でｎ
型SiC３を300nｍ成長させる。ｎ型SiC３の不純
物濃度を例えば１×1017cm-3とし、SiCの比誘電
率6.7、SiCのpn接合における内部電位差2V、階
段接合近似を用いるとｐ型SiC２とｎ型SiC３と
の界面からｎ型SiC３の方へ空乏層が約100mｍ広
がることになる。
型SiC３を300nｍ成長させる。ｎ型SiC３の不純
物濃度を例えば１×1017cm-3とし、SiCの比誘電
率6.7、SiCのpn接合における内部電位差2V、階
段接合近似を用いるとｐ型SiC２とｎ型SiC３と
の界面からｎ型SiC３の方へ空乏層が約100mｍ広
がることになる。
ｎ型SiC３上にドナーであるリンをドープした
多結晶Si４をスパツタ法あるいは電子ビーム蒸着
法により500mｍ被着させ、ソース４Ａ、ドレイ
ン４Ｂとするためパターニングを施す。ソース４
Ａ、ドレイン４Ｂは、ｎ型SiC３とオーム性接触
をなす。
多結晶Si４をスパツタ法あるいは電子ビーム蒸着
法により500mｍ被着させ、ソース４Ａ、ドレイ
ン４Ｂとするためパターニングを施す。ソース４
Ａ、ドレイン４Ｂは、ｎ型SiC３とオーム性接触
をなす。
次に1100℃乾燥酸素雰囲気中で表面を熱酸化さ
せる。２時間の酸化でｎ型SiC３の上には約48m
ｍのSiO2５Ａが形成され、ゲート酸化膜の役目
をさせる。多結晶Siの上には約160mｍのSiO2５
Ｂが形成され、ソース４Ａ、ドレイン４Ｂの絶縁
材として働く。（第１図Ｂ） 次にアルミニウム（Al）を200mｍ蒸着後パタ
ーニングし、ゲート電極６を形成しMOSFETが
完成する。（第１図Ｃ） 必要に応じてソース４Ａ、ドレイン４Ｂ上の
SiO2５Ｂにコンタクトホールを開け、配線を施
す。
せる。２時間の酸化でｎ型SiC３の上には約48m
ｍのSiO2５Ａが形成され、ゲート酸化膜の役目
をさせる。多結晶Siの上には約160mｍのSiO2５
Ｂが形成され、ソース４Ａ、ドレイン４Ｂの絶縁
材として働く。（第１図Ｂ） 次にアルミニウム（Al）を200mｍ蒸着後パタ
ーニングし、ゲート電極６を形成しMOSFETが
完成する。（第１図Ｃ） 必要に応じてソース４Ａ、ドレイン４Ｂ上の
SiO2５Ｂにコンタクトホールを開け、配線を施
す。
このようにして製作された本発明の分離構造を
有するSiC MOSFETの特性を第２図に示す。こ
の図の特性はチヤネル長2.5μｍ、チヤネル幅620μ
ｍのトランジスタの場合である。Si基板１が真性
となり導電性の高くなるような高温においても、
ｎ型SiC３とｐ型SiC２が空乏層により分離され
ているため、Si基板１を通つて流れるソース４Ａ
とドレイン４Ｂ間の電流を防ぐことができ、高温
においてもMOSFETが動作する。
有するSiC MOSFETの特性を第２図に示す。こ
の図の特性はチヤネル長2.5μｍ、チヤネル幅620μ
ｍのトランジスタの場合である。Si基板１が真性
となり導電性の高くなるような高温においても、
ｎ型SiC３とｐ型SiC２が空乏層により分離され
ているため、Si基板１を通つて流れるソース４Ａ
とドレイン４Ｂ間の電流を防ぐことができ、高温
においてもMOSFETが動作する。
ｎ型SiC３の膜厚の不純物添加量を変えること
によつてエンハンスメント型のMOSFETも作成
可能である。
によつてエンハンスメント型のMOSFETも作成
可能である。
［発明の効果］
以上説明したように本発明は、Si基板上に１層
以上の第１のSiC層と、この第１の層と性質の異
なる第２のSiC層とから成る構造において、第２
のSiC層にデバイスを形成するもので、高温動作
時においてもSi基板の電気的性質が第２のSiC層
のデバイスに影響するのを、第１のSiC層が防ぐ
ことによつて、所望のSiCデバイス特性を得るこ
とができるという効果を有するものである。
以上の第１のSiC層と、この第１の層と性質の異
なる第２のSiC層とから成る構造において、第２
のSiC層にデバイスを形成するもので、高温動作
時においてもSi基板の電気的性質が第２のSiC層
のデバイスに影響するのを、第１のSiC層が防ぐ
ことによつて、所望のSiCデバイス特性を得るこ
とができるという効果を有するものである。
第１図Ａ，Ｂ，Ｃは、本発明の実施例を説明す
るための部分断面図、第２図は、本発明の構造を
有する実施例の電流電圧特性を説明するための図
である。 図中、１はSi基板、２はｐ型SiC、３はｎ型
SiC、４は多結晶Si、４Ａはソース、４Ｂはドレ
イン、５ＡはSiO2（ゲート酸化膜）、５ＢはSiO2、
６はゲート電極である。
るための部分断面図、第２図は、本発明の構造を
有する実施例の電流電圧特性を説明するための図
である。 図中、１はSi基板、２はｐ型SiC、３はｎ型
SiC、４は多結晶Si、４Ａはソース、４Ｂはドレ
イン、５ＡはSiO2（ゲート酸化膜）、５ＢはSiO2、
６はゲート電極である。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板上に被着した第１導電形の第１
の炭化シリコン層と、 前記第１の炭化シリコン層に被着した前記第１
の炭化シリコン層と逆導電形の第２の炭化シリコ
ン層とからなる構成において、 前記第２の炭化シリコン層にデバイスを形成す
ることを特徴とする炭化シリコンデバイスの基板
構造。 ２ シリコン基板上に被着した6H結晶形を有す
る第１の炭化シリコン層と、 前記第１の炭化シリコン層に被着した3C形結
晶を有する第２の炭化シリコン層とからなる構成
において、 前記第２の炭化シリコン層にデバイスを形成す
ることを特徴とする炭化シリコンデバイスの基板
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4687586A JPS62204519A (ja) | 1986-03-04 | 1986-03-04 | 炭化シリコンデバイスの基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4687586A JPS62204519A (ja) | 1986-03-04 | 1986-03-04 | 炭化シリコンデバイスの基板構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62204519A JPS62204519A (ja) | 1987-09-09 |
| JPH0556849B2 true JPH0556849B2 (ja) | 1993-08-20 |
Family
ID=12759520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4687586A Granted JPS62204519A (ja) | 1986-03-04 | 1986-03-04 | 炭化シリコンデバイスの基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204519A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258467A (ja) * | 1988-04-08 | 1989-10-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| SG10201600407SA (en) * | 2009-02-20 | 2016-02-26 | Semiconductor Energy Lab | Semiconductor device and manufacturing method of the same |
| JP6781293B2 (ja) * | 2019-03-29 | 2020-11-04 | エア・ウォーター株式会社 | 半導体装置 |
-
1986
- 1986-03-04 JP JP4687586A patent/JPS62204519A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62204519A (ja) | 1987-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| KR100642191B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 | |
| US5202273A (en) | Method of manufacturing a vertical semiconductor device | |
| US20090173949A1 (en) | Silicon carbide mos field effect transistor with built-in schottky diode and method for manufacturing such transistor | |
| US5557118A (en) | Hetero-junction type bipolar transistor | |
| US4819037A (en) | Semiconductor device | |
| JPH02264475A (ja) | 炭化珪素ショットキーダイオード及びその製造方法 | |
| KR840001605B1 (ko) | 박막 트랜지스터 | |
| KR101240700B1 (ko) | 기판상에 형성된 전자 장치 및 그 제조 방법 | |
| Davis | Epitaxial growth and doping of and device development in monocyrstalline β-SiC semiconductor thin films | |
| JPH01196873A (ja) | 炭化珪素半導体装置 | |
| JP2008042018A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPS63289960A (ja) | 電界効果型半導体装置 | |
| JP2003023099A (ja) | 電界効果トランジスタ | |
| JP2593898B2 (ja) | 半導体素子 | |
| JPH0556849B2 (ja) | ||
| US4752812A (en) | Permeable-base transistor | |
| JPH0770540B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| Katayama et al. | An MOS field‐effect transistor fabricated on a molecular‐beam epitaxial silicon layer | |
| JP2005033030A (ja) | 半導体装置及びその製造方法 | |
| US5516589A (en) | Silicon carbide thin film circuit element and method of manufacturing the same | |
| KR20080033351A (ko) | 반도체 장치의 제조 방법 | |
| JP4670122B2 (ja) | 横型接合型電界効果トランジスタ | |
| JPH06314791A (ja) | 炭化けい素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |