KR101240700B1 - 기판상에 형성된 전자 장치 및 그 제조 방법 - Google Patents

기판상에 형성된 전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101240700B1
KR101240700B1 KR1020060004788A KR20060004788A KR101240700B1 KR 101240700 B1 KR101240700 B1 KR 101240700B1 KR 1020060004788 A KR1020060004788 A KR 1020060004788A KR 20060004788 A KR20060004788 A KR 20060004788A KR 101240700 B1 KR101240700 B1 KR 101240700B1
Authority
KR
South Korea
Prior art keywords
molybdenum oxide
layer
substrate
electronic device
oxide layer
Prior art date
Application number
KR1020060004788A
Other languages
English (en)
Other versions
KR20060084366A (ko
Inventor
타카시 카토다
Original Assignee
타카시 카토다
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타카시 카토다 filed Critical 타카시 카토다
Publication of KR20060084366A publication Critical patent/KR20060084366A/ko
Application granted granted Critical
Publication of KR101240700B1 publication Critical patent/KR101240700B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 주지의 반도체 전자 장치에 사용되는 재료로 이루어진 기판 상에 형성된 몰리브덴 산화물을 포함하는 반도체 전자 장치에 관한 것이다.
본 발명은 또한 통상의 전자 및 광학 장치에 사용되는 재료로 이루어진 기판 상에 상기 전자 장치를 제조하는 새로운 방법에 관한 것이다.
적합한 기판은 실리콘 및 게르마늄과 같은 원소 반도체, 갈륨 비화물 및 갈륨 인화물과 같은 Ⅲ-V족 화합물 반도체, 산화 아연과 같은 Ⅱ-Ⅳ족 화합물 반도체, 유기 반도체, 금속 결정 및 그 유도체 또는 유리에서 선택된 재료로 구성된다.
전자 장치, 몰리브덴 산화물

Description

기판상에 형성된 전자 장치 및 그 제조 방법{ELECTRONIC DEVICES FORMED ON SUBSTRATES AND THEIR FABRICATION METHODS}
도 1은 본 발명의 제 1의 실시예에 따른 전계 효과 트랜지스터의 구조를 나타내는 개략도.
도 2는 도 1에 도시된 구성의 전계 효과 트랜지스터에 대한 시뮬레이션에 의해 얻어진 500℃에서의 전류-전압 특성을 나타내는 그래프.
도 3은 본 발명의 제 2의 실시예에 따른 바이폴라 트랜지스터의 개략도.
도 4는 도 3에 도시된 구성의 바이폴라 트랜지스터에 대한 시뮬레이션에 의해 얻어진 500℃에서의 전류-전압 특성을 나타내는 그래프.
도 5는 본 발명의 제 3의 실시예에 따른 사이리스터의 개략도.
도 6은 도 5에 도시된 구성의 사이리스터에 대한 시뮬레이션에 의해 얻어진 내전압과 저항 사이의 관계를 나타내는 그래프.
발명의 배경
발명의 분야
본 발명은 주지의 반도체 전자 장치에 사용되는 재료로 이루어지는 기판상에 형성된 몰리브덴 산화물을 포함하는 반도체 전자 장치에 관한 것이다.
특히, 본 발명은, 갈륨 질화물(GaN) 및 실리콘카바이드(SiC)와 같은 큰 밴드갭을 갖는 주지의 반도체로 이루어진 장치에 수반되는 까다로운 문제를 해결할 수 있는, 새로운 반도체로 이루어진 극한 환경(hostile environment) 전자 장치 및 높은 파괴 전압을 갖는 사이리스터, 바이폴라 트랜지스터, 및 전계 효과 트랜지스터에 관한 것이다.
본 발명은 또한 통상의 전자 및 광학 장치에 사용되는 재료로 이루어진 기판 상에 전자 장치를 제조하는 새로운 방법에 관한 것이다.
종래의 기술
최근 바이폴라 트랜지스터, 전계 효과 트랜지스터, 및 사이리스터와 같은 소위 파워 장치가 국내 전자 장치, 자동차, 공구, 및 조명과 같은 다양한 분야에 사용되고 있다. 응용 분야가 증가될수록, 파워 장치에 대해 고효율 및 고속의 전력 변환 및 제어가 요구된다. 파워 장치가 장시간 사용을 위해 실리콘(Si)를 사용하여 제조되지만, 실리콘 장치는 제한이 있다. 상기 제한은 실리콘의 밴드갭이 약 1eV 정도로 작다는 것이다. 상기 제한을 극복하기 위해 큰 밴드갭의 반도체, 즉, 와이드갭 반도체로 이루어진 파워 장치를 구현하기 위한 조사가 널리 이루어지고 있다. 특히, 밴드갭이 3.43eV인 GaN 또는 밴드갭이 3.2eV인 SiC를 사용하는 파워 장치의 발전이 광범위하게 이루어지고 있다.
한편, 우주선(cosmic rays) 또는 자동차로부터의 소음 및 열로 인한 전자 장 치의 고장 및 에러가 심각한 문제가 되고 있다. 소음 또는 열을 포함하는 중도 환경(severe environment)에 대한 반증인 소위 극한 환경 장치가 큰 밴드갭을 갖는 반도체로 이루어진다는 것이 명백하다. GaN 또는 SiC를 사용하는 전자 장치의 발전이 이로부터 이루어진다. 그러나 GaN 또는 SiC로 이루어진 전자 장치를 구현하기 위해서는 해결되어야 하는 다른 많은 문제들이 있다.
가장 심각한 문제중 하나는 질소의 평형 증기압이 갈륨에 비해 매우 높기 때문에 GaN의 벌크 결정(bulk crystal)이 얻어지지 않는다는 것이다. 따라서, 사파이어 또는 실리콘 카바이드로 이루어진 기판이 사용된다. GaN은 사파이어와 GaN 사이에 16%의 격자형 미스매치가 있으므로 사파이어 기판 상에 직접 형성될 수 없다. 따라서 GaN의 성장 전에 AlN의 버퍼층이 사파이어 기판 상에 형성된다. AlN으로 불순물을 도핑하기 어렵기 때문에 AlN은 저항성이 있다. 바이폴라 트랜지스터 및 사이리스터와 같은 반도체의 다층을 포함하는 장치에서 사파이어 기판을 사용하는 것은 그 구성 및 제조 공정면에서 매우 바람직하지 않다. 한편, SiC기판은 SiC의 벌크 결정이 2200~2400℃의 고온에서 성장될 수 있기 때문에 매우 값비싸다. SiC 기판을 사용하는 GaN 장치 또는 SiC 장치는 매우 비싸다.
상기 문제를 해결하기 위해서는 사파이어 또는 SiC와 같은 값비싼 기판을 대체하는 새로운 기판을 제공할 수 있는 새로운 장치를 구현하여야 한다.
두 번째로 심각한 문제는 GaN 또는 SiC 층이 형성되는 것보다 낮은 온도에서 성장될 수 있는 새로운 장치를 구현하는 것이다. 1000℃보다 높은 온도에서 GaN 또는 SiC의 층을 형성하여야 한다. 고온에서 반도체층을 형성하기 위해서 큰 에너지 가 필요하다. 또한, 층 사이에서 원자가 이동하여 구성물이 교란되거나 화학적 도펀트(dopant)가 층 사이의 계면 근처로 이동할 가능성이 있다.
상기 기술한 문제점은 이러한 광학 장치에 대해 몰리브덴 산화물을 사용함으로써 부분적으로 해결될 수 있다. 본 발명의 발명자는 고품질의 몰리브덴 산화물 결정이 3.2eV보다 큰 밴드갭을 가지며, 광학 및 전자 장치에서 매우 유용하게 사용될 수 있다는 사실을 발견하였다(미국 특허 출원 No.10/848,145 및 No. 10/863,288).
상기 특허출원에서, 본 발명의 발명자가 발견한 사실 및 방법을 다음과 같이 요약하여 기술한다.
(i) 고품질의 몰리브덴 산화물 결정은 3.45 내지 3.85eV의 밴드갭을 갖는다. 상기 결과는, 99.9995% 순도의 산소에서 99.99% 순도의 몰리브덴판의 산화에 의해 성장된 10㎛보다 큰 두께의 몰리브덴 산화물 층에 대한 실험을 통해 얻어진다. 예를 들어, 120분동안 550℃에서 산화에 의해 형성된 몰리브덴 산화물은 3.66eV의 밴드갭을 갖는다. 본 발명의 발명자에 의해 발명된 방법으로 형성된 몰리브덴 산화물이 이전에 보고된 것보다 큰 밴드갭을 갖는 이유는 이전에 보고된 것보다 큰 두께를 갖는 고품질의 몰리브덴 산화물 결정이기 때문이다. 밴드갭은 층의 구조, 즉, 결정 또는 비-결정, 층의 스트레인 및 순도에 의해 영향을 미친다.
(ii) 본원의 발명자의 방법에 의해 형성된 몰리브덴 산화물은 전자적 특성의 측정에 근거한 반도체임이 확인되었다.
그러나 상술한 특허 공보에서, 몰리브덴 산화물 결정은 금속 몰리브덴판의 일부가 산화되어 형성된다. 금속 몰리브덴판의 일부는 산화되지 않는다. 몰리브덴판이 결정이 아니기 때문에, 벽개(cleavage)와 같은 일부 제조 기술이 사용될 수 없다. 또한, 몰리브덴판의 산화에 의해 형성될 때 몰리브덴 산화물층의 두께를 정밀하게 제어하는 것이 곤란하다.
따라서, 주지의 장치에 사용되는 재료로 구성되고, 양호하게는 결정(crystal)인 신규의 기판 상에 3.2eV보다 큰 밴드갭을 갖는 반도체 결정의 층을 형성하여야 한다.
본 발명에서, 몰리브덴 산화물막은 통상의 전자 및 광학 장치에 사용되는 재료로 구성되는 기판 상에 형성될 수 있다. 가장 흔한 재료는 실리콘이다. 기판에서 가장 중대한 문제중 하나가 본 발명에 의해 해결될 수 있다.
본 발명에서, 몰리브덴 산화물막은 850℃의 낮은 온도에서 신규의 방법에 의해 기판상에 형성될 수 있다. 따라서, 두 번째 중대한 문제가 본 발명에 의해 해결될 수 있다.
본 발명은 기판상에서 성장한 산화 금속으로 이루어진 반도체 전자 장치 및 그 제조 방법에 관한 것이다.
특히, 본 발명은 3.2eV보다 큰 밴드갭을 갖고, 높은 내전압(withstand voltage)을 갖는 사이리스터, 전계 효과 트랜지스터, 바이폴라 트랜지스터 및 다이오드와 같은 전자 장치를 제조하는데 매우 유용한 금속 몰리브덴 산화물을 사용한다. 또한, 본 발명은 고순도 몰리브덴 산화물으로 구성된 극한 환경 전자 장치에 관한 것이다.
본 발명의 중요한 양상은 몰리브덴 산화물막이 통상의 광학 및 전자 장치에서 사용되는 재료로 구성되는 기판 상에 형성될 수 있다는 것이다. 이러한 기판 재료로서 가장 흔히 사용되는 재료는 실리콘이다.
본 발명의 또다른 중요한 양상은 기판 상에 전자 장치를 제조하는 참신한 방법이 있다는 것이다. 이 새로운 방법에 따르면, 산화 금속의 적어도 제 1층은 기판상에 형성된다. 양호하게는 기판 상에 직접 몰리브덴 산화물이 형성된다. 본 발명의 새로운 방법은 다음과 같은 일련의 단계를 포함한다. 제 1단계에서 기판 및 소스 재료가 성장 챔버내에 세트된다. 소스 재료로서, 몰리브덴판이 주로 사용되고, 대표적인 기판은 실리콘이다. 제 2 단계에서, 소스 재료에서의 온도가 기판에서의 온도보다 높도록, 성장 챔버에서 온도 프로파일이 형성된다. 제 3단계에서, 온도 프로파일이 형성된 후, 특정 장치를 형성하기 위해 필요한 몰리브덴 산화물의 두께에 의거하여 소정 기간동안 산소 가스가 흐른다.
전자 장치에서 몰리브덴 산화물층(또는 몰리브덴 산화물층들)은 상술한 단계와 유사한 단계를 포함하는 다른 방법을 사용하여 형성될 수 있다. 이러한 경우, 기판은 장치의 일부로서 작동할 수 있다.
적합한 기판은 실리콘 및 게르마늄과 같은 Ⅳ족 원소 반도체, 갈륨 비화물 및 갈륨 인화물과 같은 Ⅲ-V족 화합물 반도체, 산화 아연과 같은 Ⅱ-Ⅳ족 화합물 반도체, Ⅳ족 화합물 반도체, 유기 반도체, 금속 결정 및 그 유도체 또는 유리에서 선택된 재료로 구성된다.
본 발명의 양호한 실시예를 이하에 상세히 설명한다.
상기에 기술한 문제점은 통상의 전자 및 광학 장치에 사용되는 재료로 구성된 기판 상에 형성된 사이리스터, 바이폴라 트랜지스터, 전계 효과 트랜지스터, 다이오드와 같은 전자 장치의 적어도 일부를 고순도의 몰리브덴 산화물을 사용함으로써 해결된다.
본 발명은 적어도 일부가 3.45eV보다 큰 밴드갭을 갖는 고순도 몰리브덴 산화물으로 이루어진 전자 장치에 관한 것이다. 상기 장치는 저항 장치, 다이오드, 트랜지스터, 홀효과 장치(Hall effect device), 서미스터, 배리스터, 사이리스터 및 메모리 장치를 포함한다.
도 1은 본 발명의 제 1의 실시예에 따른 전계 효과 트랜지스터(100)의 개략도이다. 상기 도면에서, 기판(101)은 실리콘으로 이루어진다. 그러나, 다른 재료가 사용될 수 있다. 몰리브덴 산화물의 층(102)은 기판(101) 상에 형성된다. 층(102)은 다음 단계에 의해 형성된다. 몰리브덴(Mo)판은 소스로서 사용되고, 실리콘(Si) 기판이 이 예에서 사용된다. 첫 번째로, 소스 및 실리콘 기판(101)을 씻어내고 건조시킨다. 그리고 이를 성장 챔버내에 세트한다. 다음 단계에서, 질소 분위기하에서 기판 지역에서의 온도가 530℃가 되고 소스 지역에서의 온도가 630℃가 되도록 성장 챔버가 가열된다. 소스 및 기판(101)이 상기 온도로 각각 가열된 후, 고순도 산소가 성장 챔버내로 흘러가고 6시간동안 유지된다. 층(102)의 두께는 6㎛이다. 층(102)이 의도적으로 도핑되지는 않았지만, 상기는 1.0×10-16㎝-3의 캐리어 농도를 갖는 n-타입이다. 산소 공극이 도너로서 작용한다고 생각된다. 층(102)이 기판(101)과 상이한 구성성분을 가지므로, 층(102)은, 층(102)에서의 장애를 제한하는 버퍼층으로서 기능한다. 장치의 특성을 가능한 양호하게 할 필요가 없을때는 층(102)를 형성하지 않아도 된다.
층(102)상에, 고순도의 n 타입 몰리브덴 산화물의 층(103)이 형성된다. 소스 온도가 670℃이고 기판의 온도가 600℃인 성장 조건으로, 층(102)을 형성하는데 사용된 것과 유사한 방법에 의해 몰리브덴 산화물의 층(103)이 형성된다. 이는 6.0×1016㎝-3의 캐리어 농도를 갖는 n 타입이다. 층(103)의 두께는 0.2㎛이다. 층(103)은 전계 효과 트랜지스터(100)의 채널층이다.
백금 및 금의 이중층으로 구성된 쇼트키 전극(110)이 전계 효과 트랜지스터(100)의 게이트로서 층(103) 상에 형성된다. 층(103)상에, 소스(111) 및 드레인(112) 전극이 또한 형성된다. 상기 전극은 금/티타늄/금의 3층으로 구성된다.
게이트 길이가 2.5㎛이고 게이트 폭이 100㎛라고 가정할 때, 전계 효과 트랜지스터가 30mS/mm의 최대 상호 컨덕턴스의 우수한 성능을 갖는다는 것이 시뮬레이션을 통해 나타난다. 도 2는 시뮬레이션에 의해 얻어진 500℃에서의 전류-전압 특성을 도시한다. 상기는 100V보다 큰 안정적 내전압을 갖는다는 것을 나타낸다. 시뮬레이션에서 몰리브덴 산화물의 밴드갭이 3.75eV라고 가정한다.
높은 내전압을 갖는 전계 효과 트랜지스터와 우수한 극한 환경 전계 효과 트 랜지스터가 고순도 몰리브덴 산화물을 사용함으로써 고온에서 제조 공정 및 값비싼 기판을 사용하지 않고도 구현될 수 있다.
도 3은 본 발명의 제 2의 실시예에 따른 바이폴라 트랜지스터(200)의 개략도이다. 이 실시예에서, 기판(201)은 실리콘으로 구성된다. 그러나 다른 재료가 기판으로 사용될 수 있다. 기판(201) 상에 몰리브덴 산화물의 층(202)이 형성된다. 층(202)은 다음 단계를 거쳐 형성된다. 몰리브덴(Mo)판이 소스로서 사용되고, 실리콘(Si) 기판이 이 예에서 사용된다. 첫 번째로, 소스 및 실리콘 기판(201)을 씻어내고 건조시킨다. 그리고 이를 성장 챔버내에 세트한다. 다음 단계에서, 질소 분위기하에서 기판 지역에서의 온도가 530℃이고 소스 지역의 온도가 630℃가 되도록 성장 챔버가 가열된다.소스 및 기판(201)이 상기 온도로 각각 가열된 후, 고순도 산소가 성장 챔버내로 흐르고 6시간동안 유지된다. 층(202)의 두께는 6㎛이다. 층(202)이 의도적으로 도핑되지는 않지만, 상기는 1.0×10-16㎝-3의 캐리어 농도를 갖는 n-타입이다. 산소 공극(oxygen vacancy)이 도너로서 작용한다고 사료된다. 층(202)이 기판(201)과 상이한 구성성분을 가지므로, 층(202)은, 층(202)에서의 장애를 제한하는 버퍼층으로서 기능한다. 장치의 특성을 가능한 양호하게 할 필요가 없을때는 층(202)를 형성하지 않아도 된다.
더 좋은 품질의 n 타입 몰리브덴 산화물의 층(203)이 층(202) 상에 형성된다. 층(203)은 6.0×1016㎝-3의 캐리어 농도와 450㎚의 두께를 갖는다. 이는 바이폴라 트랜지스터(200)의 콜렉터로서 기능한다. 층(203)은 소스 온도가 670℃이고 기 판의 온도가 600℃인 성장 조건으로, 층(202)을 형성하는 것과 유사한 방법에 의해 형성된다. 그 캐리어 농도는 6.0×10-16㎝-3이고 두께는 450㎚이다. 층(203)은 바이폴라 트랜지스터(200)의 콜렉터로서 기능한다.
2.0×1017㎝-3의 캐리어 농도로 아연으로 도핑된 p 타입 몰리브덴 산화물의 층(204)이 층(203) 상에 형성된다. 층(204)은 소스 온도가 650℃이고 기판의 온도가 550℃인 성장 조건으로 층(202)을 형성하기 위해 사용된 것과 유사한 방법에 의해 형성된다. 산화 아연의 파우더가 온도가 640℃인 기판과 소스 사이의 도펀트 소스로서 세트된다. 층(204)의 두께는 350㎚이다. 층(204)은 바이폴라 트랜지스터(200)의 베이스의 기능을 갖는다. 3.0×1017㎝-3의 캐리어 농도와 400㎚ 두께의 n 타입 몰리브덴 산화물의 층(205)이 층(204)상에 형성된다. 층(205)은 바이폴라 트랜지스터(200)의 이미터로서의 기능을 갖는다. 도 3에 도시된 바와 같이, n 타입 몰리브덴 산화물층(205)이 베이스 전극(211)이 베이스 층(204) 상에 형성되어 있는 주변 영역을 제외한 베이스층(204) 상에 형성된다. 이미터 전극(212)이 이미터층(205) 상에 형성된다. 베이스 전극(210) 및 이미터 전극(212)은 니켈/티타늄/금의 3층 및 알루미늄/티타늄/이중층으로 각각 형성된다. 실리콘 기판(201)과 층(202)이 도전성이므로 콜렉터 전극(210)은 금으로 구성되고 실리콘 기판(201)의 배면상에 형성된다.
도 4는 도 3에 도시된 구조의 바이폴라 트랜지스터에 대한 시뮬레이션에 의해 얻어진 500℃에서의 전류-전압 특성을 나타낸다. 도 4에 도시된 특성은 500℃의 고온에서 몰리브덴 산화물으로 구성된 바이폴라 트랜지스터가 기능하는 것을 나타낸다. GaN으로 구성된 바이폴라 트랜지스터가 300℃에서 작동하는 것이 보고되었다. 그러나 몰리브덴 산화물으로 구성된 바이폴라 트랜지스터가 더 높은 온도에서 작동한다. 또한, 값비싼 기판 및 1000℃ 이상의 고온에서의 제조 공정이 불필요하다.
도 5는 본 발명의 제 3의 실시예에 따른 사이리스터(300)의 구조를 도시하는 개략도이다. 필수 구성 요소만이 도 5에 도시된다. 사이리스터(300)는 실리콘 기판을 포함한다. 그러나 다른 재료가 기판으로서 사용될 수 있다. 기판(301) 상에, 버퍼층(302), p 타입 몰리브덴 산화물층(303), n 타입 몰리브덴 산화물층(304), p 타입 몰리브덴 산화물층(305), 및 n 타입 몰리브덴 산화물층(306)이 형성된다. 이들 층은 제 1 및 제 2의 실시예에 따른 장치에 포함된 층을 형성하기 위해 사용된 기체상 성장법(vapor growth)에 의해 형성된다.
버퍼층(302)은 소스 온도가 680℃이고 기판온도 및 산화 아연인 도펀트 소스의 온도가 600℃인 조건에서 형성된다. 층(302)의 두께는 6.0㎛이다. 층(303)은 소스 온도가 670℃이고 산화 아연의 온도가 650℃, 기판의 온도가 600℃인 조건으로 형성된다. 상기는 7.0×1017㎝-3의 캐리어 농도를 갖는 p 타입이다. 층(303)의 두께는 50㎚이다. n 타입층(304)은 층(303) 상에 형성된다. 층(304)은 소스 온도가 640℃이고 기판의 온도가 540℃인 조건으로 형성된다. 층(304)은 2.0×1016㎝-3의 캐리어 농도 및 160㎚의 두께를 갖는다. p 타입층(305)은 층(304) 상에 형성된다. 층 (305)은 소스 온도가 630℃이고, 산화 아연의 온도가 610℃이고 기판의 온도가 530℃인 조건으로 형성된다. 상기는 7.0×1016㎝-3의 캐리어 농도와 80㎚의 두께를 갖는다. n 타입 몰리브덴 산화물층(306)은 주변 영역을 제외한 층(305)상에 형성된다. 층(306)은 소스 온도가 700℃이고 기판의 온도가 630℃인 조건으로 형성된다. 층(306)은 3.0×1017㎝-3의 캐리어 농도와 60㎚의 두께를 갖는다. 캐소드 전극(311)은 층(306)상에 형성된다. 게이트 전극(312)은 층(305)의 주변 노출 영역 상에 형성된다. 애노드 전극(313)은 실리콘 기판의 배면상에 형성된다. 캐소드 전극(311)은 알루미늄/티타늄 이중층으로 구성된다. 게이트 전극(312)은 니켈/티타늄/금의 3층으로 구성되고, 애노드 전극은 금으로 구성된다.
몰리브덴 산화물이 3.75eV의 밴드갭을 가진다고 가정하였을 때, 도 5에 도시된 구성의 사이리스터에 대한 시뮬레이션은 반복 OFF-상태 전압이 5200V이고, 제어가능한 ON-상태 전류는 5000A임을 나타낸다. SiC로 형성된 것과 거의 같은 구조의 사이리스터는 4500V의 반복 OFF 상태 전압과 4000A의 제어가능한 ON-상태 전류를 갖는다고 알려져있다. 따라서 몰리브덴 산화물으로 구성된 사이리스터는 SiC로 구성된 것보다 더 뛰어난 특성을 갖는다. GaN으로 구성된 사이리스터는 보고되어 있지 않다.
도 6은 도 5에 도시된 사이리스터에 대한 시뮬레이션에 의해 얻어진 내전압과 ON-상태 저항 사이의 관계를 나타낸다. 라인(1001)은 3.75eV의 밴드갭을 갖는 몰리브덴 산화물으로 형성된 사이리스터에 대한 관계를 나타내고, 라인(1002)은 SiC 장치에 대한 것을 나타내고, 라인(1003)은 Si장치에 관한 것을 나타낸다. 도 6에 도시된 결과는 Si 또는 SiC로 형성된 사이리스터에 비해 훨씬 뛰어난 특성을 갖는 사이리스터가 몰리브덴 산화물을 사용하여 얻어질 수 있다는 것을 의미한다. 즉, 고온에서의 제조 공정 및 값비싼 기판을 사용하지 않고도 주지의 사이리스터보다 우수한 특성의 사이리스터를 얻을 수 있다.
캐소드 전극이 형성된 최상층으로부터 하부로 npnp 타입 도전층이 포함되는 구조가 도 5에 도시되지만, 상부로부터 하부로 pnpn 타입 도전층이 포함된 구조도 사용가능하다.
두개의 pn 결합을 포함하는 바이폴라 트랜지스터를 구현할 수 있다면 하나의 pn결합이 형성될 수 있는 다이오드도 형성될 수 있음은 명백하다. 따라서, pn 결합 다이오드도 본 발명의 범주에 포함된다.
본 발명의 상세가 상기에 트랜지스터와 사이리스터를 포함하는 몇몇 실시예를 참조하여 기술되었다. 그러나 본 발명의 본질은 이들 장치에 제한되지 않는다. 본 발명의 이점은 고순도 몰리브덴 산화물이 큰 밴드갭을 갖고 700℃보다 비교적 낮은 온도, 대부분의 경우 650℃ 이하의 온도에서 형성될 수 있다는 것이다.
본 발명의 상세가 트랜지스터와 사이리스터를 포함하는 몇몇 실시예를 참조하여 기술되었다. 고순도 몰리브덴 산화물이 큰 밴드갭을 갖는다는 사실로부터 얻어지는 이점은 본 발명의 원리에 의거하여 다른 전자 장치에도 적용될 수 있다는 것이다. 또한, 몰리브덴 산화물이 주지의 반도체 전자 장치에 사용된 재료로 구성된 기판 상에 형성될 수 있다는 사실은 다른 전자 장치에도 유용하게 적용될 수 있 다. 본 발명의 이러한 응용은 당업자에 의해 용이하게 도출될 수 있으며, 이들은 본 발명의 범주내에 포함되게 된다.
본 발명에 따르면, GaN 및 SiC와 같은 큰 밴드갭을 갖는 주지의 반도체로 이루어진 장치에 수반되는 까다로운 문제들을 해결할 수 있게 되며, 밴드갭이 큰 반도체, 즉, 와이드갭 반도체로 이루어진 파워 장치를 구현할 수 있게 된다.

Claims (16)

  1. Ⅳ족 원소 반도체, Ⅲ-V족 또는 Ⅱ-Ⅳ족 화합물 반도체, Ⅳ족 화합물 반도체, 유기 반도체 및 그 유도체 또는 유리에서 선택된 재료로 구성된 기판 상에 형성된 몰리브덴 산화물의 층을 갖는 것을 특징으로 하는 반도체 전자 장치.
  2. 제 1항에 있어서,
    상기 전자 장치는 저항 장치, 다이오드, 트랜지스터, 홀효과 장치, 버랙터(varactor), 서미스터, 사이리스터 또는 메모리 장치인 것을 특징으로 하는 반도체 전자 장치.
  3. 제 1항에 있어서,
    상기 몰리브덴 산화물은 3.45eV이상의 밴드갭을 갖는 몰리브덴 산화물인 것을 특징으로 하는 반도체 전자 장치.
  4. 제 1항에 있어서,
    상기 몰리브덴 산화물은 기상 증착법(vapor phase deposition)에 의해 형성된 몰리브덴 산화물인 것을 특징으로 하는 반도체 전자 장치.
  5. 제 1항에 있어서,
    상기 몰리브덴 산화물의 층이 형성된, 상기 기판은 실리콘 기판인 것을 특징으로 하는 반도체 전자 장치.
  6. 제 1항에 있어서,
    상기 전자 장치는 상기 기판 상에 차례로 쌓인 제 1의 p 타입 몰리브덴 산화물층, 제 1의 n 타입 몰리브덴 산화물층, 제 2의 p 타입 몰리브덴 산화물층, 제 2의 n 타입 몰리브덴 산화물층을 갖는 사이리스터인 것을 특징으로 하는 반도체 전자 장치.
  7. 제 1항에 있어서,
    상기 전자 장치는 상기 기판 상에 차례로 쌓인 몰리브덴 산화물의 버퍼층, 제 1의 p 타입 몰리브덴 산화물층, 제 1의 n 타입 몰리브덴 산화물층, 제 2의 p 타입 몰리브덴 산화물층, 제 2의 n 타입 몰리브덴 산화물층을 갖는 사이리스터인 것을 특징으로 하는 반도체 전자 장치.
  8. 제 1항에 있어서,
    상기 전자 장치는 상기 기판 상에 차례로 쌓인 제 1의 n 타입 몰리브덴 산화물층, 제 1의 p 타입 몰리브덴 산화물층, 제 2의 n 타입 몰리브덴 산화물층, 제 2의 p 타입 몰리브덴 산화물층을 갖는 사이리스터인 것을 특징으로 하는 반도체 전 자 장치.
  9. 제 1항에 있어서,
    상기 전자 장치는 상기 기판 상에 차례로 쌓인 몰리브덴 산화물의 버퍼층, 제 1의 n 타입 몰리브덴 산화물층, 제 1의 p 타입 몰리브덴 산화물층, 제 2의 n 타입 몰리브덴 산화물층, 제 2의 p 타입 몰리브덴 산화물층을 갖는 사이리스터인 것을 특징으로 하는 반도체 전자 장치.
  10. 제 6항 내지 제 9항 중 어느 한 항에 있어서,
    상기 기판은 실리콘으로 이루어지는 것을 특징으로 하는 반도체 전자 장치.
  11. 제 1항에 있어서,
    상기 전자 장치는 상기 몰리브덴 산화물층이 적어도 채널층으로서 사용되는 전계효과 트랜지스터인 것을 특징으로 하는 반도체 전자 장치.
  12. 제 1항에 있어서,
    상기 전자 장치는 상기 몰리브덴 산화물층이 실리콘 기판상에 형성된 전계 효과 트랜지스터인 것을 특징으로 하는 반도체 전자 장치.
  13. 제 11항에 있어서,
    상기 전자 장치는 상기 몰리브덴 산화물의 적어도 하나의 버퍼층이 상기 채널층과 상기 기판 사이에 삽입되는 전계 효과 트랜지스터인 것을 특징으로 하는 반도체 전자 장치.
  14. 제 1항에 있어서,
    상기 전자 장치는 상기 몰리브덴 산화물층이 에미터 영역, 베이스 영역 및 콜렉터 영역중 적어도 하나에 사용되는 바이폴라 트랜지스터인 것을 특징으로 하는 반도체 전자 장치.
  15. 제 1항에 있어서,
    상기 전자 장치는 상기 몰리브덴 산화물층이 실리콘 기판 상에 형성되는 바이폴라 트랜지스터인 것을 특징으로 하는 반도체 전자 장치.
  16. 제 14항에 있어서,
    상기 전자 장치는 몰리브덴 산화물의 적어도 하나의 버퍼층이 상기 콜렉터와 상기 기판 사이 또는 상기 에미터 영역과 상기 기판 사이에 삽입되는 바이폴라 트랜지스터인 것을 특징으로 하는 반도체 전자 장치.
KR1020060004788A 2005-01-19 2006-01-17 기판상에 형성된 전자 장치 및 그 제조 방법 KR101240700B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00011248 2005-01-19
JP2005011248A JP5089020B2 (ja) 2005-01-19 2005-01-19 基板上に作製された半導体電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120151998A Division KR20130006584A (ko) 2005-01-19 2012-12-24 기판상에 형성된 전자 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060084366A KR20060084366A (ko) 2006-07-24
KR101240700B1 true KR101240700B1 (ko) 2013-03-18

Family

ID=36143331

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060004788A KR101240700B1 (ko) 2005-01-19 2006-01-17 기판상에 형성된 전자 장치 및 그 제조 방법
KR1020120151998A KR20130006584A (ko) 2005-01-19 2012-12-24 기판상에 형성된 전자 장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020120151998A KR20130006584A (ko) 2005-01-19 2012-12-24 기판상에 형성된 전자 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7557385B2 (ko)
EP (1) EP1684355A3 (ko)
JP (1) JP5089020B2 (ko)
KR (2) KR101240700B1 (ko)
CN (1) CN1828930A (ko)
DE (1) DE06000614T1 (ko)
TW (1) TWI413250B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519423B2 (ja) * 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
JP4351869B2 (ja) * 2003-06-10 2009-10-28 隆 河東田 半導体を用いた電子デバイス
JP4603370B2 (ja) * 2005-01-18 2010-12-22 創世理工株式会社 基板上に作製された半導体光デバイスおよびその作製方法
JP5214194B2 (ja) * 2007-08-10 2013-06-19 住友化学株式会社 金属ドープモリブデン酸化物層を含む有機エレクトロルミネッセンス素子及び製造方法
EP2674992A1 (en) 2012-06-15 2013-12-18 Imec Led and method for making led
CN107946322A (zh) * 2017-12-15 2018-04-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP2020205405A (ja) 2019-06-17 2020-12-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリスタ、及びそれを含むニューロモーフィック装置
US12113279B2 (en) 2020-09-22 2024-10-08 Oti Lumionics Inc. Device incorporating an IR signal transmissive region
WO2022123431A1 (en) 2020-12-07 2022-06-16 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055226A (ja) 2000-08-07 2002-02-20 Nippon Sheet Glass Co Ltd 偏光素子及びその製造方法
JP2004356481A (ja) 2003-05-30 2004-12-16 Takashi Katoda 半導体を用いた光デバイス
JP2005005359A (ja) 2003-06-10 2005-01-06 Takashi Katoda 半導体を用いた電子デバイス

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR972330A (fr) 1941-02-01 1951-01-29 Redresseurs statiques de courant et leur procédé de fabrication
JPS5128983B1 (ko) 1966-10-28 1976-08-23
US3728594A (en) 1971-11-17 1973-04-17 Rca Corp Electroluminescent device comprising a transition metal oxide doped with a trivalent rare earth element
JPS597719B2 (ja) 1975-10-11 1984-02-20 田辺製薬株式会社 シチジン誘導体の製法
US4373145A (en) 1979-06-18 1983-02-08 Ford Motor Company Thin film electroluminescent device
US4965594A (en) 1986-02-28 1990-10-23 Canon Kabushiki Kaisha Liquid jet recording head with laminated heat resistive layers on a support member
JPH0663799B2 (ja) 1987-10-05 1994-08-22 株式会社村田製作所 熱型流量検出装置
US5401587A (en) 1990-03-27 1995-03-28 Kabushiki Kaisha Toyota Chuo Kenkyusho Anisotropic nanophase composite material and method of producing same
EP0478799B1 (en) * 1990-04-24 1996-12-04 Ramtron International Corporation Semiconductor device having ferroelectric material and method of producing the same
US5838029A (en) 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US6202471B1 (en) 1997-10-10 2001-03-20 Nanomaterials Research Corporation Low-cost multilaminate sensors
JP4183299B2 (ja) 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
DE69904332T2 (de) * 1999-10-22 2003-10-02 Brown & Sharpe Tesa S.A., Renens Vorrichtung zur Messung der Linear- oder Winkelverschiebung
JP2002217425A (ja) 2001-01-16 2002-08-02 Sanken Electric Co Ltd 半導体装置用電極、半導体装置及びその製造方法
US6498358B1 (en) * 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
SG176316A1 (en) 2001-12-05 2011-12-29 Semiconductor Energy Lab Organic semiconductor element
US6627959B1 (en) 2002-04-16 2003-09-30 Boston Microsystems, Inc. P-n junction sensor
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US20050240501A1 (en) * 2004-04-23 2005-10-27 Liang-Jung Huang Global financial commodity bull/bear positioning device
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP4603370B2 (ja) 2005-01-18 2010-12-22 創世理工株式会社 基板上に作製された半導体光デバイスおよびその作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055226A (ja) 2000-08-07 2002-02-20 Nippon Sheet Glass Co Ltd 偏光素子及びその製造方法
JP2004356481A (ja) 2003-05-30 2004-12-16 Takashi Katoda 半導体を用いた光デバイス
JP2005005359A (ja) 2003-06-10 2005-01-06 Takashi Katoda 半導体を用いた電子デバイス

Also Published As

Publication number Publication date
CN1828930A (zh) 2006-09-06
EP1684355A3 (en) 2009-03-18
TWI413250B (zh) 2013-10-21
US20060157695A1 (en) 2006-07-20
TW200701450A (en) 2007-01-01
JP2006202872A (ja) 2006-08-03
KR20060084366A (ko) 2006-07-24
US7557385B2 (en) 2009-07-07
KR20130006584A (ko) 2013-01-17
JP5089020B2 (ja) 2012-12-05
DE06000614T1 (de) 2007-01-18
EP1684355A2 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
KR101240700B1 (ko) 기판상에 형성된 전자 장치 및 그 제조 방법
Wright et al. Prospects for SiC electronics and sensors
JP5254037B2 (ja) 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造
Xiong et al. Double-barrier β-Ga 2 O 3 Schottky barrier diode with low turn-on voltage and leakage current
JPH0422172A (ja) 半導体装置
US11817481B2 (en) Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
JP7054853B2 (ja) 炭化珪素半導体素子およびその製造方法
US20070164312A1 (en) Electronic devices formed of high-purity molybdenum oxide
CN114639736A (zh) 氧化镓场效应晶体管
KR20230131792A (ko) 니켈-코발트 합금/산화갈륨 기반 전력 반도체 장치 및 그 제조 방법
US6271544B1 (en) SiC/Si heterostructure semiconductor switch and fabrication thereof
JP5070229B2 (ja) 半導体を用いた電子デバイス
JP7486729B2 (ja) 半導体装置
JPH0556849B2 (ko)
JP2019047096A (ja) ダイヤモンド半導体素子
JP2024136318A (ja) 半導体装置
Higashiwaki et al. Research and development on Ga 2 O 3 transistors and diodes
Chalabi et al. Silicon Carbide: Properties and Applications
Davis et al. Epitaxial thin film growth and device development in monocrystalline alpha and beta silicon carbide
KR20200062650A (ko) 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자 및 그 제조 방법
Ohmic B OHMIC CONTACTS
KR20100138497A (ko) 산화규소-산화아연 이종접합 광소자

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee