JP5254037B2 - 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造 - Google Patents

高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造 Download PDF

Info

Publication number
JP5254037B2
JP5254037B2 JP2008550321A JP2008550321A JP5254037B2 JP 5254037 B2 JP5254037 B2 JP 5254037B2 JP 2008550321 A JP2008550321 A JP 2008550321A JP 2008550321 A JP2008550321 A JP 2008550321A JP 5254037 B2 JP5254037 B2 JP 5254037B2
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
stoichiometric
silicon carbide
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008550321A
Other languages
English (en)
Other versions
JP2009522823A (ja
Inventor
アラン ザ サード ウォード，
ジェイソン パトリック ヘニング，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2009522823A publication Critical patent/JP2009522823A/ja
Application granted granted Critical
Publication of JP5254037B2 publication Critical patent/JP5254037B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

（発明の背景）
本発明は、高電圧で動作し、したがって高電場が存在する場合の、あるいは高電界を生成または受ける炭化ケイ素（ＳｉＣ）ベースの半導体デバイスに関する。通常、かかるデバイスは、ショットキー（整流）ダイオード、金属酸化膜半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、ＰＴＮダイオード、バイポーラ接合トランジスタ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ：ＢＪＴ）を含むが、それらに限定される必要はない。例えば（限定としてではなく）、ＳｉＣベースのパワーデバイスは、（切り替え）電力供給、モーター制御、電力調節、ハイブリッド車技術、安全装置および電力貯蔵に有利である。
炭化ケイ素は、電子パワーデバイスに多くの物理的、化学的および電子的利点を提供する。物理的には、該材料は非常に強固で極めて高い融点を有するため、堅固な物理的特性を与える。化学的には、炭化ケイ素は化学攻撃に対して高い耐性があるため、化学安定性および熱安定性を提供する。しかし、おそらく最も重要なことは、炭化ケイ素は、高破壊電界、比較的大きなバンドギャップ（６Ｈポリタイプに対し室温で約２．９ｅＶ）、高飽和電子ドリフト速度などの優れた電子特性を有するため、高出力動作、高温動作、耐放射性、およびスペクトルの青、紫および紫外領域における高エネルギー光子の吸収および放射に関して著しい利点を与えることである。
パワー応用において、炭化ケイ素の大きなバンドギャップは、高い衝撃イオン化エネルギーをもたらす。言い換えると、これはイオン化担体のなだれ増倍を生じることなくＳｉＣが比較的高い電界を受けられるようにする。比較として、炭化ケイ素の電界容量はシリコンよりも１０倍大きい。
これらのデバイスの活性領域はかかる高電界を受けるまたは生成するため、デバイスは、通常、デバイスのエッジにおける電界の効果（「電界集中」）を減少させるために何らかの終端構造を含まなければならない。一般的な例において、終端構造は、活性領域に隣接する炭化ケイ素における埋め込み領域を含む。また、デバイスの表面は、終端されなければならないため、通常、何らかのパッシベーション構造がこの表面に加えられる。多くの場合において、表面パッシベーション構造は、非化学量論的酸化物および非化学量論的窒化物（つまり、ＳｉＯ２およびＳｉ３Ｎ４以外）を含む、酸化ケイ素、窒化ケイ素などの重合体（大概、ポリイミド）もしくは誘電性のパッシベーションまたはそれらのいくつかの組み合わせを含むことができる。
より高い電圧、したがってより高い電界に対応できるＳｉＣベースのデバイスが開発し続けられているため、通常約１５００℃より低い温度での衝撃に化学的に耐性のある炭化ケイ素は、パワー電子デバイスのこれらの種類に関連する高い電界が存在する場合に、前述にかかわらず非常に低い温度で酸化することが予期せず発見されている。具体的には、この酸化は、切り替えパワーデバイス内などの著しい過渡電流がデバイスを通過するデバイス内で存在する。最も良く理解されているように、これはより高い電界および比較的高い周波数で適用された電子の存在が酸化の発生を促す他の従来の酸化還元反応であるように考えられる。
この予期されず、望ましくない炭化ケイ素の酸化は、比較的中程度の動作温度、つまり炭化ケイ素が化学反応に加わる前に要求される通常のより高い温度ではなく、１２５℃の低い温度で発生し得る。
結果とし生じる望ましくない酸化物が成長するにつれ、デバイスから離れてパッシベーション層を拡張および持ち上げる傾向があり、最終的に性能特性を低下または排除する。
また、従来の酸化物パッシベーション技術は、高電界でドリフトを示す傾向もある。このドリフトの少なくとも一部は、負極の方向へドリフトする傾向のある水素（水素イオンとして現れる）の存在に起因し、デバイスの遮断能力およびデバイスの全体的な能力を低下させる電荷蓄積をもたらす。プラズマ化学気相成長法（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）で使用される酸化物前駆体の多くが水素を含むため、水素の存在は、通常、パッシベーション構造を形成するためのＰＥＣＶＤの使用に起因する。
これに関連して発見された問題は、センチメートルにつき２５０キロボルト（ｋＶ／ｃｍ）もの低い電界強度で見られており、５００ｋＶ／ｃｍ以上では確実に明白である。ＳｉＣベースのパワーデバイスの多くは、センチメートルにつき約１．５メガボルト（ＭＶ／ｃｍ）もの高い電界を受ける。
したがって、炭化ケイ素の電界強度特性を十分に活用するデバイスは、ドリフトなどの望ましくない電子挙動なく、および炭化ケイ素のいくらかの化学量論的または非化学量論的酸化ケイ素への酸化などの腐食酸化還元反応なく、かかる電界強度に耐えることができるパッシベーション構造を必要とする。
（発明の開示）
本発明は、炭化ケイ素における高電界半導体デバイスのための改良された終端構造である。構造は、高電界動作のための炭化ケイ素ベースのデバイスと、該デバイスにおける活性領域と、該活性領域のためのエッジ終端パッシベーションとを含み、該エッジ終端パッシベーションは、表面状態を満足させ、界面密度を低下させるための該デバイスの炭化ケイ素部分の少なくとも一部分上の酸化物層と、水素の取り込みを回避するため、および寄生容量を減少させ、捕捉を最小化するための該酸化物層上の窒化ケイ素の非化学量論的層と、該非化学量論的層および該酸化物層を封入するための該非化学量論的層上の窒化ケイ素の化学量論的層と、を含む。
別の実施形態において、本発明は、高電界動作のための炭化ケイ素ベースのデバイスと、該デバイスにおける活性領域と、該活性領域のためのエッジ終端パッシベーションと、を含み、該エッジ終端パッシベーションは、炭化ケイ素部分と酸化膜との界面密度を低下させるための該活性領域に隣接する該炭化ケイ素部分上の該酸化膜と、寄生容量を減少させ、デバイス捕捉を最小化するための該酸化膜上の第１のスパッタ非化学量論的窒化ケイ素層と、該構造を封入せずに、さらに該基板からその後のパッシベーション層を位置付けるための該第１の層状の第２のスパッタ非化学量論的窒化ケイ素層と、該構造を封入し、該パッシベーション層の水素遮断性を向上させるための該第２のスパッタ層上のスパッタ化学量論的窒化ケイ素層と、該封入層上の段差被覆および亀裂防止のための化学量論的窒化ケイ素の化学気相蒸着した環境障壁層と、を含む、炭化ケイ素における高電界半導体デバイスのための改良された終端構造である。
本発明の前述およびその他の目的および利点ならびにそれらが達成される方法は、添付の図面とともに説明される以下の詳述に基づいて明らかとなる。
（発明の詳細な説明）
図１は、概して１０で示されたショットキーダイオードの断面概略図であり、本発明が対応する最近発見された問題を例証する。ショットキーダイオードは比較的単純（より少ない要素）な電子デバイスであるため、例証目的としては便利であるが、本発明は、種々のデバイスにうまく組み込むことができ、本明細書において記述されるものに制限されないことを理解されたい。
ダイオード１０は、炭化ケイ素エピタキシャル層１２を保有する炭化ケイ素基板１１上に形成される。整流金属接触部１３は、基本的なショットキー構造を完成させる。図１において、基板１１およびエピ層１２は、ｎ型として示される。
用語「エッジ」は、ある程度任意の様式で使用されるが、ショットキーダイオードに対して、デバイスのエッジは、整流接触部１３の周囲長または境界により機能的に決定される。したがって、図１に示されるダイオードにおいて、通常埋め込みにより形成される反対導電型領１４（つまり、ショットキー接合点を形成する半導体の導電型と反対）は、エピタキシャル層１２で表面の接触部１３に隣接する。図１は、ｐ型としての部分１４を示す。従来のパッシベーション層を１５で示し、発明の背景で記述される問題、すなわち酸化物の望ましくない成長を網掛け領域１６で示す。図１において概略的に示すように、酸化物部分１６の継続的成長は、物理的、化学的および電子的にデバイスの構造および性能を低下させる傾向がある。
図２は、本発明による終端構造を組み込む概して１７で示されたショットキーダイオードの概略断面図である。ダイオード１７は、炭化ケイ素基板２０および炭化ケイ素エピタキシャル層２１をともなう炭化ケイ素ベースのデバイスである。概して、しかし限定されず、炭化ケイ素におけるｎ型ショットキーダイオードにおいて、基板２０は、プラスおよびマイナス記号によって示されるように、エピタキシャル層２１よりも僅かに多くドープされる。適切なショットキー金属から形成される金属接触部２２は、エピタキシャル層２１との整流接触部を形成する。本明細書の概略図は、多くの状況における単一金属層を示すが、金属の組み合わせがこれらの接触部に使用できることを理解されたい。例えば、接触部２２は、炭化ケイ素との整流接触部においてニッケル、クロム、チタンまたは白金などのショットキー金属であり得るが、環境保護または回路へのより便利な接続などの他の目的のために、さらなる金属被覆も保有し得る。
また、ダイオード１７は、炭化ケイ素エピ層２１においてｐ型終端領域２３も含み、かかる終端領域は、通常、当業者によって十分に理解される方法でイオン注入により形成される。
ダイオード１７は、デバイスの活性領域のためのエッジ終端パッシベーション部分２４を含む。エッジ終端２４は、ショットキー接触部２２に隣接して位置付けられ、表面状態を満足させ、界面密度を低下させるための、ダイオード１７の少なくとも一部使用可能な炭化ケイ素部分上の酸化物層２５を含む。非化学量論的窒化ケイ素層２６は、水素の取り込みを回避するため、および寄生容量を減少させ、捕捉を最小化するための酸化物層上にある。窒化ケイ素２７（Ｓｉ３Ｎ４）の化学量論的層は、環境攻撃に対して非化学量論的層２６および酸化物層を封入するための非化学量論的層２６上にある。
エピタキシャル層を有するウエハを含む炭化ケイ素ウエハは市販されており、特に、本発明の譲受人であるＣｒｅｅ，Ｉｎｃ．，Ｄｕｒｈａｍ ＮＣから入手可能である。したがって、必要以上の実験を経ることなく、当業者は基板およびエピタキシャル層を入手および使用することができる。例示的な実施形態において、基板２０およびエピタキシャル層２１は単結晶であり、３Ｃ、４Ｈ、６Ｈおよび１５Ｒポリタイプの炭化ケイ素から成る群から選択されるポリタイプを有する。
例示的な実施形態において、また多くの適切な理由により、終端パッシベーション構造２４内の酸化物層２５は、通常、熱成長酸化物である。また、かかる層は、用語、酸化が形容詞および動詞として使用される「熱酸化」層または「酸化」層としても称される。かかる用途は当技術分野において一般的であり、当業者は文脈において理解する。例示的な実施形態において、熱酸化層２５は、通常、約１００から５００オングストロームの厚さを有する化学両論（ＳｉＯ２）の二酸化ケイ素である。
発明の背景において記載されるように、窒化ケイ素パッシベーション層に関連する問題のうちの１つは、それらの水素の取り込みである。特定の半導体大きなバンドギャップデバイス（‘３７８親出願において説明されるＩＩＩ族窒化物など）に関して、水素の存在は、半導体のドーピング特性に影響し得る。また、炭化ケイ素ベースのデバイスにおいて、パッシベーション構造中の水素の存在はドリフトを不利に発生し得る。したがって、非化学量論的窒化ケイ素２６は、実質的に水素を含まず、水素の取り込みを回避するために蒸着されたスパッタである。比較として、化学気相蒸着窒化ケイ素は、通常、 ＣＶＤ前駆体ガスにおける水素の存在のために水素を含む。例示的な実施形態において、非化学量論的層２６は、約１０００から２０００オングストロームの厚さである。
親出願においてさらに記載されるように、非化学量論的（つまり、Ｓｉ３Ｎ４以外）窒化ケイ素の原子比率は、化学量論的窒化ケイ素の屈折率（６３２８Åの標準波長で測定された２．０２）とは異なる屈折率で表される。したがって、非化学量論的窒化ケイ素層は、窒素に富んだ組成物を表す（化学量論的と比較した場合）、約１．８５から１．９５の屈折率を有す。
図３は、本発明によるパッシベーションを組み込む概して３０で示された金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の断面概略図である。ＭＯＳＦＥＴ３０は、第１の導電型および反対導電型の炭化ケイ素のエピタキシャル層３２を有する炭化ケイ素基板３１を含む。図３は、平面のメサ型配向におけるＭＯＳＦＥＴを示すが、これは例証目的のための例示的なものであり、本発明が組み込まれ得るＭＯＳＦＥＴの方法または種類を制限するものではないことを理解されたい。
ソース領域３３およびドレイン領域３４は、第１の導電型炭化ケイ素、つまり基板と同一の導電型で形成される。ゲート接触部３５およびゲート酸化物３６は、トランジスタ３０とソース接触部３８のゲート領域を画定し、ドレイン接触部３７は、適切なオーム金属で形成される。
本発明によるパッシベーション構造は、ＭＯＳＦＥＴ３０内または隣接する多くの位置に組み込むことができ、図３において、パッシベーションは、４０で、つまり隣接する１つ以上のソース３８、ゲート３５、またはドレイン３７接触部で示される。より詳細には、図３の左側部分の４１で酸化物層を、４２で非化学量論的窒化物層を、および４３で化学量論的酸化物層を示す。他の部分は、図３の左側部分に示されるもとの同一の３部構成の構造を有することを理解されたい。
３２のエピタキシャル層がｐ型の場合、ＭＯＳＦＥＴは、ｎ型ソースならびにドレイン部分３３および３４を有するｐチャネルＭＯＳＦＥＴと称される。当技術分野において十分に理解されるように、ｎチャネルＭＯＳＦＥＴは、ｎ型エピタキシャル層３２を組み込み、ソースならびにドレイン部分３３および３４はｐ型となる。
図４は、本発明によるパッシベーションを組み込む裏面コレクタを有する、概して４５で示されるバイポーラ接合トランジスタ（ＢＪＴ）の概略半セル説明図である。ＢＪＴ４５は、炭化ケイ素基板（ウエハを含む可能性がある）４６上および基板４６に隣接する炭化ケイ素ドリフト領域４７上で形成される。基板４６およびドリフト領域４７は同一の導電型を有し、ドリフト領域４７よりも僅かに多くドープされる基板４６を有するｎ型として図４で示される。基部領域５０は、基部領域５０の残部よりも僅かに多くドープされる基部コレクタ金属５２に隣接する部分５１を有する反対導電型（図４においてｐ型）で形成される。コントローラ接触部（裏面上）５５とともに、エミッタ部分５３および対応する接触部５４は、半セル構造を完成させる。
パッシベーションは、１つ以上のエミッタ５４、基部５２またはコレクタ５２接触部に隣接する。図４に示すデバイス配向において、パッシベーション５６は、エミッタ接触部５４に隣接して示される。先の実施形態のように、パッシベーション終端構造は、酸化物層５７、非化学量論的窒化ケイ素層６０、および化学量論的窒化ケイ素層６１で形成される。図４は、ｎ−ｐ−ｎバイポーラ接合トランジスタを示すが、また、本発明は、構造の関連部分で逆転した導電型を有するｐ−ｎ−ｐバイポーラ接合トランジスタとともに使用することもできる。
図５は、本発明による終端パッシベーションを組み込む、概して６３で示される絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の断面概略半セル表現である。トランジスタ６３は、エミッタ接触部６５およびゲート接触部６６の反対側の、デバイスの裏面上のコントローラ接触部６４とともに配向されている。図５に示すように、ＩＧＢＴ６３は、ＭＯＳＦＥＴゲート駆動を有するｐ−ｎ−ｐバイポーラトランジスタと同等の回路を形成する。６７でゲート酸化物を、７０および７１（ドリフト領域）で各ｎ型部分を、ならびに７２および７４（ｐ型基板）でｐ型領域を示す。
エッジ終端パッシベーション７０は、エミッタ６５、ゲート６６またはコレクタ６４接触部のうちの少なくとも１つに（および、配向次第ではそれぞれに）隣接する。図５は、エミッタ接触部６５に隣接する終端パッシベーション７０を示す。図５に示すトランジスタはｎ型ドリフト領域７１を含むが、トランジスタはｐ型ドリフト領域で構成されることができ、当業者により理解され得る。
図６は、本発明による概して７４で示されるサイリスタの断面概略図（半セル）である。図６の配向において、各４つの領域（２つのｐ型および２つのｎ型）は、ｎ型基板（またはウエハ７５）、ｐ型ドリフト領域７６、ｎ型エピ層７７、およびｐ型層８０として示される。アノード接触部８１は、ｐエピタキシャル層８０に対して作製され、カソード接触部８２は、ｎ型基板７５に対して作製される。金属ゲート接触部８３は、図６に示すように、ｎ型エピタキシャル層７７の残部よりも、一領域８４に僅かに多くドープすることができるゲート部分を画定する。
本発明によるサイリスタにおいて、エッジ終端パッシベーション８５は、アノード８１、カソード８２、またはゲート８３接触部のうちの少なくとも１つ、および可能であればそれぞれで隣接し、酸化物層８６、非化学量論的窒化ケイ素層８７、および化学量論的封入窒化ケイ素層９０を含む。
図７は、本発明によるパッシベーション構造のより詳細な実施形態９３を示す。このより詳細な構造は、前述の任意の１つ以上のデバイス内に組み込むことができる。
図７において、第１のスパッタ非化学量論的層９４は、寄生容量を減少させ、デバイス捕捉を最小化するための熱酸化層９５上にある。第２のスパッタ非化学量論的窒化ケイ素層９６は、構造９３を完全に封入せずに、さらに基板９７からその後のパッシベーション層を位置付けるための第１の層９４上にある。スパッタ化学量論的窒化ケイ素層１００は、最初に構造９３を封入およびパッシベーション層の水素遮断性を向上させるための第２のスパッタ非化学量論的層９６上にある。化学気相蒸着環境障壁層１０１は、段差被覆および亀裂防止を提供するようにデバイスを被覆する。
これまでよりもやや詳細に、熱酸化層９５は、例示的な実施形態において約１００から５００オングストローム（Å）の厚さを有する化学量論的二酸化ケイ素（ＳｉＯ２）である。これは、（窒化物のみのパッシベーションとは対照的に）酸化物の電子的利点を提供するのに十分な厚さであるが、付加的な製造問題をもたらす厚さには満たない。
本明細書の他の部分で記載されるように、スパッタリングの目的は、実質的に水素を含まない窒化ケイ素層を提供できるようにすることである。故に、層９４、９６および１００は、実質的に有利に水素を含まない。
最初の２つのスパッタ層９４および９６は、優先的に窒素に富んでいる。前述のように、（非化学量論的組成物における）ケイ素または窒素の割合は、形成された窒化ケイ素膜の組成物の指標としての屈折率により判断できる。
したがって、例示的な実施形態において、非化学量論的スパッタ窒化ケイ素層９４および９６のそれぞれは、約１．８５から１．９５の屈折率を有する。
炭化ケイ素基板は単結晶であることが多く、３Ｃ、４Ｈ、６Ｈおよび１５Ｒポリタイプの炭化ケイ素から成る群から選択されるポリタイプを有する。
スパッタリングの一目的は、本明細書の他の部分に記載されるような水素の存在を回避すること、したがって、水素の存在に付随する電子的問題を回避することである。したがって、図７に関連して記述されたスパッタ層は、水素を含まない層としても理解することができる。言い換えれば、スパッタリングは、水素を含まないパッシベーション層を生成するための一技術である。しかし、本発明はまた、その製造方法にかかわらず、水素を含まないパッシベーション層としても理解することができる。
図面および本明細書において、本発明の好適な実施形態が記述され、特定の用語が用いられているが、これらは一般的および説明的な意向のみにおいて使用されるものであり、制限目的のためではなく、本発明の範囲は請求項において定義される。
図１は、ショットキーダイオードの断面概略図である。 図２は、本発明による終端構造を組み込むショットキーダイオードの概略断面図である。 図３は、本発明のパッシベーションを組み込む金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の断面概略図である。 図４は、本発明によるパッシベーションを組み込むバイポーラ接合トランジスタ（ＢＪＴ）の概略半セル説明図である。 図５は、本発明による終端パッシベーションを組み込む絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の断面概略半セルの説明である。 図６は、本発明によるサイリスタの断面概略図である。 図７は、本発明によるパッシベーション構造のより詳細な実施形態を示す。

Claims (36)

  1. 炭化ケイ素における高電界半導体デバイスのための改良された終端構造であって、
    高電界動作のための炭化ケイ素ベースのデバイスと、
    前記炭化ケイ素ベースのデバイスにおける活性領域と、
    前記活性領域のためのエッジ終端パッシベーションと
    を含み、
    前記エッジ終端パッシベーションは、
    前記炭化ケイ素ベースのデバイスの少なくともいくつかの炭化ケイ素部分の上の酸化物層であって、表面状態を満足させ、界面密度を低下させるための酸化物層と、
    前記酸化物層上の窒化ケイ素の非化学量論的層であって、水素の取り込みを回避するため、および、寄生容量を減少させ、捕捉を最小化するための窒化ケイ素の非化学量論的層と、
    前記非化学量論的層上の窒化ケイ素の化学量論的層であって、前記非化学量論的層および前記酸化物層を封入するための窒化ケイ素の化学量論的層と
    を含む、改良された終端構造。
  2. 単結晶であり、炭化ケイ素の３Ｃポリタイプ、４Ｈポリタイプ、６Ｈポリタイプ、１５Ｒポリタイプから成る群から選択されるポリタイプを有する炭化ケイ素部分を含む、請求項１に記載の終端構造。
  3. 前記半導体デバイスは、ショットキーダイオード、金属酸化膜半導体電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、ＰＩＮダイオード、バイポーラ接合トランジスタ、サイリスタから成る群から選択される、請求項１に記載の終端構造を取り込む、半導体デバイス。
  4. 前記活性領域は、
    炭化ケイ素エピタキシャル層上のショットキー金属と、
    前記炭化ケイ素エピタキシャル層を支持する炭化ケイ素基板と
    を含む、請求項３に記載のショットキーダイオード。
  5. 前記炭化ケイ素エピタキシャルおよび前記炭化ケイ素基板は、どちらもｎ型であり、
    前記ショットキー金属は、ニッケル、クロム、チタン、白金から成る群から選択される、請求項４に記載のショットキーダイオード。
  6. ソース接触部とゲート接触部とドレイン接触部とを含み、
    前記エッジ終端パッシベーションは、前記接触部のうちの少なくとも１つに隣接する、請求項３に記載のＭＯＳＦＥＴ。
  7. 請求項６に記載のｐチャネルＭＯＳＦＥＴ。
  8. 請求項６に記載のｎチャネルＭＯＳＦＥＴ。
  9. ベース接触部とエミッタ接触部とコレクタ接触部とを含み、
    前記エッジ終端パッシベーションは、前記接触部のうちの少なくとも１つに隣接する、請求項３に記載のバイポーラ接合トランジスタ。
  10. 請求項９に記載のｎ−ｐ−ｎバイポーラ接合トランジスタ。
  11. 請求項９に記載のｐ−ｎ−ｐバイポーラ接合トランジスタ。
  12. ベース接触部とエミッタ接触部とコレクタ接触部とを含み、
    前記エッジ終端パッシベーションは、前記接触部のうちの少なくとも１つに隣接する、請求項３に記載の絶縁ゲートバイポーラトランジスタ。
  13. ｎ型ドリフト領域を含む、請求項１２に記載の絶縁ゲートバイポーラトランジスタ。
  14. ｐ型ドリフト領域を含む、請求項１２に記載の絶縁ゲートバイポーラトランジスタ。
  15. アノード接触部とカソード接触部とゲート接触部とを含み、
    前記エッジ終端パッシベーションは、前記接触部のうちの少なくとも１つに隣接する、請求項３に記載のサイリスタ。
  16. アノード接触部とカソード接触部とを含み、
    前記エッジ終端パッシベーションは、前記アノード接触部およびカソード接触部のうちの少なくとも１つに隣接する、請求項３に記載のｐ−ｉ−ｎダイオード。
  17. 前記酸化物層は、熱酸化層である、請求項１に記載の終端構造。
  18. 前記熱酸化層は、約１００から５００オングストロームの厚さを有する二酸化ケイ素である、請求項１７に記載の終端構造。
  19. 前記窒化ケイ素の非化学量論的層は、実質的に水素を含まない、請求項１に記載の終端構造。
  20. 前記窒化ケイ素の非化学量論的層は、約１０００から２０００オングストロームの厚さである、請求項１に記載の終端構造。
  21. 前記窒化ケイ素の非化学量論的層は、約１．８５から１．９５の屈折率を有する、請求項１に記載の終端構造。
  22. 前記窒化ケイ素の化学量論的層は、実質的に水素を含まない、請求項１に記載の終端構造。
  23. 炭化ケイ素における高電界半導体デバイスのための改良された終端構造であって、
    高電界動作のための炭化ケイ素ベースのデバイスと、
    前記炭化ケイ素ベースのデバイスにおける活性領域と、
    前記活性領域のためのエッジ終端パッシベーションと
    を含み、
    前記エッジ終端パッシベーションは、
    前記活性領域に隣接する炭化ケイ素部分上の酸化膜であって、前記炭化ケイ素部分と前記酸化膜との界面密度を低下させるための酸化膜と、
    前記酸化膜上の第１のスパッタ非化学量論的窒化ケイ素層であって、寄生容量を減少させ、デバイス捕捉を最小化するための第１のスパッタ非化学量論的窒化ケイ素層と、
    前記第１のスパッタ非化学量論的窒化ケイ素層上の第２のスパッタ非化学量論的窒化ケイ素層であって、前記終端構造を封入せずに、さらに基板から後続のパッシベーション層を位置付けるための第２のスパッタ非化学量論的窒化ケイ素層と、
    前記第２のスパッタ非化学量論的窒化ケイ素層上のスパッタ化学量論的窒化ケイ素層であって、前記終端構造を封入し、前記後続のパッシベーション層の水素遮断性を向上させるためのスパッタ化学量論的窒化ケイ素層と、
    前記スパッタ化学量論的窒化ケイ素層上の化学量論的窒化ケイ素の化学気相蒸着した環境障壁層であって、段差被覆および亀裂防止のための化学量論的窒化ケイ素の化学気相蒸着した環境障壁層と
    を含む、改良された終端構造。
  24. 前記酸化膜は、熱酸化層である、請求項２３に記載のパッシベーションされた半導体構造。
  25. 前記酸化層は、約１００から５００オングストロームの厚さを有する二酸化ケイ素である、請求項２３に記載のパッシベーションされた半導体構造。
  26. 前記第１のスパッタ非化学量論的窒化ケイ素層は、実質的に水素を含まない、請求項２３に記載のパッシベーションされた半導体構造。
  27. 前記第１のスパッタ非化学量論的窒化ケイ素層は、約１０００から２０００オングストロームの厚さである、請求項２３に記載のパッシベーションされた半導体構造。
  28. 前記第１のスパッタ非化学量論的窒化ケイ素層は、約１．８５から１．９５の屈折率を有する、請求項２３に記載のパッシベーションされた半導体構造。
  29. 前記第２のスパッタ非化学量論的窒化ケイ素層は、実質的に水素を含まない、請求項２３に記載のパッシベーションされた半導体構造。
  30. 前記第２のスパッタ非化学量論的窒化ケイ素層は、約１０００から３０００オングストロームの厚さである、請求項２３に記載のパッシベーションされた半導体構造。
  31. 前記第２のスパッタ非化学量論的窒化ケイ素層は、約１．８５から１．９５の屈折率を有する、請求項２３に記載のパッシベーションされた半導体構造。
  32. 前記スパッタ化学量論的窒化ケイ素層は、約１０００から３０００オングストロームの厚さである、請求項２３に記載のパッシベーションされた半導体構造。
  33. 前記スパッタ化学量論的窒化ケイ素層は、実質的に水素を含まない、請求項２３に記載のパッシベーションされた半導体構造。
  34. 前記化学気相蒸着した環境障壁層は、約２０００から５０００オングストロームである、請求項２３に記載のパッシベーションされた半導体構造。
  35. 前記化学気相蒸着した環境障壁層および前記スパッタ化学量論的窒化ケイ素層は、どちらもＳｉ３Ｎ４を含む、請求項２３に記載のパッシベーションされた半導体構造。
  36. 前記基板は、炭化ケイ素の３Ｃポリタイプ、４Ｈポリタイプ、６Ｈポリタイプ、１５Ｒポリタイプから成る群から選択されるポリタイプを有する単結晶炭化ケイ素基板である、請求項２３に記載のパッシベーションされた半導体構造。
JP2008550321A 2006-01-10 2006-12-21 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造 Active JP5254037B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/328,550 US7598576B2 (en) 2005-06-29 2006-01-10 Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US11/328,550 2006-01-10
PCT/US2006/048817 WO2007081528A2 (en) 2006-01-10 2006-12-21 Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices

Publications (2)

Publication Number Publication Date
JP2009522823A JP2009522823A (ja) 2009-06-11
JP5254037B2 true JP5254037B2 (ja) 2013-08-07

Family

ID=38117229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008550321A Active JP5254037B2 (ja) 2006-01-10 2006-12-21 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造

Country Status (8)

Country Link
US (2) US7598576B2 (ja)
EP (1) EP1972013B1 (ja)
JP (1) JP5254037B2 (ja)
KR (1) KR101012713B1 (ja)
CN (1) CN101356649B (ja)
AT (1) ATE470955T1 (ja)
DE (1) DE602006014871D1 (ja)
WO (1) WO2007081528A2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
EP1746661A1 (en) * 2005-07-22 2007-01-24 ABB Technology AG Power semiconductor device
US8178843B2 (en) * 2005-12-01 2012-05-15 Bae Systems Information And Electronic Systems Integration Inc. Polycrystalline heterostructure infrared detector
JP5294238B2 (ja) * 2007-08-28 2013-09-18 独立行政法人物質・材料研究機構 電子素子
JP5446161B2 (ja) * 2007-08-31 2014-03-19 住友電気工業株式会社 ショットキーバリアダイオードおよびその製造方法
JP5541842B2 (ja) * 2008-03-18 2014-07-09 新電元工業株式会社 炭化珪素ショットキダイオード
JP5445899B2 (ja) * 2008-08-26 2014-03-19 住友電気工業株式会社 ショットキーバリアダイオード
US7800196B2 (en) * 2008-09-30 2010-09-21 Northrop Grumman Systems Corporation Semiconductor structure with an electric field stop layer for improved edge termination capability
EP2448378A1 (en) 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up materials for embedding of active components
US20130334501A1 (en) * 2011-09-15 2013-12-19 The Regents Of The University Of California Field-Effect P-N Junction
KR101279199B1 (ko) * 2011-09-21 2013-06-26 주식회사 케이이씨 반도체 소자 및 이의 제조 방법
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6069059B2 (ja) * 2013-03-22 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置
US9425153B2 (en) * 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
GB2516425B (en) * 2013-07-17 2015-12-30 Gurulogic Microsystems Oy Encoder and decoder, and method of operation
US9590048B2 (en) 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
US9123791B2 (en) 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
US9401708B2 (en) 2014-05-20 2016-07-26 General Electric Company Gate drive unit and method for controlling a gate drive unit
JP2016081981A (ja) * 2014-10-14 2016-05-16 株式会社日立製作所 半導体装置及びその製造方法
JP2017017145A (ja) * 2015-06-30 2017-01-19 株式会社東芝 半導体装置
CN105185820B (zh) * 2015-08-18 2017-12-12 华中科技大学 一种基于碳化硅的半导体断路开关及其制备方法
JP6300773B2 (ja) 2015-10-23 2018-03-28 三菱電機株式会社 半導体圧力センサ
DE112016005077T5 (de) 2015-11-05 2018-08-30 Abb Schweiz Ag Leistungshalbleitervorrichtung und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
CN106409663A (zh) * 2016-06-20 2017-02-15 中国工程物理研究院电子工程研究所 一种制备高阻断电压碳化硅功率器件的方法
EP3267187B1 (en) * 2016-07-08 2020-04-15 Volvo Car Corporation Silicon carbide based field effect gas sensor for high temperature applications
KR102419085B1 (ko) * 2016-09-26 2022-07-07 한국전기연구원 전력 반도체 소자
US9998109B1 (en) * 2017-05-15 2018-06-12 Cree, Inc. Power module with improved reliability
JP2019145616A (ja) 2018-02-19 2019-08-29 株式会社東芝 半導体装置
DE102018121897A1 (de) 2018-09-07 2020-03-12 Infineon Technologies Ag Halbleitervorrichtung mit einem silizium und stickstoff enthaltenden bereich und herstellungsverfahren
DE102019131238A1 (de) 2018-12-06 2020-06-10 Infineon Technologies Ag Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
CN110752256B (zh) * 2019-10-22 2021-04-06 深圳第三代半导体研究院 一种碳化硅肖特基钳位晶体管及其制备方法
FR3107988B1 (fr) * 2020-03-05 2023-11-10 St Microelectronics Tours Sas Formation d'un thyristor, triac ou diode de suppression de tensions transitoires
CN112309840A (zh) * 2020-09-27 2021-02-02 东莞南方半导体科技有限公司 一种碳化硅功率器件终端区表面钝化方法
TWI822438B (zh) * 2022-11-02 2023-11-11 台亞半導體股份有限公司 碳化矽檢光閘流體與製造方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2268355B1 (ja) * 1974-04-16 1978-01-20 Thomson Csf
US3895127A (en) * 1974-04-19 1975-07-15 Rca Corp Method of selectively depositing glass on semiconductor devices
US4551353A (en) * 1981-12-30 1985-11-05 Unitrode Corporation Method for reducing leakage currents in semiconductor devices
JPS61170067A (ja) * 1985-01-23 1986-07-31 Nec Corp 半導体装置
US4717641A (en) * 1986-01-16 1988-01-05 Motorola Inc. Method for passivating a semiconductor junction
US4799100A (en) * 1987-02-17 1989-01-17 Siliconix Incorporated Method and apparatus for increasing breakdown of a planar junction
JPH02187030A (ja) * 1989-01-13 1990-07-23 Kawasaki Steel Corp 半導体装置への保護膜の形成方法
US5332697A (en) 1989-05-31 1994-07-26 Smith Rosemary L Formation of silicon nitride by nitridation of porous silicon
JPH04186675A (ja) * 1990-11-16 1992-07-03 Matsushita Electron Corp 半導体装置
IE920778A1 (en) 1991-03-12 1992-09-23 Du Pont Method for specific binding assays using a releasable ligand
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
SE9500013D0 (sv) * 1995-01-03 1995-01-03 Abb Research Ltd Semiconductor device having a passivation layer
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JP3183190B2 (ja) * 1995-12-14 2001-07-03 株式会社デンソー 半導体装置の製造方法
DE19722859C1 (de) * 1997-05-31 1998-10-15 Dresden Ev Inst Festkoerper Oberflächenwellenresonator
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6825501B2 (en) * 1997-08-29 2004-11-30 Cree, Inc. Robust Group III light emitting diode for high reliability in standard packaging applications
JP2974003B2 (ja) * 1998-04-22 1999-11-08 富士電機株式会社 半導体装置およびその製造方法
US6303969B1 (en) * 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
TW471049B (en) 1998-05-22 2002-01-01 United Microelectronics Corp Metal gate structure and manufacturing method for metal oxide semiconductor
US6281521B1 (en) * 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US6242784B1 (en) * 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
TW474024B (en) 1999-08-16 2002-01-21 Cornell Res Foundation Inc Passivation of GaN based FETs
US6903373B1 (en) 1999-11-23 2005-06-07 Agere Systems Inc. SiC MOSFET for use as a power switch and a method of manufacturing the same
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US6630413B2 (en) 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP2001352056A (ja) * 2000-06-08 2001-12-21 Fuji Electric Co Ltd 半導体装置
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6610366B2 (en) * 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
JP2002134504A (ja) * 2000-10-30 2002-05-10 Fuji Electric Co Ltd 半導体装置およびその製造方法
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP4011848B2 (ja) * 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
US6528373B2 (en) * 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6797586B2 (en) 2001-06-28 2004-09-28 Koninklijke Philips Electronics N.V. Silicon carbide schottky barrier diode and method of making
CN1557024B (zh) 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US6747338B1 (en) * 2002-11-27 2004-06-08 Analog Devices, Inc. Composite dielectric with improved etch selectivity for high voltage MEMS structures
EP1634323A4 (en) * 2003-06-13 2008-06-04 Univ North Carolina State COMPLEX OXIDES FOR USE IN SEMICONDUCTOR DEVICES AND ASSOCIATED METHODS
US7053425B2 (en) * 2003-11-12 2006-05-30 General Electric Company Gas sensor device
DE10358985B3 (de) * 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
DE102004012884B4 (de) * 2004-03-16 2011-07-21 IXYS Semiconductor GmbH, 68623 Leistungs-Halbleiterbauelement in Planartechnik
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7332795B2 (en) * 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
US7297995B2 (en) * 2004-08-24 2007-11-20 Micron Technology, Inc. Transparent metal shielded isolation for image sensors
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US20060118892A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Structures to Produce a Strain-Inducing Layer in a Semiconductor Device
US20060145190A1 (en) * 2004-12-31 2006-07-06 Salzman David B Surface passivation for III-V compound semiconductors
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides

Also Published As

Publication number Publication date
EP1972013B1 (en) 2010-06-09
WO2007081528A8 (en) 2008-10-02
US20070001176A1 (en) 2007-01-04
CN101356649B (zh) 2010-04-14
EP1972013A2 (en) 2008-09-24
WO2007081528A2 (en) 2007-07-19
DE602006014871D1 (de) 2010-07-22
KR101012713B1 (ko) 2011-02-09
JP2009522823A (ja) 2009-06-11
KR20080075224A (ko) 2008-08-14
ATE470955T1 (de) 2010-06-15
CN101356649A (zh) 2009-01-28
US20070018272A1 (en) 2007-01-25
US7598576B2 (en) 2009-10-06
US7696584B2 (en) 2010-04-13
WO2007081528A3 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP5254037B2 (ja) 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造
US10096680B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5202308B2 (ja) 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法
JP5439215B2 (ja) 半導体装置および半導体装置の製造方法
WO2007099688A1 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP2004247545A (ja) 半導体装置及びその製造方法
KR20050084685A (ko) 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기
JP2003158259A (ja) 半導体装置及びその製造方法
CN108604600B (zh) 碳化硅半导体装置及其制造方法
WO2004025735A1 (ja) 半導体装置
Zhang et al. A high current gain 4H-SiC NPN power bipolar junction transistor
JP5646569B2 (ja) 半導体装置
JP4948784B2 (ja) 半導体装置及びその製造方法
JP2001077358A (ja) 炭化けい素ｕｍｏｓ半導体素子およびその製造方法
Zhang et al. 4H-SiC power bipolar junction transistor with a very low specific ON-resistance of 2.9 m/spl Omega//spl middot/cm 2
JP5110445B2 (ja) 半導体装置
Luo et al. High voltage (> 1kV) and high current gain (32) 4H-SiC power BJTs using Al-free ohmic contact to the base
KR101983166B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
Zhang et al. A 10-kV Monolithic Darlington Transistor With $\beta_ {\rm forced} $ of 336 in 4H-SiC
JP7358590B2 (ja) 半導体装置
JP7501000B2 (ja) 半導体装置
JP2014042064A (ja) 半導体装置
JP2005294772A (ja) 半導体装置
Fu et al. Theory and Design of Novel Power Poly-Si/SiC Heterojunction Tunneling Transistor Structure
JP2006253520A (ja) 半導体ダイオード装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120629

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120709

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120719

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130417

R150 Certificate of patent or registration of utility model

Ref document number: 5254037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250