DE102019131238A1 - Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren - Google Patents

Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102019131238A1
DE102019131238A1 DE102019131238.8A DE102019131238A DE102019131238A1 DE 102019131238 A1 DE102019131238 A1 DE 102019131238A1 DE 102019131238 A DE102019131238 A DE 102019131238A DE 102019131238 A1 DE102019131238 A1 DE 102019131238A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor device
edge termination
contact electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019131238.8A
Other languages
English (en)
Inventor
Jens Peter Konrath
Jochen Hilsenbeck
Dethard Peters
Paul Salmen
Tobias Schmidutz
Vice Sodan
Christian Stahlhut
Jürgen Steinbrenner
Bernd Zippelius
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US16/701,790 priority Critical patent/US11211303B2/en
Priority to CN201911242016.2A priority patent/CN111293166A/zh
Publication of DE102019131238A1 publication Critical patent/DE102019131238A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Ausführungsform einer Halbleitervorrichtung (100) weist einen Halbleiterkörper (102) auf, der eine erste Hauptoberfläche (104) umfasst. Der Halbleiterkörper (102) enthält eine aktive Vorrichtungszone (106) und eine Randabschlusszone (108), die die aktive Vorrichtungszone (106) zumindest teilweise umgibt. Die Halbleitervorrichtung (100) umfasst ferner eine Kontaktelektrode (110) auf der ersten Hauptoberfläche (104). Die Kontaktelektrode (110) ist mit der aktiven Vorrichtungszone (106) elektrisch verbunden. Die Halbleitervorrichtung (100) enthält ferner eine Passivierungsstruktur (112) auf der Randabschlusszone (108). Die Passivierungsstruktur (112) erstreckt sich lateral in die aktive Vorrichtungszone (106). Die Halbleitervorrichtung (100) enthält ferner eine Kapselungsstruktur (116) auf der Passivierungsstruktur (112). Die Kapselungsstruktur (116) bedeckt einen ersten Rand (118) der Passivierungsstruktur (112) über der Kontaktelektrode (110).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere auf Halbleitervorrichtungen, die eine aktive Vorrichtungszone und eine Randabschlusszone enthalten, sowie auf ein Herstellungsverfahren dafür.
  • HINTERGRUND
  • Typischerweise wird gefordert, dass Leistungs-Halbleitervorrichtungen, z.B. Leistungsdioden oder Leistungstransistoren, je nach der spezifizierten Spannungsklasse der Halbleitervorrichtung Drain-Source-Spannungen oder Kathoden-Anoden-Spannungen von einigen hundert Volt oder sogar einigen tausend Volt sperren. Hohe Sperrspannungen gehen einher mit hohen elektrischen Feldstärken in einem Halbleiterkörper. Oberflächen des Halbleiterkörpers, in dem hohe elektrische Felder bei hohen Sperrspannungen auftreten können, sind sehr anfällig für etwaige Ladungen in einem Passivierungsmaterial über der Randabschlusszone. Unvorhergesehene Ladungen in einer Passivierungsschicht können zu einer Reduzierung des Spannungssperrvermögens zwischen Lastanschlüssen und/oder zu einer Zunahme von Leckströmen führen.
  • Es besteht ein Bedarf daran, eine Passivierung von Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung mit einem Halbleiterkörper, der eine erste Hauptoberfläche umfasst. Der Halbleiterkörper enthält eine aktive Vorrichtungszone und eine Randabschlusszone, die die aktive Vorrichtungszone zumindest teilweise umgibt. Die Halbleitervorrichtung enthält ferner eine Kontaktelektrode auf der ersten Hauptoberfläche. Die Kontaktelektrode ist mit der aktiven Vorrichtungszone elektrisch verbunden. Die Halbleitervorrichtung enthält ferner eine Passivierungsstruktur auf der Randabschlusszone. Die Passivierungsstruktur erstreckt sich lateral in die aktive Vorrichtungszone. Die Halbleitervorrichtung enthält ferner eine Kapselungsstruktur auf der Passivierungsstruktur. Die Kapselungsstruktur bedeckt einen ersten Rand der Passivierungsstruktur über der Kontaktelektrode.
  • Eine weitere Ausführungsform der vorliegenden Offenbarung bezieht sich ferner auf eine weitere Halbleitervorrichtung, die einen Halbleiterkörper mit einer ersten Hauptoberfläche enthält. Der Halbleiterkörper enthält eine aktive Vorrichtungszone und eine Randabschlusszone. Die Randabschlusszone umgibt zumindest teilweise die aktive Vorrichtungszone. Eine Kontaktelektrode auf der ersten Hauptoberfläche ist mit der aktiven Vorrichtungszone elektrisch verbunden. Ein auf der ersten Hauptoberfläche in der Randabschlusszone ausgebildetes Zwischenschicht-Dielektrikum umfasst eine erste seitliche Oberfläche des Zwischenschicht-Dielektrikums über der Randabschlusszone. Eine Schutzstruktur auf der Randabschlusszone bedeckt die erste seitliche Oberfläche des Zwischenschicht-Dielektrikums.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bereitstellen eines Halbleiterkörpers mit einer ersten Hauptoberfläche. Ferner weist das Verfahren ein Ausbilden einer aktiven Vorrichtungszone im Halbleiterkörper auf. Das Verfahren weist zudem ein Ausbilden einer Randabschlusszone im Halbleiterkörper auf, die die aktive Vorrichtungszone zumindest teilweise umgibt. Überdies weist das Verfahren ein Ausbilden einer Kontaktelektrode auf der ersten Hauptoberfläche auf, wobei die Kontaktelektrode mit der aktiven Vorrichtungszone elektrisch verbunden ist. Das Verfahren weist zudem ein Ausbilden einer Passivierungsstruktur auf der Randabschlusszone auf, wobei sich die Passivierungsstruktur lateral in die aktive Vorrichtungszone erstreckt. Überdies weist das Verfahren ein Ausbilden einer Kapselungsstruktur auf der Passivierungsstruktur auf, wobei die Kapselungsstruktur einen ersten Rand der Passivierungsstruktur über der Kontaktelektrode bedeckt.
  • Eine weitere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein weiteres Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bereitstellen eines Halbleiterkörpers mit einer ersten Hauptoberfläche. Eine aktive Vorrichtungszone wird im Halbleiterkörper ausgebildet. Eine Randabschlusszone wird im Halbleiterkörper ausgebildet, wobei die Randabschlusszone die aktive Vorrichtungszone zumindest teilweise umgibt. Eine Kontaktelektrode wird auf der ersten Hauptoberfläche ausgebildet, wobei die Kontaktelektrode mit der aktiven Vorrichtungszone elektrisch verbunden ist. Ein Zwischenschicht-Dielektrikum wird auf der ersten Hauptoberfläche in der Randabschlusszone ausgebildet, wobei das Zwischenschicht-Dielektrikum eine erste seitliche Oberfläche des Zwischenschicht-Dielektrikums über der Randabschlusszone umfasst. Eine Schutzstruktur wird auf der Randabschlusszone ausgebildet, wobei die Schutzstruktur die erste seitliche Oberfläche des Zwischenschicht-Dielektrikums bedeckt.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Ausführungsformen zu liefern, und sie sind in diese Patentschrift einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die vorliegenden Ausführungsformen der Halbleitervorrichtung und des Verfahrens zum Herstellen der Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Weitere Ausführungsformen und beabsichtigte Vorteile werden ohne Weiteres erkannt, da sie mit Verweis auf die folgende detaillierte Beschreibung besser verstanden werden. Weitere Ausführungsformen sind in der folgenden Beschreibung und den Ansprüchen beschrieben.
    • 1 veranschaulicht eine schematische Querschnittsansicht einer Ausführungsform einer Halbleitervorrichtung, die eine Passivierungsstruktur und eine Kapselungsstruktur enthält, die einen Rand der Passivierungsstruktur auf einer Kontaktelektrode bedeckt.
    • 2 ist eine Draufsicht der Halbleitervorrichtung von 1.
    • 3 bis 7 sind schematische Querschnittsansichten von Ausführungsformen von Halbleitervorrichtungen, die eine Passivierungsstruktur und eine Kapselungsstruktur enthalten, die einen Rand der Passivierungsstruktur auf einer Kontaktelektrode bedeckt.
    • 8 veranschaulicht eine schematische Querschnittsansicht einer Ausführungsform einer Halbleitervorrichtung, die eine Schutzstruktur enthält, die eine erste seitliche Oberfläche eines Zwischenschicht-Dielektrikums über einer Randabschlusszone bedeckt.
    • 9 veranschaulicht eine schematische Querschnittsansicht einer Ausführungsform einer Halbleitervorrichtung, die eine Passivierungsstruktur enthält, die eine erste seitliche Oberfläche eines Zwischenschicht-Dielektrikums bedeckt, und eine Kapselungsstruktur enthält, die einen Rand der Passivierungsstruktur über einer Randabschlusszone bedeckt.
    • 10 veranschaulicht eine schematische Querschnittsansicht einer Ausführungsform einer Halbleitervorrichtung, die ein Kanal-Stoppgebiet und eine Schutzstruktur enthält, die eine erste seitliche Oberfläche eines Zwischenschicht-Dielektrikums über einer Randabschlusszone bedeckt.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen eine Halbleitervorrichtung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Zwei angrenzende dotierte Gebiete des gleichen Leitfähigkeitstyps und mit verschiedenen Dotierstoffkonzentrationen bilden einen unipolaren Übergang, z.B. einen (n/n+)-Übergang oder einen (p/p+)-Übergang, entlang einer Grenzfläche zwischen den beiden dotierten Gebieten. Beim unipolaren Übergang kann ein Dotierstoffkonzentrationsprofil orthogonal zum unipolaren Übergang eine Stufe oder einen Wendepunkt zeigen, bei der oder dem sich das Dotierstoffkonzentrationsprofil von konkav in konvex oder umgekehrt ändert.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens d liest sich als y ≤ d.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ meint. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z.B. eine Schicht „auf“ einer anderen Schicht), eine weitere Komponente (z.B. eine weitere Schicht) zwischen den beiden Elementen positioniert sein.
  • IGFETs (Feldeffekttransistor mit isoliertem Gate) sind spannungsgesteuerte Vorrichtungen, die MOSFETs (Metall-Oxid-Halbleiter-FETs) und andere FETs mit Gateelektroden, die auf einem dotiertem Halbleitermaterial basieren, und/oder mit Gatedielektrika, die nicht oder nicht ausschließlich auf einem Oxid basieren, enthalten.
  • Der Begriff „Leistungs-Halbleitervorrichtung“ bezieht sich auf Halbleitervorrichtungen mit hohem Spannungssperrvermögen von zumindest 30 V, beispielsweise 100 V, 600 V, 1,6 kV, 3,3 kV oder mehr und mit einem nominalen Ein-Zustand-Strom oder Durchgangsstrom von zumindest 1 A, zum Beispiel 10 A oder mehr.
  • Ein sicherer Arbeitsbereich (SOA) definiert Spannungs- und Strombedingungen, unter welchen man erwarten kann, dass eine Halbleitervorrichtung ohne Selbstschädigung arbeitet. Der SOA ist durch veröffentlichte maximale Werte für Vorrichtungsparameter wie maximaler Dauerlaststrom, maximale Gatespannung und andere angegeben.
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung einen Halbleiterkörper auf, der eine erste Hauptoberfläche umfasst. Die erste Hauptoberfläche des Halbleiterkörpers kann eine Hauptausdehnungsebene des Halbleiterkörpers sein und wird von lateralen Richtungen aufgespannt.
  • Der Halbleiterkörper kann eine aktive Vorrichtungszone enthalten. Ferner kann der Halbleiterkörper eine Randabschlusszone enthalten, die die aktive Vorrichtungszone zumindest teilweise umgibt. Die Halbleitervorrichtung kann ferner eine Kontaktelektrode auf der ersten Hauptoberfläche enthalten. Die Kontaktelektrode kann zum Beispiel über einen ohmschen Kontakt mit der aktiven Vorrichtungszone elektrisch verbunden sein.
  • Die Halbleitervorrichtung kann ferner eine Passivierungsstruktur auf der Randabschlusszone enthalten. Die Passivierungsstruktur kann sich lateral in die aktive Vorrichtungszone erstrecken und einen Teil der Kontaktelektrode bedecken. Die Halbleitervorrichtung kann ferner eine Kapselungsstruktur auf der Passivierungsstruktur enthalten. Die Kapselungsstruktur kann einen ersten Rand der Passivierungsstruktur über der Kontaktelektrode bedecken.
  • Indem man die Kapselungsstruktur bereitstellt, kann beispielsweise ein Eindringen von Feuchtigkeit oder gelöster Ionen wie etwa OH- oder H3O+ vom Chip-Package in die Passivierungsstruktur behindert und/oder verhindert werden.
  • Die Passivierungsstruktur weist unter anderem eine obere Oberfläche, die vom Halbleiterkörper abgewandt ist, den ersten Rand, einen zweiten Rand und seitliche Oberflächen (z.B. eine innere seitliche Oberfläche über der Kontaktelektrode und eine äußere seitliche Oberfläche, welche näher zu einer lateralen seitlichen Oberfläche des Halbleiterkörpers als der erste Rand liegt) auf. Die obere Oberfläche der Passivierungsstruktur kann in eine der seitlichen Oberflächen (z.B. die innere seitliche Oberfläche) der Passivierungsstruktur beim ersten Rand übergehen. Ferner kann die obere Oberfläche der Passivierungsstruktur in eine andere der seitlichen Oberflächen (z.B. die äußere seitliche Oberfläche) der Passivierungsstruktur beim zweiten Rand übergehen.
  • Indem man den ersten Rand der Passivierungsstruktur auf der Kontaktelektrode bedeckt (z.B. vollständig bedeckt), kann die Kapselungsstruktur auch einen Teil der oberen Oberfläche der Passivierungsstruktur bedecken, der in die seitliche Oberfläche der Passivierungsstruktur beim ersten Rand übergeht. Die Kapselungsstruktur kann ferner die seitliche Oberfläche der Passivierungsstruktur, die an den ersten Rand grenzt, (z.B. die innere seitliche Oberfläche) bedecken (z.B. vollständig bedecken). Außerdem oder als Alternative dazu kann die Kapselungsstruktur die obere Oberfläche und/oder den Teil der oberen Oberfläche, der in die seitliche Oberfläche übergeht, bedecken (z.B. vollständig bedecken).
  • Die Kapselungsstruktur kann mit der Passivierungsstruktur in direktem Kontakt sein. Außerdem oder als Alternative dazu kann die Kapselungsstruktur mit der Kontaktelektrode (z.B. einem Teil der Kontaktelektrode, der der Passivierungsstruktur benachbart ist) in direktem Kontakt sein.
  • In einigen Ausführungsformen kann die Passivierungsstruktur mit der Kontaktelektrode in direktem Kontakt sein. In anderen Ausführungsformen kann zwischen der Kontaktelektrode und der Passivierungsstruktur eine zusätzliche Schicht und/oder eine zusätzliche Struktur positioniert sein. Es kann möglich sein, dass die Passivierungsstruktur eine seitliche Oberfläche der Kontaktstruktur bedeckt (z.B. vollständig bedeckt).
  • Die Halbleitervorrichtung kann eine Leistungs-Halbleitervorrichtung, z.B. eine Leistungs-Halbleiterdiode oder ein Leistungs-Halbleitertransistor wie etwa ein Leistungs-Halbleiter-IGFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder ein IGBT (Bipolartransistor mit isoliertem Gate), sein. Die Halbleitervorrichtung kann dafür konfiguriert sein, Ströme von mehr als 1 A zu leiten, und kann ferner dafür konfiguriert sein, Spannungen zwischen Lastanschlüssen der Halbleitervorrichtung im Bereich von einigen hundert bis zu einigen tausend Volt, z.B. zumindest 650 V, 1,2 kV, 1,7 kV, 3,3 kV, 4,5 kV, 5,5 kV, 6 kV oder 6,5 kV zu sperren. Die Lastanschlüsse können einem Drain und einer Source eines MOSFET, einem Emitter und einem Kollektor eines IGBT oder einer Kathode und einer Anode einer Diode entsprechen. Die Sperrspannung kann beispielsweise einer in einem Datenblatt der Halbleitervorrichtung spezifizierten Spannungsklasse entsprechen.
  • Der Halbleiterkörper kann ein Halbleitermaterial aus den elementaren Halbleitern der Gruppe IV, ein IV-IV-Verbund-Halbleitermaterial, ein III-V-Verbund-Halbleitermaterial oder ein II-IV-Verbund-Halbleitermaterial enthalten oder daraus bestehen. Beispiele von Halbleitermaterialien aus den elementaren Halbleitern der Gruppe IV umfassen unter anderem Silizium (Si) und Germanium (Ge). Beispiele von IV-IV-Verbund-Halbleitermaterialien umfassen unter anderem Siliziumcarbid (SiC) und Siliziumgermanium (SiGe). Beispiele eines III-V-Verbund-Halbleitermaterials umfassen unter anderem Galliumarsenid (GaAs), Galliumnitrid (GaN), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumnitrid (InGaN) und Indiumgalliumarsenid (InGaAs), Galliumindiumphosphid (GaInP), Indiumantimon (InSb). Beispiele von II-VI-Verbund-Halbleitermaterialien umfassen unter anderem Kadmiumtellurid (CdTe), Quecksilber-KadmiumTellurid (CdHgTe) und Kadmium-Magnesium-Tellurid (CdMgTe). Darüber hinaus können Galliumoxid (Ga2O3), Indium(III)oxid (In2O3), Aluminium-Osmium (AlOs), Strontiumtitanat (SrTiO3), Lanthanaluminat (LaAlOs) oder alkalische Stannat-Material (BaSnO3) als Halbleitermaterial verwendet werden.
  • Für SiC kann der SiC-Halbleiterkörper aus einer hexagonalen Phase von Siliziumcarbid, z.B. 4H-SiC, bestehen. Der Siliziumcarbid-Halbleiterkörper kann eine außeraxiale bzw. Off-Richtung zum Beispiel in einer <11-20>- oder einer <1-100>-Richtung aufweisen. Ein Winkel zur Achse des Siliziumcarbid-Halbleiterkörpers kann in einem Bereich von 2° bis 8°, typischerweise 4°, liegen.
  • Die aktive Vorrichtungszone ist eine Zone des Halbleiterkörpers, wo ein Laststromfluss durch die erste Hauptoberfläche in den Halbleiterkörper eintritt/diesen verlässt. Die aktive Vorrichtungszone kann dafür konfiguriert sein, zumindest einen Teil eines Laststroms der Halbleitervorrichtung zu tragen. Im Fall von IGFETs kann die aktive Vorrichtungszone Sourcegebiete enthalten, die durch die erste Hauptoberfläche mit der Kontaktelektrode elektrisch verbunden sind. Ein Source-Drain-Strom kann von der Kontaktelektrode durch die erste Hauptoberfläche in die Sourcegebiete fließen. Im Fall von IGBTs kann die aktive Vorrichtungszone Emitter/Sourcegebiete enthalten, die durch die erste Hauptoberfläche mit der Kontaktelektrode elektrisch verbunden sind. Im Fall von Dioden kann die aktive Vorrichtungszone Anoden- oder Kathodengebiete enthalten, die durch die erste Hauptoberfläche mit Kontaktelektrode elektrisch verbunden sind. Ein Anode-Kathode-Strom kann von der Kontaktelektrode durch die erste Hauptoberfläche in die Anoden- oder Kathodengebiete fließen. Folglich kann die aktive Vorrichtungszone beispielsweise auf einen ersten Teil der ersten Hauptoberfläche eingeschränkt werden, durch den ein Laststromfluss geführt wird.
  • Die Randabschlusszone ist eine Zone des Halbleiterkörpers, die die aktive Vorrichtungszone umgibt (z.B. vollständig umgibt). Da schaltende pn-Übergänge innerhalb der aktiven Zone des Halbleiterkörpers nicht unendlich sind, sondern an den Randzonen des Halbleiterkörpers enden, begrenzt ein Randeffekt die Durchbruchspannung der Vorrichtung unterhalb des idealen Werts, der durch einen theoretischen unendlichen parallelen ebenen Übergang festgelegt ist. Es ist darauf zu achten, einen geeigneten und effizienten Abschluss des schaltenden pn-Übergangs am Rand des Halbleiterkörpers sicherzustellen. Die Randabschlusszone ist eine Maßnahme, um einen geeigneten und effizienten Abschluss des schaltenden pn-Übergangs sicherzustellen.
  • In der Randabschlusszone sind Randabschlussstrukturen ausgebildet, welche einen Abschluss des schaltenden pn-Übergangs der aktiven Zone in Richtung des Rands des Halbleiterkörpers effektiv erweitern können. Dies kann eine allmähliche Reduzierung des elektrischen Feldes am Rand des Halbleiterkörpers sowie ein erhöhtes Sperrvermögen der Halbleitervorrichtung zur Folge haben. In Abhängigkeit von der Spannungsklasse der Halbleitervorrichtung kann eine laterale Abmessung der Randabschlusszone variieren. Halbleitervorrichtungen mit höheren Spannungsklassen erfordern typischerweise größere laterale Ausdehnungen ihrer Randabschlusszonen, um einen geeigneten Abschluss des schaltenden pn-Übergangs sicherzustellen. Beispiele von Randabschlussstrukturen in der Randabschlusszone umfassen beispielsweise Feldplatten, Strukturen einer Junction- bzw. Übergangs-Abschlussausdehnung (JTE), Strukturen mit Variation einer lateralen Dotierung (VLD). Anders als die aktive Vorrichtungszone kann die Randabschlusszone auf einen zweiten Teil der ersten Hauptoberfläche beschränkt sein, i) der den ersten Teil der aktiven Vorrichtungszone ganz oder teilweise umgibt und ii) durch den kein Laststromfluss durch die erste Hauptoberfläche zur Kontaktelektrode geführt wird und iii) der zu einem Abschluss des schaltenden pn-Übergangs beiträgt. Es kann zum Beispiel ein Übergangsgebiet zwischen der aktiven Vorrichtungszone und der Randabschlusszone geben, um die Randabschlussstruktur elektrisch zu kontaktieren.
  • In den Halbleitervorrichtungen mit einer Driftzone vom n-Typ kann eine beispielhafte Randabschlussstruktur Gebiete vom p-Typ und n-Typ enthalten, die in Richtung eines Chiprands abwechselnd angeordnet sind. Jedes der Gebiete vom p- und n-Typ kann die aktive Vorrichtungszone umgeben (z.B. vollständig umgeben) und kann zwischen der ersten Hauptoberfläche und einem unteren Gebiet vom p-Typ angeordnet sein. Die Gebiete vom p- und n-Typ können beispielsweise direkt an die erste Hauptoberfläche grenzen.
  • In Halbleitervorrichtungen mit einer Driftzone vom n-Typ kann eine andere beispielhafte Randabschlussstruktur Gebiete vom p-Typ enthalten. Jedes der Gebiete vom p-Typ kann die aktive Vorrichtungszone umgeben (z.B. vollständig umgeben) und kann direkt an die erste Hauptoberfläche grenzen. Einige oder alle der Gebiete vom p-Typ können sich in Bezug auf eine Dotierungskonzentration voneinander unterscheiden. Gebiete vom p-Typ unterschiedlicher Dotierungskonzentration können in Richtung eines Chiprands abwechselnd angeordnet sein. Eine Dotierungskonzentration einiger oder all der Gebiete vom p-Typ kann beispielsweise mit zunehmendem lateralem Abstand zur aktiven Vorrichtungszone abnehmen. Es kann auch Gruppen von Gebieten vom p-Typ geben, die gleiche vertikale Profile einer Dotierungskonzentration aufweisen. Gebiete vom p-Typ verschiedener Gruppen können in Richtung eines Chiprands auch abwechselnd angeordnet sein.
  • Die Passivierungsstruktur kann eine einzelne Schicht oder ein Stapel mehrerer Schichten sein. Ein Material der Passivierungsstruktur kann beispielsweise in Bezug auf Aspekte wie etwa unter anderem Adhäsionseigenschaften des Halbleiterkörpers und der Kontaktelektrode, Defektdichte an einer Grenzfläche zum Halbleiterkörper, mechanische Eigenschaften, um eine Spannung zu vermeiden oder zu minimieren, wenn Schichten wie etwa die Passivierungsstruktur und die Kapselungsstruktur auf dem Halbleiterkörper gestapelt werden, elektrische Eigenschaften, um sicherzustellen, dass die Passivierungsstruktur während eines Betriebs der Vorrichtung auftretenden elektrischen Feldstärken standhalten kann, gewählt werden. Ferner kann es möglich sein, dass das Material der Passivierungsstruktur gemäß zumindest einem der folgenden Punkte gewählt wird: chemische Beständigkeit des Materials, Dielektrizitätskonstante des Materials, Herstellungskosten für das Material, Tendenz, Ionen einzufangen (sollte gering sein), Strukturierbarkeit.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Kapselungsstruktur einen zweiten Rand der Passivierungsstruktur bedecken. Der zweite Rand kann näher zu einer lateralen seitlichen Oberfläche des Halbleiterkörpers als der erste Rand liegen. Dadurch kann eine Bedeckung der seitlichen Oberfläche der Passivierungsstruktur weiter erhöht werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann ein erster lateraler Abstand zwischen der Passivierungsstruktur und einer lateralen seitlichen Oberfläche des Halbleiterkörpers kleiner als ein zweiter lateraler Abstand zwischen einer Randabschlussstruktur in der Randabschlusszone und der lateralen seitlichen Oberfläche des Halbleiterkörpers sein. Dadurch kann die Passivierungsstruktur einen Teil der ersten Hauptoberfläche, der direkt über der Randabschlussstruktur liegt, vollständig bedecken. Daher kann die Passivierungsstruktur die Randabschlussstruktur entlang einer gesamten lateralen Abmessung (z.B. einer lateralen Breite) der Randabschlussstruktur schützen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein elektrisch isolierendes Polymer auf der Kapselungsstruktur aufweisen. Beispielhafte Materialien für elektrisch isolierende Polymere sind Materialien auf Polyimid-Basis, die als eine Spannungspuffer-Passivierung über der Passivierungsstruktur und der Kapselungsstruktur dienen können. Das elektrisch isolierende Polymer kann die Halbleitervorrichtung gegenüber Spannungen der Formungsmasse und abrasiven Füllstoffen abfedern. Daher kann eine Zuverlässigkeit der Vorrichtung verbessert werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Kapselungsstruktur zumindest eine seitliche Oberfläche und/oder eine obere Oberfläche der Passivierungsstruktur vollständig bedecken. Typischerweise wird zumindest eine innere seitliche Oberfläche der Passivierungsstruktur am ersten Rand durch das Kapselungsmaterial vollständig bedeckt. Beispielsweise können alle seitlichen Oberflächen der Passivierungsstruktur durch die Kapselungsstruktur bedeckt sein.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann eine Dicke der Passivierungsstruktur von 300 nm bis 5 µm reichen. Beispielsweise kann eine Dicke der Passivierungsstruktur dick genug gewählt werden, um sicherzustellen, dass Bildladungen an einer Grenzfläche zwischen der Passivierungsstruktur und der Kapselungsstruktur eine effektive Ladung in der Randabschlusszone nicht in einem inakzeptablen Maß nachteilig beeinflussen. Mit anderen Worten kann die Dicke groß genug gewählt werden, um sicherzustellen, dass die Bildladungen ein Spannungssperrvermögen der Halbleitervorrichtung nicht in einem inakzeptablen Maß reduzieren.
  • Gemäß einer Ausführungsform kann die Passivierungsstruktur (z.B. zumindest eine Schicht der Passivierungsstruktur) zumindest eines eines undotierten Silikatglases (USG), Tetraethylorthosilikatoxids (TEOS-Oxids), Phosphosilikatglases (PSG), Borosilikatglases (BSG), Borphosphosilikatglases (BPSG), Siliziumnitrids (Si3N4), enthalten.
  • Die Passivierungsstruktur kann eine anorganische Struktur sein und kann eine einzige Schicht sein, die mittels eines Abscheidungsverfahrens, zum Beispiel mittels einer plasmaunterstützten chemischen Gasphasenabscheidung (PECVD), gebildet werden kann. Die Passivierungsstruktur kann auch ein Mehrschichtstapel, z.B. ein USG/PSG/USG-Schichtstapel oder ein USG/PSG/TEOS-Oxid-Schichtstapel, sein. Abgesehen von den beispielhaften Stapeln aus drei Schichten, die oben erwähnt wurden, können auch Stapel aus zwei Schichten, Stapel aus vier Schichten, Stapel aus fünf Schichten, Stapel aus sechs Schichten oder Stapel aus sogar noch mehr als sechs Schichten gebildet werden. In einigen Ausführungsformen kann jede Schicht des Stapels zumindest eines der oben erwähnten Materialien enthalten oder daraus bestehen.
  • Die Kapselungsstruktur kann eine anorganische Struktur sein und kann eine einzige Schicht oder ein Stapel mehrerer Schichten sein. Ein Material der Kapselungsstruktur kann beispielsweise im Hinblick auf eine Eignung als Korrosionsschutzschicht, z.B. Barriereneigenschaften gegen einen Eintritt von Feuchtigkeit oder gelöster Ionen wie etwa OH- oder H3O+, gewählt werden. Die Kapselungsstruktur kann verhindern, dass Feuchtigkeit und gelöste Ionen in die Passivierungsstruktur eindringen. Dies kann beispielsweise einer Korrosion der Kontaktelektrode an einer Grenzfläche zwischen der Kontaktelektrode und der Passivierungsstruktur entgegenwirken. Daher können eine Passivierung der Halbleitervorrichtung und folglich eine Zuverlässigkeit der Vorrichtung verbessert werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann eine Dicke der Kapselungsstruktur von 200 nm bis 2 µm oder von 200 nm bis 1 µm oder von 400 nm bis 800 nm reichen. Eine Dicke der Kapselungsstruktur kann geringer als eine Dicke der Passivierungsstruktur sein.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Kapselungsstruktur Siliziumnitrid enthalten. Feuchtigkeit oder gelöste Ionen aus dem Chip-Package können durch das Siliziumnitrid daran gehindert werden, in die Passivierungsstruktur einzudringen.
  • Die Kontaktelektrode auf der ersten Hauptoberfläche kann ein Metall oder eine Metalllegierung oder ein Metallsilizid oder ein Metallnitrid oder eine beliebige Kombination davon, z.B. einen Stapel verschiedener Materialien, enthalten. Beispielhafte Materialien der Kontaktelektrode umfassen unter anderem beispielsweise Aluminium (Al), Kupfer (Cu), Wolfram (W), Silber (Ag), Legierungen von Al und Cu wie etwa AlCu oder AlSiCu, Titan (Ti), Tantal (Ta), Molybdän (Mo), Platin (Pt), Vanadium (V), Gold (Au), TiN, TaN, MoSi2, TaSi2. Am Boden der Kontaktelektrode kann zum Beispiel eine Auskleidung wie etwa Ti, TiN oder eine Ti/TiN-Schicht angeordnet sein, um Adhäsions- und/oder Diffusionsbarriereneigenschaften der Kontaktelektrode auf dem Halbleiterkörper zu verbessern. Die Kontaktelektrode kann die aktive Vorrichtungszone vollständig oder teilweise bedecken und kann beispielsweise auch geringfügig mit den Randabschlussstrukturen überlappen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner eine Haftvermittlerschicht zwischen der Kontaktelektrode und der Passivierungsstruktur enthalten. Beispielhafte Materialen für die Haftvermittlerschicht umfassen unter anderem Si3N4, Al2O3 und Imide.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Passivierungsstruktur direkt an die erste Hauptoberfläche in der Randabschlusszone grenzen. Beispielsweise kann die Passivierungsstruktur direkt an die Randabschlussstruktur in der Randabschlusszone, z.B. eine VLD-Struktur oder eine JTE-Struktur oder eine Führungsringstruktur, grenzen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner ein Zwischenschicht-Dielektrikum aufweisen, das zwischen der Passivierungsstruktur und der ersten Hauptoberfläche in der Randabschlusszone angeordnet ist. Das Zwischenschicht-Dielektrikum kann beispielsweise eine oder mehrere dielektrische Schichten umfassen, die als funktionale Elemente der Halbleitervorrichtung in anderen Teilen des Halbleiterkörpers, zum Beispiel als ein Gatedielektrikum in der aktiven Vorrichtungszone oder als eine dielektrische Kappe auf Gate-Grabenstrukturen, genutzt werden.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung eine Diode sein, und die aktive Vorrichtungszone kann ein Anodengebiet oder ein Kathodengebiet enthalten, das mit der Kontaktelektrode elektrisch verbunden ist. Beispielweise kann die Diode als eine pn-Übergangsdiode, eine Schottky-Diode und/oder eine Schottky-(MPS-)Diode mit Merged-Pin-Struktur ausgebildet sein.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ein Feldeffekttransistor wie etwa ein IGFET, insbesondere ein MOSFET oder ein IGBT, sein, und die aktive Vorrichtungszone kann ein mit der Kontaktelektrode elektrisch verbundenes Sourcegebiet enthalten.
  • Eine andere Ausführungsform bezieht sich auf eine weitere Halbleitervorrichtung. Die weitere Halbleitervorrichtung kann eine Leistungs-Halbleitervorrichtung, z.B. eine Leistungs-Halbleiterdiode oder ein Leistungs-Halbleiterschalter wie etwa eine Leistungs-Halbleiter-IGFET oder ein IGBT wie oben beschrieben, sein.
  • Die Halbleitervorrichtung kann einen Halbleiterkörper umfassen, der irgendeines der oben erwähnten kristallinen Halbleitermaterialien enthalten oder daraus bestehen kann. Beispielsweise kann der Halbleiterkörper einkristallines SiC aus der hexagonalen Phase, z.B. 4H-SiC, enthalten.
  • Eine erste Hauptoberfläche an der Vorderseite des Halbleiterkörpers kann zu einer Hauptausdehnungsebene des Halbleiterkörpers parallel sein und wird von lateralen Richtungen aufgespannt. Die erste Hauptoberfläche kann flach sein oder kann gerippt sein. Beispielsweise kann ein Halbleiterkörper mit einem hexagonalen Kristallgitter einen außeraxialen Schnitt (engl.: off-axis cut) aufweisen. Ein Winkel des außeraxialen Schnitts zwischen einer horizontalen mittleren Ebene der ersten Hauptoberfläche und einer <0001>-Basisebene kann in einem Bereich von 2° bis 8°, zum Beispiel etwa 4°, liegen. Eine außeraxiale Richtung des außeraxialen Schnitts kann parallel zu einer <11-20>- oder parallel zu einer <1-100>-Gitterrichtung sein.
  • Eine zweite Hauptoberfläche an der Rückseite des Halbleiterkörpers kann flach und parallel zur Hauptausdehnungsebene sein oder kann mit einer zur Hauptausdehnungsebene parallelen mittleren Ebene gerippt sein. Eine laterale seitliche Oberfläche kann den Rand der ersten Hauptoberfläche und den Rand der zweiten Hauptoberfläche verbinden.
  • Der Halbleiterkörper kann eine aktive Vorrichtungszone und eine Randabschlusszone umfassen. Die erste Hauptoberfläche kann einen aktiven Abschnitt in der aktiven Vorrichtungszone und einen passiven Abschnitt in der Randabschlusszone umfassen. In der aktiven Vorrichtungszone tritt ein Dioden-Durchgangsstrom oder ein Laststrom durch den aktiven Abschnitt der ersten Hauptoberfläche in den Halbleiterkörper ein und/oder aus diesem aus. Die Randabschlusszone des Halbleiterkörpers umgibt (z.B. umgibt vollständig) die aktive Vorrichtungszone. Die Randabschlusszone kann die aktive Vorrichtungszone und die laterale seitliche Oberfläche des Halbleiterkörpers trennen und kann sich von der aktiven Vorrichtungszone zur lateralen seitlichen Oberfläche des Halbleiterkörpers erstrecken. Die Randabschlusszone kann eine Randabschlussstruktur enthalten. Die Randabschlussstruktur kann wie oben beschrieben eine Feldplatte, Führungsringe, eine JTE-Struktur und/oder eine VLD-Struktur umfassen. Während eines Betriebs innerhalb des SOA tritt kein Laststrom und kein Dioden-Durchgangsstrom durch den passiven Abschnitt der ersten Hauptoberfläche in der Randabschlusszone in den Halbleiterkörper ein oder aus diesem aus.
  • Eine Kontaktelektrode kann auf der ersten Hauptoberfläche ausgebildet sein. Die Kontaktelektrode kann mit dotierten Gebieten in der aktiven Vorrichtungszone elektrisch verbunden sein. Falls die Halbleitervorrichtung eine Leistungs-Halbleiterdiode ist, kann die aktive Vorrichtungszone Anoden- oder Kathodengebiete enthalten, und die Kontaktelektrode kann mit den Anoden- oder Kathodengebieten elektrisch verbunden sein. Ein Durchgangsstrom der Leistungs-Halbleiterdiode kann durch den aktiven Abschnitt der ersten Hauptoberfläche zwischen der Kontaktelektrode und den Anoden- oder Kathodengebieten fließen. Falls die Halbleitervorrichtung ein IGFET ist, kann die aktive Vorrichtungszone Sourcegebiete enthalten. Die Kontaktelektrode kann durch den aktiven Abschnitt der ersten Hauptoberfläche mit den Sourcegebieten elektrisch verbunden sein. Ein IGFET-Sourcestrom kann von der Kontaktelektrode durch den aktiven Abschnitt der ersten Hauptoberfläche in die Sourcegebiete oder umgekehrt fließen. Im Fall von IGBTs kann die aktive Vorrichtungszone Emitter/Sourcegebiete enthalten. Die Kontaktelektrode kann durch den aktiven Abschnitt der ersten Hauptoberfläche mit den Emitter/Sourcegebieten elektrisch verbunden sein. Die Kontaktelektrode kann sich lateral über die aktive Vorrichtungszone hinaus erstrecken, wobei außerhalb der aktiven Vorrichtungszone die Kontaktelektrode vom Halbleiterkörper räumlich getrennt ist.
  • Ein Zwischenschicht-Dielektrikum kann auf einem Bereich des passiven Abschnitts der ersten Hauptoberfläche in der Randabschlusszone ausgebildet sein. Das Zwischenschicht-Dielektrikum kann eine einteilige Struktur sein oder kann eine mehrteilige Struktur sein, die zwei oder mehr lateral getrennte Teile umfasst. Beispielsweise kann eine Metallstruktur, die einen niederohmigen ohmschen Kontakt mit einem dotierten Gebiet in der Randabschlusszone ausbildet, zwei Teile eines mehrteiligen Zwischenschicht-Dielektrikums lateral trennen. Alternativ dazu kann ein einteiliges Zwischenschicht-Dielektrikum eine Vielzahl von Öffnungen enthalten, wobei sich Kontaktstrukturen durch die Öffnungen erstrecken und wobei die Kontaktstrukturen und das dotierte Gebiet in der Randabschlusszone niederohmige ohmsche Kontakte ausbilden.
  • Das Zwischenschicht-Dielektrikum umfasst eine obere Oberfläche, die vom Halbleiterkörper abgewandt ist, eine oder mehrere erste seitliche Oberflächen über der Randabschlusszone des Halbleiterkörpers und zur nächstgelegenen lateralen seitlichen Oberfläche des Halbleiterkörpers orientiert und eine oder mehrere zweite seitliche Oberflächen über der Randabschlusszone des Halbleiterkörpers und von der nächstgelegenen lateralen seitlichen Oberfläche des Halbleiterkörpers abgewandt (weg weisend). Die erste(n) seitliche(n) Oberfläche(n) des Zwischenschicht-Dielektrikums kann (können) vertikal sein oder kann (können) einen Neigungswinkel in Bezug auf die laterale Richtung aufweisen, wobei der Neigungswinkel in einem Bereich von 30 bis 90°, z.B. von 60 bis 90°, liegen kann. Die zweite(n) seitliche(n) Oberfläche(n) des Zwischenschicht-Dielektrikums kann (können) vertikal sein oder kann (können) einen Neigungswinkel in Bezug auf die laterale Richtung aufweisen, wobei der Neigungswinkel in einem Bereich von 30 bis 90°, z.B. von 60 bis 90°, liegen kann. Die Kontaktelektrode kann die innerste zweite seitliche Oberfläche des Zwischenschicht-Dielektrikums bedecken. Die Kontaktelektrode kann auch einen inneren Bereich der oberen Oberfläche des Zwischenschicht-Dielektrikums bedecken, wobei der innere Bereich der oberen Oberfläche direkt an die innerste zweite seitliche Oberfläche des Zwischenschicht-Dielektrikums grenzt.
  • Das Zwischenschicht-Dielektrikum kann eine homogene Schicht sein oder kann ein Schichtstapel sein, der zwei oder mehr Teilschichten umfasst, wobei sich direkt angrenzende Teilschichten in einer inneren Struktur (Deutsch: Gefüge) und/oder einer Materialzusammensetzung (Deutsch: Zusammensetzung) unterscheiden.
  • Beispielsweise kann das Zwischenschicht-Dielektrikum eine Gatedielektrikumsschicht umfassen. Die Gatedielektrikumsschicht kann mit der ersten Hauptoberfläche in direktem Kontakt sein. Alternativ dazu kann eine andere Schicht, z.B. eine Schutzoxidschicht, zwischen der ersten Hauptoberfläche und der Gatedielektrikumsschicht ausgebildet sein. Die Schutzoxidschicht kann Silizium und Sauerstoff, z.B. thermisch gewachsenes Siliziumoxid, enthalten.
  • Die Gatedielektrikumsschicht kann eine homogene Schicht sein oder kann ein Schichtstapel sein, der zwei oder mehr Teilschichten umfasst, wobei sich direkt angrenzende Teilschichten in einer internen Struktur und/oder Materialzusammensetzung unterscheiden. Beispielsweise kann das Gatedielektrikum aus Silizium und Sauerstoff, z.B. einem thermisch gewachsenen Siliziumoxid und/oder abgeschiedenem Siliziumoxid, bestehen oder solches enthalten. Alternativ dazu oder zusätzlich kann das Gatedielektrikum eine Teilschicht, die Stickstoff enthält, z.B. eine Siliziumoxinitrid-Schicht und/oder eine Siliziumnitrid-Schicht, z.B. eine Si3N4-Schicht, enthalten.
  • Das Zwischenschicht-Dielektrikum kann eine Trennschicht enthalten, die auf dem Halbleiterkörper oder auf der Gatedielektrikumsschicht ausgebildet ist. Die Trennschicht kann eine homogene Schicht sein oder kann ein Schichtstapel sein, der zwei oder mehr Teilschichten umfasst, wobei sich direkt angrenzende Teilschichten in einer internen Struktur und/oder Materialzusammensetzung unterscheiden. Beispielsweise kann die Trennschicht aus Silizium und Sauerstoff, z.B. einem Silikatglas, bestehen oder solches enthalten. Die Trennschicht enthält beispielsweise zumindest eine Schicht aus TEOS-USG, Silan-USG, PSG, BSG, BPSG oder FSG (Fluorsilikatglas).
  • Eine Schutzstruktur ist auf der Randabschlusszone ausgebildet, wobei die Schutzstruktur die ganz außen gelegene erste seitliche Oberfläche des Zwischenschicht-Dielektrikums bedeckt (z.B. vollständig bedeckt) und wobei die ganz außen gelegene erste seitliche Oberfläche des Zwischenschicht-Dielektrikums die erste seitliche Oberfläche ist, die der lateralen seitlichen Oberfläche des Halbleiterkörpers am Nächsten gelegen ist.
  • Die Schutzstruktur kann eine homogene Schicht sein oder kann ein Schichtstapel sein, der zwei oder mehr Teilschichten umfasst, wobei sich direkt angrenzende Teilschichten in einer internen Struktur und/oder Materialzusammensetzung unterscheiden. Die Schutzstruktur oder zumindest eine Teilschicht der Schutzstruktur kann vollständig oder nahezu vollständig frei von Phosphor sein. Dies kann insbesondere der Fall sein, wenn die Passivierungsstruktur PSG aufweist. Beispielsweise ist ein Phosphorgehalt der Schutzstruktur gering genug, um zu verhindern, dass sich Phosphorsäure innerhalb der Schutzstruktur bildet. Beispielsweise beträgt die mittlere Phosphordichte in der Schutzstruktur oder der betreffenden Teilschicht der Schutzstruktur höchstens 5 % (in Gewicht) oder sogar höchstens 2 % (in Gewicht).
  • Die Schutzstruktur kann einen Eintritt von Feuchtigkeit oder gelösten Ionen wie etwa OH- oder H3O+ aus der Umgebung oder aus dem Chip-Package in das Zwischenschicht-Dielektrikum vollständig oder zumindest in einem hohem Maße verhindern. Falls das Zwischenschicht-Dielektrikum eine Phosphor enthaltende Schicht umfasst, kann die Schutzstruktur dazu beitragen, eine Ausbildung von Phosphorsäure H3PO4 in einem Gebiet nahe der ersten seitlichen Oberfläche des Zwischenschicht-Dielektrikums zu unterdrücken. Während eines Betriebs der Halbleitervorrichtung kann die Kapselung der ersten seitlichen Oberfläche des Zwischenschicht-Dielektrikums durch die Schutzstruktur zu einer signifikanten Reduzierung einer anodischen Oxidation von Siliziumcarbid in einem Gebiet nahe der ersten seitlichen Oberfläche des Zwischenschicht-Dielektrikums beitragen. Eine Reduzierung oder vollständige Verhinderung einer Korrosion des Siliziumcarbids entlang der ersten Hauptoberfläche reduziert die Gefahr dafür, dass sich Bereiche des Zwischenschicht-Dielektrikums und/oder Bereiche der Schutzstruktur vom Halbleiterkörper ablösen.
  • Durch Bedecken (z.B. vollständiges Bedecken) der ersten seitlichen Oberfläche des Zwischenschicht-Dielektrikums auf der Randabschlusszone kann die Schutzstruktur auch einen Teil des passiven Abschnitts der ersten Hauptoberfläche des Halbleiterkörpers bedecken.
  • Die Schutzstruktur kann mit dem Zwischenschicht-Dielektrikum in direktem Kontakt sein. Außerdem kann die Schutzstruktur mit der Kontaktelektrode (z.B. einem Teil der Kontaktelektrode, der dem Zwischenschicht-Dielektrikum benachbart ist) in direktem Kontakt sein. In anderen Ausführungsformen kann eine zusätzliche Schicht und/oder eine zusätzliche Struktur zwischen der Kontaktelektrode und der Schutzstruktur ausgebildet sein. Es kann möglich sein, dass die Schutzstruktur eine seitliche Oberfläche der Kontaktstruktur und/oder weitere Metallstrukturen wie etwa Source-Verdrahtungsleitungen und/oder Gate-Verdrahtungsleitungen für den und auf dem passiven Abschnitt der ersten Hauptoberfläche bedeckt (z.B. vollständig bedeckt).
  • Gemäß einer Ausführungsform kann die Schutzstruktur eine Passivierungsstruktur umfassen. Die Passivierungsstruktur kann direkt auf dem Zwischenschicht-Dielektrikum ausgebildet sein. Die Passivierungsstruktur kann als Hauptbestandteile Silizium und Sauerstoff enthalten. Es ist möglich, dass die Passivierungsstruktur Phosphoratome nur als unerwünschte Verunreinigungen enthält. Beispielsweise beträgt in der Passivierungsstruktur eine mittlere Phosphordichte höchstens 5 % (in Gewicht) oder höchstens 2 % (in Gewicht). Die Passivierungsstruktur kann von einem abgeschiedenen Siliziumoxid, z.B. einem Silikatglas, gebildet werden. Die Passivierungsstruktur kann BSG oder FSG enthalten oder kann eine undotierte Schicht, z.B. eine Schicht abgeschiedenen Siliziumoxids, z.B. TEOS-USG, sein. Die Passivierungsschicht kann zu einer Reduzierung einer anodischen Oxidation von Siliziumcarbid entlang der ersten Hauptoberfläche in der Randabschlusszone bei Vorhandensein hoher elektrischer Felder beitragen.
  • Gemäß einer Ausführungsform kann die Schutzstruktur eine auf der Passivierungsstruktur ausgebildete Kapselungsstruktur umfassen. Die Passivierungsstruktur und die Kapselungsstruktur unterscheiden sich in einer internen Struktur und/oder Materialzusammensetzung. Die Kapselungsstruktur kann direkt auf einer oberen Oberfläche der Passivierungsstruktur ausgebildet sein, wobei die obere Oberfläche der Passivierungsstruktur an der vom Halbleiterkörper abgewandten Seite der Passivierungsstruktur liegt. Die Kapselungsstruktur und die Passivierungsstruktur können durch die gleiche Ätzung, z.B. ein strukturiertes Passivierungspolymer, strukturiert werden, wobei die Kapselungsstruktur die obere Oberfläche der Passivierungsstruktur vollständig bedeckt. Die Kapselungsstruktur kann entlang lateralen seitlichen Oberflächen der Passivierungsstruktur fehlen.
  • Gemäß einer Ausführungsform kann die Schutzstruktur eine Schutzschicht zwischen dem Zwischenschicht-Dielektrikum und der Passivierungsstruktur umfassen. Die Schutzschicht kann direkt auf dem Zwischenschicht-Dielektrikum ausgebildet sein. Die Schutzschicht kann eine durchgehende Schicht von nahezu gleichmäßiger Dicke sein, die direkt auf dem Zwischenschicht-Dielektrikum und auf einem Oberflächenbereich der Steuerelektrode ausgebildet ist. Beispielsweise kann die Schutzschicht die obere Oberfläche des Zwischenschicht-Dielektrikums, die ganz außen gelegene erste seitliche Oberfläche des Zwischenschicht-Dielektrikums und seitliche Oberflächen der Steuerelektrode vollständig bedecken. Außerdem kann die Schutzschicht einen Bereich der oberen Oberfläche der Steuerelektrode bedecken. Gegebenenfalls kann die Schutzschicht obere Oberflächen und seitliche Oberflächen weiterer Metallstrukturen an der Vorderseite des Halbleiterkörpers, z.B. obere Oberflächen und seitliche Oberflächen einer Source-Verdrahtungsleitung und/oder einer Gate-Verdrahtungsleitung, ebenfalls vollständig bedecken.
  • Die Schutzschicht kann als Kupferdiffusionsbarriere und/oder als Grenzflächenschicht effektiv sein, die eine Adhäsion der Schutzstruktur auf der Steuerelektrode verbessert.
  • Die Schutzschicht kann eine homogene Schicht sein oder kann ein Schichtstapel sein, der zwei oder mehr Teilschichten umfasst, wobei sich direkt angrenzende Teilschichten in einer internen Struktur und/oder Materialzusammensetzung unterscheiden. Die Schutzschicht oder zumindest eine Teilschicht der Schutzschicht kann Siliziumnitrid, z.B. Si3N4, enthalten. Eine Gesamtdicke der Schutzschicht kann in einem Bereich von 20 nm bis 400 µm liegen.
  • Gemäß einer Ausführungsform kann die Randabschlusszone ein Kanal-Stoppgebiet enthalten. Das Kanal-Stoppgebiet kann als Feld-Stoppgebiet dienen oder ein solches sein. Das Kanal-Stoppgebiet kann sich von der ersten Hauptoberfläche in den Halbleiterkörper erstrecken. Beispielsweise kann sich das Kanal-Stoppgebiet entlang einem vorderseitigen Rand des Halbleiterkörpers, der zwischen der ersten Hauptoberfläche und der lateralen seitlichen Oberfläche ausgebildet ist, erstrecken. Das Kanal-Stoppgebiet kann einen geschlossenen Ring bilden.
  • Falls die Halbleitervorrichtung eine Leistungs-Halbleiterdiode mit einem an der Vorderseite ausgebildeten Anodengebiet ist, kann das Kanal-Stoppgebiet n-dotiert sein. Falls die Halbleitervorrichtung ein Leistungs-Halbleiterschalter ist, kann das Kanal-Stoppgebiet den Leitfähigkeitstyp der Sourcegebiete (für IGFETs) oder den Leitfähigkeitstyp der Emitter/Sourcegebiete (für IGBTs) aufweisen. Für Leistungs-Halbleiterschalter mit n-dotierten Sourcegebieten oder mit n-dotierten Emitter/Sourcegebieten kann das Kanal-Stoppgebiet n-dotiert sein. Das Kanal-Stoppgebiet kann aus einigen oder allen Ionenimplantationen gebildet werden, die vorgesehen sind, um die Sourcegebiete und/oder Emitter/Sourcegebiete auszubilden. Beispielsweise können das Kanal-Stoppgebiet und die Sourcegebiete oder das Kanal-Stoppgebiet und die Emitter/Sourcegebiete die gleiche Implantationsdosis enthalten, können die gleiche vertikale Ausdehnung aufweisen und/oder können das gleiche vertikale Dotierstoffprofil aufweisen. Gemäß einer anderen Ausführungsform kann eine vertikale Ausdehnung des Kanal-Stoppgebiets signifikant größer sein als die vertikale Ausdehnung der Sourcegebiete oder der Emitter/Sourcegebiete.
  • Während eines Betriebs der Halbleitervorrichtung kann das Kanal-Stoppgebiet das elektrische Feld reduzieren, das in einem freigelegten Bereich der ersten Hauptoberfläche zwischen dem äußeren Rand der Schutzstruktur und der lateralen seitlichen Oberfläche des Halbleiterkörpers effektiv ist. In diesem Fall kann das Kanal-Stoppgebiet zu einer signifikanten Reduzierung einer anodischen Oxidation von Siliziumcarbid in der Randabschlusszone beitragen.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung kann das Verfahren ein Bereitstellen eines eine erste Hauptoberfläche enthaltenden Halbleiterkörpers umfassen. Ferner kann das Verfahren ein Ausbilden einer aktiven Vorrichtungszone im Halbleiterkörper umfassen. Das Verfahren kann zudem ein Ausbilden einer Randabschlusszone im Halbleiterkörper umfassen, die die aktive Vorrichtungszone zumindest teilweise umgibt. Das Verfahren kann ferner ein Ausbilden einer Kontaktelektrode auf der ersten Hauptoberfläche umfassen, wobei die Kontaktelektrode mit der aktiven Vorrichtungszone elektrisch verbunden ist. Das Verfahren kann überdies ein Ausbilden einer Passivierungsstruktur auf der Randabschlusszone umfassen, wobei sich die Passivierungsstruktur lateral in die aktive Vorrichtungszone erstreckt und einen Rand der Kontaktelektrode bedeckt. Ferner kann das Verfahren ein Ausbilden einer Kapselungsstruktur auf der Passivierungsstruktur umfassen, wobei die Kapselungsstruktur einen ersten Rand der Passivierungsstruktur auf der Kontaktelektrode bedeckt (z.B. vollständig bedeckt).
  • Gemäß einer anderen Ausführungsform kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bereitstellen eines Halbleiterkörpers mit einer ersten Hauptoberfläche umfassen. Eine aktive Vorrichtungszone kann im Halbleiterkörper ausgebildet werden. Eine Randabschlusszone kann im Halbleiterkörper ausgebildet werden, wobei die Randabschlusszone die aktive Vorrichtungszone zumindest teilweise umgeben kann. Die Randabschlusszone kann beispielsweise die aktive Vorrichtungszone vollständig umgeben. Eine Kontaktelektrode kann auf der ersten Hauptoberfläche ausgebildet werden, wobei die Kontaktelektrode mit der aktiven Vorrichtungszone elektrisch verbunden sein kann. Ein Zwischenschicht-Dielektrikum kann auf der ersten Hauptoberfläche in der Randabschlusszone ausgebildet werden, wobei das Zwischenschicht-Dielektrikum eine erste seitliche Oberfläche des Zwischenschicht-Dielektrikums über der Randabschlusszone umfassen kann. Eine Schutzstruktur kann auf der Randabschlusszone ausgebildet werden, wobei die Schutzstruktur die erste seitliche Oberfläche des Zwischenschicht-Dielektrikums bedecken kann. Beispielsweise kann die Schutzstruktur die erste seitliche Oberfläche des Zwischenschicht-Dielektrikums vollständig bedecken.
  • Die Verfahren können zum Herstellen der Halbleitervorrichtung wie in Bezug auf eine Beliebige der obigen Ausführungsformen oder eine Beliebige der im Folgenden in Verbindung mit den Zeichnungen beschriebenen Ausführungsformen verwendet werden. In zumindest einigen Ausführungsformen des Verfahrens und/oder der Halbleitervorrichtung gelten die folgenden Merkmale (gegebenenfalls) allein oder in Kombination:
    1. (i) ein Ausbilden der aktiven Vorrichtungszone im Halbleiterkörper umfasst ein Ausbilden von Source- und Bodygebieten eines IGFET, indem Dotierstoffe durch die erste Hauptoberfläche mittels eines oder mehrerer Ionenimplantationsprozesse eingeführt werden;
    2. (ii) ein Ausbilden der aktiven Vorrichtungszone im Halbleiterkörper umfasst ein Ausbilden von Kathoden- oder Anodengebieten einer Diode, indem Dotierstoffe durch die erste Hauptoberfläche mittels eines oder mehrerer Ionenimplantationsprozesse eingeführt werden;
    3. (iii) ein Ausbilden der Randabschlusszone im Halbleiterkörper, die die aktive Vorrichtungszone zumindest teilweise umgibt, umfasst ein Ausbilden zumindest einer von Führungsringstrukturen, Strukturen mit Variation einer lateralen Dotierung und Strukturen einer Junction- bzw. Übergangsabschlussausdehnung, indem Dotierstoffe durch die erste Hauptoberfläche mittels eines oder mehrerer Ionenimplantationsprozesse eingeführt werden;
    4. (iv) Halbleitergebiete der aktiven Vorrichtungszone können mit Halbleitergebieten in der Randabschlusszone gleichzeitig ausgebildet werden;
    5. (v) ein Ionenimplantationsprozess kann Dotierstoffe für ein Bodygebiet in der aktiven Vorrichtungszone und Dotierstoffe für eine Randabschlussstruktur in der Randabschlusszone gleichzeitig einführen;
    6. (vi) ein Ausbilden der Kontaktelektrode umfasst eine Schichtabscheidung eines oder mehrerer von Metallen, Metalllegierungen, Metallnitriden, Metallsiliziden und ein lithografisches Strukturieren der abgeschiedenen Schicht(en), bevor die Passivierungsstruktur ausgebildet wird;
    7. (vii) ein Ausbilden der Passivierungsstruktur umfasst ein Abscheiden einer oder mehrerer Schichten von USG, TEOS-Oxid, PSG, BSG und BPSG mittels einer plasmaunterstützten chemischen Gasphasenabscheidung;
    8. (viii) die Kapselungsstruktur und das elektrisch isolierende Polymer können unter Verwendung ein und derselben fotolithografischen Maske gleichzeitig strukturiert werden;
    9. (ix) die Passivierungsstruktur kann eine einzige Schicht oder ein Stapel mehrerer Schichten sein;
    10. (x) die Kapselungsstruktur kann mit der Kontaktelektrode in direktem Kontakt sein;
    11. (xi) die Kapselungsstruktur kann eine äußere Oberfläche der Passivierungsstruktur vollständig bedecken, die von dem Halbleiterkörper und/oder der Kontaktelektrode abgewandt ist;
    12. (xii) eine Schutzstruktur kann eine erste seitliche Oberfläche eines Zwischenschicht-Dielektrikums vollständig bedecken, die zu der nächstgelegenen lateralen seitlichen Oberfläche des Halbleiterkörpers orientiert ist;
    13. (xiii) die Schutzstruktur kann eine Schutzschicht und eine Passivierungsstruktur umfassen, die auf der Schutzschicht ausgebildet ist, wobei die Passivierungsstruktur und die Schutzschicht unter Verwendung der gleichen Ätzmaske strukturiert werden können;
    14. (xiv) die Schutzstruktur kann eine Passivierungsstruktur und eine auf der Passivierungsstruktur ausgebildete Kapselungsstruktur umfassen, wobei die Kapselungsstruktur und die Passivierungsschicht unter Verwendung der gleichen Ätzmaske strukturiert werden können;
    15. (xv) die Schutzstruktur kann eine Passivierungsstruktur und eine auf der Passivierungsstruktur ausgebildete Kapselungsstruktur umfassen, wobei die Kapselungsstruktur und die Passivierungsstruktur unter Verwendung verschiedener Ätzmasken strukturiert werden können und wobei die Kapselungsstruktur seitliche Oberflächen der Passivierungsstruktur vollständig bedeckt;
    16. (xvi) ein Kanal-Stoppgebiet ist zwischen einer Randabschlussstruktur und der lateralen seitlichen Oberfläche des Halbleiterkörpers ausgebildet;
    17. (xvii) das Kanal-Stoppgebiet wird unter Verwendung einer, einiger oder aller Ionenimplantationen gebildet, die zum Ausbilden von Sourcegebieten in der aktiven Vorrichtungszone genutzt werden.
  • Man erkennt, dass, während das Verfahren oben und im Folgenden als eine Reihe von Schritten oder Ereignissen beschrieben wird, die beschriebene Reihenfolge solcher Schritte oder Ereignisse nicht in einem einschränkenden Sinn interpretiert werden soll. Vielmehr können einige Schritte in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen abgesehen von jenen, die oben und unten beschrieben sind, auftreten. Beispielsweise können in einigen Ausführungsformen Halbleitergebiete der Randabschlusszone gleichzeitig mit einem oder vor Ausbilden von Halbleitergebieten der Randabschlusszone ausgebildet werden.
  • Die oben beschriebenen Ausführungsformen können auf jede beliebige Weise kombiniert werden und werden in Bezug auf im Folgenden beschriebene beispielhafte Zeichnungen weiter veranschaulicht. In den Zeichnungen veranschaulichte Leitfähigkeitstypen, z.B. n-dotiert und p-dotiert, können in Bezug auf die veranschaulichten Leitfähigkeitstypen auch vertauscht werden.
  • Funktionale und strukturelle Details, die in Bezug auf die Ausführungsformen oben beschrieben wurden, sollen gleichermaßen auf die folgenden beispielhaften Zeichnungen Anwendung finden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 1 umfasst eine Ausführungsform einer Halbleitervorrichtung 100 einen Halbleiterkörper 102 mit einer ersten Hauptoberfläche 104.
  • Der Halbleiterkörper 102 enthält eine aktive Vorrichtungszone 106. In der aktiven Vorrichtungszone 106 können aktive Vorrichtungsstrukturen, z.B. Halbleitergebiete wie etwa Sourcegebiete, Bodygebiete, Body-Kontaktgebiete von IGFETs oder IGBTs oder Kathoden- oder Anodengebiete von Dioden, ausgebildet sein. Eine Kontaktelektrode 110 auf der ersten Hauptoberfläche 104 ist mit der aktiven Vorrichtungszone 106 elektrisch verbunden.
  • Der Halbleiterkörper 102 enthält eine Randabschlusszone 108, die die aktive Vorrichtungszone 106 teilweise oder vollständig umgibt (siehe beispielhafte Draufsicht von 2).
  • Eine Passivierungsstruktur 112 auf der Randabschlusszone 108 erstreckt sich lateral in die aktive Vorrichtungszone 106 und bedeckt einen Rand 114 der Kontaktelektrode 110.
  • Die Halbleitervorrichtung 100 enthält ferner eine Kapselungsstruktur 116 auf der Passivierungsstruktur 112, wobei die Kapselungsstruktur 116 einen ersten Rand 118 der Passivierungsstruktur 112 auf der Kontaktelektrode 110 bedeckt.
  • Die Halbleitervorrichtung 100 kann eine vertikale Halbleitervorrichtung sein, die die Kontaktelektrode 110 auf der ersten Hauptoberfläche 104 als erste Lastelektrode und eine zweite Kontaktelektrode 120 auf einer zweiten Hauptoberfläche 122 als zweite Lastelektrode umfasst.
  • Die schematische Querschnittsansicht von 3 veranschaulicht eine MPS-Diode gemäß einer anderen Ausführungsform der Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 enthält ferner optional ein elektrisch isolierendes Polymer 124 auf der Kapselungsstruktur 116, z.B. ein Material auf Polyimid-Basis.
  • Ein unterer Teil der Kontaktelektrode 110 kann eine Schottky-Kontakt-Metallschicht enthalten, z.B. Ti, das direkt an den n-dotierten Halbleiterkörper 102 in der aktiven Vorrichtungszone 106 zum Ausbilden eines Schottky-Übergangs grenzt und ferner direkt an p+-dotierte Anodengebiete 125 in der aktiven Vorrichtungszone 106 zum Ausbilden eines ohmschen Kontakts grenzt.
  • Eine p--dotierte Übergangs-Abschlussausdehnungsstruktur 126 ist in der Randabschlusszone ausgebildet und grenzt an die Passivierungsstruktur 112 an der ersten Hauptoberfläche 104.
  • In der in 3 veranschaulichten Ausführungsform bedeckt die Kapselungsstruktur 116 einen zweiten Rand 128 der Passivierungsstruktur 112. Der zweite Rand 128 der Passivierungsstruktur 112 liegt näher an einer lateralen seitlichen Oberfläche 130 des Halbleiterkörpers 102, d.h. hat einen geringen lateralen Abstand dazu, als der erste Rand 118 der Passivierungsstruktur 112.
  • In der in 3 veranschaulichen Ausführungsform ist ein erster lateraler Abstand 11 zwischen der Passivierungsstruktur 112 und der lateralen seitlichen Oberfläche 130 des Halbleiterkörpers 102 geringer als ein zweiter lateraler Abstand 12 zwischen der Übergangs-Abschlussausdehnungsstruktur 126 in der Randabschlusszone 108 und der lateralen seitlichen Oberfläche 130 des Halbleiterkörpers 102. Somit kann eine obere Oberfläche der Übergangs-Abschlussausdehnungsstruktur 126 durch die Passivierungsstruktur 112 vollständig geschützt werden. Für einige Anwendungen, z.B. Leistungsmodule, kann auf das elektrisch isolierende Polymer 124 auf der Kapselungsstruktur 116 auch verzichtet werden.
  • In einigen Ausführungsformen kann die Metallisierung über der Kontaktstruktur angeordnet sein und kann mit der Kontaktstruktur elektrisch verbunden sein. Die Metallisierung kann über der Kapselungsstruktur angeordnet sein. Die Kapselungsstruktur kann sich im Hinblick auf ihre chemische Zusammensetzung und/oder ihre Durchlässigkeit gegenüber Feuchtigkeit und/oder Ionen von einer Metallisierung über der Kontaktstruktur unterscheiden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4 kann die in 3 veranschaulichte MPS-Diode ferner eine Haftvermittlerschicht 132 zwischen der Kontaktelektrode 110 und der Passivierungsstruktur 112 enthalten. Für einige Anwendungen, z.B. Leistungsmodule, kann auf das elektrisch isolierende Polymer 124 auf der Kapselungsstruktur 116 auch verzichtet werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5 kann die Halbleitervorrichtung 100 ferner ein Zwischenschicht-Dielektrikum 134 enthalten, das zwischen der Passivierungsstruktur 112 und der ersten Hauptoberfläche 104 in der Randabschlusszone 108 angeordnet ist. Das Zwischenschicht-Dielektrikum 134 kann eine oder mehrere dielektrische Schichten umfassen. Einige oder alle der einen oder mehr dielektrischen Schichten können beispielsweise als funktionale Elemente der Halbleitervorrichtung in anderen Teilen des Halbleiterkörpers, zum Beispiel als Gatedielektrikum in der aktiven Vorrichtungszone 106 oder als dielektrische Kappe auf Gate-Grabenstrukturen, genutzt werden. Ähnlich der in 4 veranschaulichen Ausführungsform kann die in 5 veranschaulichte Halbleitervorrichtung 100 ferner eine Haftvermittlerschicht 132 enthalten, die sich entlang dem Rand 114 der Kontaktelektrode 110 erstreckt. Für einige Anwendungen, z.B. Leistungsmodule, kann auf das elektrisch isolierende Polymer 124 auf der Kapselungsstruktur 116 auch verzichtet werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 6, welche auf der in 3 veranschaulichen Ausführungsform basiert, kann die Kapselungsstruktur 116 nur den ersten Rand 118 der Passivierungsstruktur 112 bedecken, wohingegen der zweite Rand 128 der Passivierungsstruktur 112 durch die Kapselungsstruktur 116 und/oder das elektrisch isolierende Polymer 124 nicht bedeckt sein kann. Daher kann eine seitliche Oberfläche der Passivierungsstruktur 112 am zweiten Rand 128 beispielsweise durch eine Chip-Formungsmasse eines Chip-Package bedeckt sein.
  • In 7 enthält die Randabschlusszone 108 ein Kanal-Stoppgebiet 190. Das Kanal-Stoppgebiet 190 ist zwischen der lateralen seitlichen Oberfläche 130 des Halbleiterkörpers 102 und der Randabschlussstruktur, zum Beispiel zwischen der lateralen seitlichen Oberfläche 130 und einer Übergangs-Abschlussausdehnungsstruktur 126, ausgebildet. Der Dotierstofftyp des Kanal-Stoppgebiets 190 ist komplementär zum Dotierstofftyp der JTE-Struktur 126.
  • Beispielsweise ist für Leistungs-Halbleiterdioden mit einem an der Vorderseite in der aktiven Vorrichtungszone 106 ausgebildeten p-dotierten Anodengebiet 210 und für Leistungs-Halbleiterschalter mit n-Kanal-Transistorzellen das Kanal-Stoppgebiet 190 n-dotiert. Das Kanal-Stoppgebiet 190 kann eine Dotierstoffdosis in einem Bereich 1018 bis 1019 cm-3 enthalten. Das Anodengebiet 210 und eine schwach dotierte Driftzone 218 können einen pn-Übergang einer Leistungs-Halbleiterdiode bilden.
  • Das Kanal-Stoppgebiet 190 kann sich von der ersten Hauptoberfläche 104 in den Halbleiterkörper 102 erstrecken. Das Kanal-Stoppgebiet 190 kann mit der lateralen seitlichen Oberfläche 130 des Halbleiterkörpers 102 in Kontakt sein. Die erste Hauptoberfläche 104 und die laterale seitliche Oberfläche 130 des Halbleiterkörpers 102 können einen vorderseitigen Chiprand 131 bilden. Das Kanal-Stoppgebiet 190 kann entlang dem kompletten vorderseitigen Chiprand 131 ausgebildet sein. Das Kanal-Stoppgebiet 190 kann einen durchgehenden Rahmen ausbilden, der die aktive Vorrichtungszone 106 und einen inneren Bereich der Randabschlusszone 108 umgibt. Das Kanal-Stoppgebiet 190 und die Driftzone 218 können einen unipolaren Übergang ausbilden.
  • Eine laterale Ausdehnung d1 des Kanal-Stoppgebiets 190 kann größer sein als ein Abstand zwischen einem äußeren Rand des Polymers 124 und der lateralen seitlichen Oberfläche 130. Mit anderen Worten kann die laterale Ausdehnung d1 des Kanal-Stoppgebiets 190 gleich einer lateralen Breite 13 eines Abschnitts der ersten Hauptoberfläche 104, der entlang dem vorderseitigen Chiprand 131 freigelegt ist, oder größer sein. Beispielsweise liegt die laterale Ausdehnung d1 des Kanal-Stoppgebiets in einem Bereich von 5 µm bis 50 µm. Ein lateraler Abstand d2 zwischen der Randabschlussstruktur, zum Beispiel der JTE-Struktur 126, und dem Kanal-Stoppgebiet 190 kann in einem Bereich von 3 µm bis 40 µm, z.B. von 5 µm bis 20 µµ, liegen, um das laterale elektrische Feld aufzunehmen.
  • 8 und 9 zeigen Schutzstrukturen 119, die eine erste seitliche Oberfläche 135 des Zwischenschicht-Dielektrikums über der Randabschlusszone 108 bedecken. Die Schutzstruktur 119 kann eine Passivierungsstruktur 112 und eine Kapselungsstruktur 116 umfassen. Gemäß einer (nicht veranschaulichten) anderen Ausführungsform kann die Kapselungsstruktur 116 fehlen und kann das elektrisch isolierende Polymer 124 direkt auf der Passivierungsstruktur 112 ausgebildet sein. Gemäß einer weiteren (nicht veranschaulichten) Ausführungsform kann die Schutzstruktur 119 eine Schutzschicht, die zwischen dem Zwischenschicht-Dielektrikum 134 und der Kontaktelektrode 110 an einer Seite ausgebildet ist, und die Schutzstruktur 112 an der anderen Seite umfassen.
  • Die Schutzstruktur 119 oder zumindest eine Teilschicht der Schutzstruktur 119 in direktem Kontakt mit dem Zwischenschicht-Dielektrikum 134 enthält kein Phosphor oder enthält Phosphor nur als unerwünschte Verunreinigung. Das Zwischenschicht-Dielektrikum 134 kann einen Dotierstoff, z.B. Phosphor, enthalten. Beispielsweise kann das Zwischenschicht-Dielektrikum PSG oder BPSG enthalten. Die Schutzstruktur 119 kann ein Silikatglas, zum Beispiel ein undotiertes Silikatglas mit einer geringen Feuchtigkeitsabsorption, zum Beispiel TEOS-USG, sein.
  • In 8 sind die Teilschichten der Schutzstruktur 119 unter Verwendung eines strukturierten Polymers 124 als Ätzmaske nacheinander auf dem strukturierten Zwischenschicht-Dielektrikum 134 abgeschieden und als Ganzes strukturiert.
  • In 9 wird das Zwischenschicht-Dielektrikum 134 unter Verwendung einer ersten Hilfs-Ätzmaske strukturiert. Eine Passivierungsschicht wird auf dem strukturierten Zwischenschicht-Dielektrikum 134 und auf der Kontaktelektrode 110 abgeschieden. Die Passivierungsschicht wird strukturiert, indem eine zweite Hilfs-Ätzmaske verwendet wird, um die Passivierungsstruktur 112 auszubilden. Eine Kapselungsschicht wird auf der Passivierungsstruktur 112 und auf der Kontaktelektrode 110 abgeschieden. Die Kapselungsstruktur wird unter Verwendung eines strukturierten Polymers 124 als Ätzmaske strukturiert, um die Kapselungsstruktur 118 auszubilden. Infolgedessen bedeckt die Passivierungsstruktur 112 die erste seitliche Oberfläche 135 des Zwischenschicht-Dielektrikums über der Randabschlusszone 108, und die Kapselungsstruktur 116 bedeckt den ersten Rand 128 der Passivierungsstruktur 112 über der Randabschlusszone 108. Ein Kanal-Stoppgebiet 190 kann zwischen der ersten seitlichen Oberfläche 135 des Zwischenschicht-Dielektrikums und der nächstgelegenen lateralen seitlichen Oberfläche 130 des Halbleiterkörpers 102 ausgebildet werden.
  • 10 zeigt die Randabschlusszone 108 eines SiC-TMOSFET (SiC-Metall-Oxid-Halbleiter-Feldeffekttransistor mit Graben). Der Einfachheit halber sind in der aktiven Vorrichtungszone 106 ausgebildete Transistorzellen nicht veranschaulicht.
  • In einem Abstand zur ersten Hauptoberfläche 104 ist ein p-dotiertes Gebiet 212 in der aktiven Vorrichtungszone 106 ausgebildet, wobei sich das p-dotierte Gebiet 212 lateral in die Randabschlusszone 108 erstreckt. In der aktiven Vorrichtungszone 106 kann das p-dotierte Gebiet 212 Gatestrukturen gegen ein Drainpotential abschirmen.
  • Ein höher dotiertes p-dotiertes Gebiet 214 kann sich in der aktiven Vorrichtungszone 106 von der ersten Hauptoberfläche 104 zum p-dotierten Gebiet 212 erstrecken. Das höher dotierte p-dotierte Gebiet 214 kann sich lateral in die Randabschlusszone 108 erstrecken.
  • Die Randabschlusszone 108 enthält eine p-dotierte JTE-Struktur 126, die sich von der ersten Hauptoberfläche 104 in den Halbleiterkörper 102 erstreckt. Die JTE-Struktur 126 kann lateral direkt an das höher dotierte p-dotierte Gebiet 214 grenzen. Die JTE-Struktur 126 kann stärker p-dotierte Führungsringe 127 enthalten, die sich von der ersten Hauptoberfläche 104 in die JTE-Struktur 126 erstrecken.
  • Ein hoch n-dotiertes Kanal-Stoppgebiet 190 ist zwischen der JTE-Struktur 126 und der lateralen seitlichen Oberfläche 130 des Halbleiterkörpers 120 ausgebildet. Ein lateraler Abstand d2 zwischen der JTE-Struktur 126 und dem Kanal-Stoppgebiet 190 kann in einem Bereich von 5 µm bis 20 µm liegen. Das Kanal-Stoppgebiet 190 kann sich entlang dem vorderseitigen Chiprand 131 erstrecken und kann einen durchgehenden Rahmen ausbilden.
  • Ein Zwischenschicht-Dielektrikum 134 bedeckt einen Bereich der ersten Hauptoberfläche 104 in der Randabschlusszone 108. Das Zwischenschicht-Dielektrikum 134 kann eine mehrteilige Struktur sein oder kann eine einteilige Struktur sein, die Öffnungen enthält. Eine ganz außen gelegene seitliche Oberfläche des Zwischenschicht-Dielektrikums 134, die der lateralen seitlichen Oberfläche 130 am nächsten gelegen ist, bildet eine erste seitliche Oberfläche 135 des Zwischenschicht-Dielektrikums.
  • Das Zwischenschicht-Dielektrikum 134 kann eine Gatedielektrikumsschicht mit einer Dicke in einem Bereich von 50 nm bis 200 nm, z.B. 90 nm bis 130 nm, enthalten. Die Gatedielektrikumsschicht kann eine Siliziumoxidschicht sein oder kann eine solche enthalten. Das Zwischenschicht-Dielektrikum 134 kann eine auf der Gatedielektrikumsschicht ausgebildete Trennschicht enthalten. Die Trennschicht kann eine Dicke in einem Bereich von 400 nm bis 800 nm, z.B. 550 nm bis 700 nm, aufweisen. Die Trennschicht kann ein dotiertes Silikatglas, z.B. mit Phosphor dotiertes Silikatglas, sein, oder kann ein solches enthalten.
  • Eine Kontaktelektrode 110 ist über der aktiven Vorrichtungszone 106 ausgebildet. Die Kontaktelektrode 110 kann einen Kupferbereich 228, eine Kupferkeimschicht 226, einen Basisbereich 224 und einen Grenzflächenbereich 222 umfassen. Der Kupferbereich 228 kann beispielsweise Kupfer aufweisen (kann z.B. aus AlCu bestehen) oder kann abgesehen von unerwünschten Verunreinigungen aus Kupfer bestehen. Der Grenzflächenbereich 222 kann direkt auf dem Halbleiterkörper 102 ausgebildet sein und kann z.B. Titan (Ti) oder Titannitrid (TiN), Molybdän (Mo) oder Molybdännitrid (MoN) enthalten. Der Basisbereich 224 kann direkt auf der Grenzflächenschicht 222 ausgebildet sein und kann TiW, W, Ti, TiN, MoN enthalten. Die Kupferkeimschicht 226 kann direkt auf dem Basisbereich 224 ausgebildet sein. Der Kupferbereich 228 kann eine Dicke von zumindest 5 µm, zum Beispiel eine Dicke im Bereich von 10 µm bis 30 µm, aufweisen.
  • Eine Metall-Source-Verdrahtungsleitung 320 kann auf der ersten Hauptoberfläche 104 in der Randabschlusszone 106 ausgebildet sein. Die Source-Verdrahtungsleitung 320 und das höher dotierte p-dotierte Gebiet 214 können einen oder mehrere niederohmige ohmsche Kontakte bilden. Eine Metall-Gate-Verdrahtungsleitung 330 kann auf dem Zwischenschicht-Dielektrikum 134 zwischen der Source-Verdrahtungsleitung 320 und der Kontaktelektrode 110 ausgebildet sein. Die Source-Verdrahtungsleitung 320 kann eine Konfiguration entsprechend einem unteren Bereich der Kontaktelektrode 110 aufweisen und kann eine Grenzflächenschicht 222, einen Basisbereich 224, eine Kupferkeimschicht 226 und einen Kupferbereich 228 umfassen. Die Gate-Verdrahtungsleitung 330 kann eine Konfiguration entsprechend einem zentralen Bereich der Kontaktelektrode 110 aufweisen und kann einen auf dem Zwischenschicht-Dielektrikum 134 ausgebildeten Basisbereich 224, eine auf dem Basisbereich 224 ausgebildete Kupferkeimschicht 226 und einen auf der Kupferkeimschicht 226 ausgebildeten Kupferbereich 228 umfassen.
  • Eine Schutzstruktur 119 bedeckt die erste seitliche Oberfläche 135 des Zwischenschicht-Dielektrikums, eine obere Oberfläche des Zwischenschicht-Dielektrikums, die Source-Verdrahtungsleitung 320, die Gate-Verdrahtungsleitung 330 und die seitlichen Oberflächen der Kontaktelektrode 110 vollständig. Die Schutzstruktur 119 bedeckt einen äußeren Bereich der oberen Oberfläche der Kontaktelektrode 110. Die Schutzstruktur 119 kann eine dünne Schutzschicht 111 und eine Passivierungsstruktur 112 umfassen, die auf der dünnen Schutzschicht 111 ausgebildet ist. Die Schutzschicht 111 kann eine hochkonforme Schicht mit einer annähernd gleichmäßigen Dicke sein. Die Passivierungsstruktur 112 kann eine hochkonforme Schichtstruktur mit annähernd gleichmäßiger Dicke aufweisen.
  • Die Schutzstruktur 119 bedeckt einen Bereich der ersten Hauptoberfläche 104 zwischen dem Zwischenschicht-Dielektrikum 134 und der lateralen seitlichen Oberfläche 130. Das Kanal-Stoppgebiet 190 ist unterhalb eines freigelegten Abschnitts der ersten Hauptoberfläche 104 entlang dem vorderseitigen Chiprand 131 ausgebildet und kann sich lateral bis unter das Zwischenschicht-Dielektrikum 134 erstrecken.
  • Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (25)

  1. Halbleitervorrichtung (100) aufweisend: einen Halbleiterkörper (102), der eine erste Hauptoberfläche (104) umfasst; eine aktive Vorrichtungszone (106) im Halbleiterkörper (102) ; eine Randabschlusszone (108) im Halbleiterkörper (102), die die aktive Vorrichtungszone (106) zumindest teilweise umgibt; eine Kontaktelektrode (110) auf der ersten Hauptoberfläche (104), wobei die Kontaktelektrode (110) mit der aktiven Vorrichtungszone (106) elektrisch verbunden ist; eine Passivierungsstruktur (112) auf der Randabschlusszone (108), wobei sich die Passivierungsstruktur (112) lateral in die aktive Vorrichtungszone (106) erstreckt; und eine Kapselungsstruktur (116) auf der Passivierungsstruktur (112), wobei die Kapselungsstruktur (116) einen ersten Rand (118) der Passivierungsstruktur (112) über der Kontaktelektrode (110) bedeckt.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei die Kapselungsstruktur (116) einen zweiten Rand (128) der Passivierungsstruktur (112) bedeckt und wobei der zweite Rand (128) näher zu einer lateralen seitlichen Oberfläche (130) des Halbleiterkörpers (102) als der erste Rand (118) gelegen ist.
  3. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein erster lateraler Abstand zwischen der Passivierungsstruktur (112) und einer lateralen seitlichen Oberfläche (130) des Halbleiterkörpers (102) kleiner ist als ein zweiter lateraler Abstand zwischen einer Randabschlussstruktur in der Randabschlusszone (108) und der lateralen seitlichen Oberfläche (130) des Halbleiterkörpers (102).
  4. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend ein elektrisch isolierendes Polymer (124) auf der Kapselungsstruktur (116).
  5. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Kapselungsstruktur (116) zumindest eine seitliche Oberfläche und eine obere Oberfläche der Passivierungsstruktur (112) vollständig bedeckt.
  6. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Dicke der Passivierungsstruktur (112) von 300 nm bis 5 µm reicht.
  7. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Passivierungsstruktur (112) zumindest eines eines undotierten Silikatglases, USG, Tetraethylorthosilikatoxids, TEOS-Oxids, Phosphosilikatglases, PSG, Borosilikatglases, BSG, Borphosphosilikatglases, BPSG, Siliziumnitrids, Si3N4, enthält.
  8. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Dicke der Kapselungsstruktur (116) von 200 nm bis 2 µm reicht.
  9. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Kapselungsstruktur (116) Siliziumnitrid enthält.
  10. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend eine Haftvermittlerschicht (132) zwischen der Kontaktelektrode (110) und der Passivierungsstruktur (112).
  11. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Passivierungsstruktur (112) direkt an die erste Hauptoberfläche (104) in der Randabschlusszone (108) grenzt.
  12. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 10, ferner aufweisend ein Zwischenschicht-Dielektrikum (134), das zwischen der Passivierungsstruktur (112) und der ersten Hauptoberfläche (104) in der Randabschlusszone (108) angeordnet ist.
  13. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtung (100) eine Diode ist und die aktive Vorrichtungszone (106) ein Anodengebiet (125) oder ein Kathodengebiet enthält, das mit der Kontaktelektrode (110) elektrisch verbunden ist.
  14. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 12, wobei die Halbleitervorrichtung (100) ein Feldeffekttransistor ist und die aktive Vorrichtungszone (106) ein Sourcegebiet enthält, das mit der Kontaktelektrode (110) elektrisch verbunden ist.
  15. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Randabschlussstruktur in der Randabschlusszone eine oder eine Kombination einer Übergangs-Abschlussausdehnungsstruktur (126), einer Struktur mit Variation einer lateralen Dotierung und einer Führungsringstruktur ist.
  16. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (102) ein Siliziumcarbid-, SiC-, Halbleiterkörper ist.
  17. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein Verhältnis einer Dicke der Kapselungsstruktur (116) zu einer Dicke der Passivierungsstruktur (112) in einem Bereich von 1:5 bis 1:2 liegt.
  18. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Passivierungsstruktur (112) einen Rand (114) der Kontaktelektrode (110) bedeckt.
  19. Halbleitervorrichtung (100), aufweisend: einen Halbleiterkörper (102), der eine erste Hauptoberfläche (104) umfasst; eine aktive Vorrichtungszone (106) im Halbleiterkörper (102) ; eine Randabschlusszone (108) im Halbleiterkörper (102), die die aktive Vorrichtungszone (106) zumindest teilweise umgibt; eine Kontaktelektrode (110) auf der ersten Hauptoberfläche (104), wobei die Kontaktelektrode (110) mit der aktiven Vorrichtungszone (106) elektrisch verbunden ist; ein Zwischenschicht-Dielektrikum (134), das auf der ersten Hauptoberfläche (104) in der Randabschlusszone (108) ausgebildet ist und eine erste seitliche Oberfläche (135) des Zwischenschicht-Dielektrikums über der Randabschlusszone (108) aufweist; und eine Schutzstruktur (119) auf der Randabschlusszone (108), wobei die Schutzstruktur (119) die erste seitliche Oberfläche (135) des Zwischenschicht-Dielektrikums bedeckt.
  20. Halbleitervorrichtung (100) nach Anspruch 19, wobei die Schutzstruktur (119) eine Passivierungsstruktur (112) aufweist, wobei die Passivierungsstruktur (112) Silizium und Sauerstoff enthält.
  21. Halbleitervorrichtung (100) nach Anspruch 20, wobei die Schutzstruktur (119) eine Kapselungsstruktur (116) aufweist, die auf der Passivierungsstruktur (112) ausgebildet ist, und wobei sich die Passivierungsstruktur (112) und die Kapselungsstruktur (116) in einer Materialzusammensetzung und/oder internen Struktur unterscheiden.
  22. Halbleitervorrichtung (100) nach einem der Ansprüche 20 oder 21, wobei die Schutzstruktur (119) eine Schutzschicht (111) zwischen dem Zwischenschicht-Dielektrikum (134) und der Passivierungsstruktur (112) aufweist.
  23. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Randabschlusszone (108) ein Kanal-Stoppgebiet (190) aufweist, wobei sich das Kanal-Stoppgebiet (190) entlang einem Rand (105) zwischen der ersten Hauptoberfläche (104) und einer lateralen seitlichen Oberfläche (130) des Halbleiterkörpers (102) erstreckt.
  24. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers (102), der eine erste Hauptoberfläche (104) umfasst; Ausbilden einer aktiven Vorrichtungszone (106) im Halbleiterkörper (102); Ausbilden einer Randabschlusszone (108) im Halbleiterkörper (102), die die aktive Vorrichtungszone (106) zumindest teilweise umgibt; Ausbilden einer Kontaktelektrode (110) auf der ersten Hauptoberfläche (104), wobei die Kontaktelektrode (110) mit der aktiven Vorrichtungszone (106) elektrisch verbunden ist; Ausbilden einer Passivierungsstruktur (112) auf der Randabschlusszone (108), wobei sich die Passivierungsstruktur (112) lateral in die aktive Vorrichtungszone (106) erstreckt; und Ausbilden einer Kapselungsstruktur (116) auf der Passivierungsstruktur (112), wobei die Kapselungsstruktur (116) einen ersten Rand (118) der Passivierungsstruktur (112) über der Kontaktelektrode (110) bedeckt.
  25. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers (120), der eine erste Hauptoberfläche (104) umfasst; Ausbilden einer aktiven Vorrichtungszone (106) im Halbleiterkörper (102); Ausbilden einer Randabschlusszone (108) im Halbleiterkörper (102), die die aktive Vorrichtungszone (106) zumindest teilweise umgibt; Ausbilden einer Kontaktelektrode (110) auf der ersten Hauptoberfläche (104), wobei die Kontaktelektrode (110) mit der aktiven Vorrichtungszone (106) elektrisch verbunden ist; Ausbilden eines Zwischenschicht-Dielektrikums (134) auf der ersten Hauptoberfläche (104) in der Randabschlusszone (108), wobei das Zwischenschicht-Dielektrikum (134) eine erste seitliche Oberfläche (135) des Zwischenschicht-Dielektrikums über der Randabschlusszone (108) aufweist; und Ausbilden einer Schutzstruktur (119) auf der Randabschlusszone (108), wobei die Schutzstruktur (119) die erste seitliche Oberfläche (135) des Zwischenschicht-Dielektrikums bedeckt.
DE102019131238.8A 2018-12-06 2019-11-19 Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren Pending DE102019131238A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/701,790 US11211303B2 (en) 2018-12-06 2019-12-03 Semiconductor device including a passivation structure and manufacturing method
CN201911242016.2A CN111293166A (zh) 2018-12-06 2019-12-06 包含钝化结构的半导体器件和制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018131153 2018-12-06
DE102018131153.2 2018-12-06

Publications (1)

Publication Number Publication Date
DE102019131238A1 true DE102019131238A1 (de) 2020-06-10

Family

ID=70776496

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019131238.8A Pending DE102019131238A1 (de) 2018-12-06 2019-11-19 Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren

Country Status (3)

Country Link
US (1) US11211303B2 (de)
CN (1) CN111293166A (de)
DE (1) DE102019131238A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328973B2 (en) * 2020-06-26 2022-05-10 General Electric Company Power semiconductor devices with high temperature electrical insulation
EP4068341A4 (de) * 2020-08-31 2023-06-14 Huawei Technologies Co., Ltd. Schaltnetzteilmodul und kommunikationsvorrichtung
US20220189840A1 (en) * 2020-12-16 2022-06-16 Stmicroelectronics Pte Ltd Passivation layer for an integrated circuit device that provides a moisture and proton barrier
CN113594229A (zh) * 2021-07-26 2021-11-02 西安电子科技大学 具有高k场板的氮化镓肖特基势垒二极管及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559695A (en) * 1981-03-27 1985-12-24 U.S. Philips Corporation Method of manufacturing an infrared radiation imaging device
US7598576B2 (en) 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US9425153B2 (en) * 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US8994118B2 (en) * 2013-04-04 2015-03-31 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US9196560B2 (en) 2013-10-31 2015-11-24 Infineon Technologies Austria Ag Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
US11251297B2 (en) * 2018-03-01 2022-02-15 Ipower Semiconductor Shielded gate trench MOSFET devices
JP7292295B2 (ja) * 2018-03-06 2023-06-16 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 自己整合フィールドプレートおよびメサ終端構造を有する高出力半導体デバイスならびにこれを製造するための方法
DE102019100130B4 (de) * 2018-04-10 2021-11-04 Infineon Technologies Ag Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements

Also Published As

Publication number Publication date
CN111293166A (zh) 2020-06-16
US20200185297A1 (en) 2020-06-11
US11211303B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE112015004515B4 (de) Halbleitervorrichtungen
DE102014119465B3 (de) Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE112017003754B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102009042711B4 (de) Halbleiterbauelemente mit Kanalstoppgraben und Verfahren
DE102019131238A1 (de) Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102015103067B3 (de) Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
DE102016103384B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112012004541T5 (de) Halbleitervorrichtung
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102015103070A1 (de) Leistungshalbleitervorrichtung einschliesslich trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten longitudinalachsen
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102015121359A1 (de) Halbleiterbauelement und verfahren
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102017118121A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102014223315B4 (de) Halbleiter-Metall-Übergang
DE102021114181A1 (de) Halbleitervorrichtung
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication