JP2974003B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2974003B2
JP2974003B2 JP10112299A JP11229998A JP2974003B2 JP 2974003 B2 JP2974003 B2 JP 2974003B2 JP 10112299 A JP10112299 A JP 10112299A JP 11229998 A JP11229998 A JP 11229998A JP 2974003 B2 JP2974003 B2 JP 2974003B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10112299A
Other languages
English (en)
Other versions
JPH11307527A (ja
Inventor
俊 斉藤
元 多田
明夫 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10112299A priority Critical patent/JP2974003B2/ja
Priority to US09/223,668 priority patent/US6316794B1/en
Publication of JPH11307527A publication Critical patent/JPH11307527A/ja
Application granted granted Critical
Publication of JP2974003B2 publication Critical patent/JP2974003B2/ja
Priority to US09/931,604 priority patent/US6558983B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、500V以上の
横型の高耐圧デバイスと制御用ICとを同一のシリコン
チップに集積化した半導体装置において、その耐圧構造
領域に形成される保護膜に関する。
【0002】
【従来の技術】スイッチング電源用IC等は個別の高耐
圧デバイスを制御するための専用ICで、通常はこの制
御用ICと高耐圧デバイスとは外部接続する方法がとら
れているが、この制御用ICと高耐圧デバイスをシリコ
ンチップに集積することができれば、部品点数の削減、
電源システムの簡素化が実現できる。
【0003】高耐圧デバイスと制御用ICとを同一のシ
リコンチップに集積するためには、スイッチング時に発
生するノイズで制御用ICが誤動作するのを防ぐ必要が
ある。そのために、高耐圧デバイスを横型構造として、
電極を全て半導体基板の一方の表面から取り出し、半導
体基板の他方の表面を接地して、半導体基板内に集積さ
れる高耐圧デバイスと制御用ICの共通の接地とする必
要がある。しかし、この横型構造では、半導体基板上に
形成された電極間に、つまり、半導体基板の横方向に高
電圧が印加されるために、半導体基板表面に異物等の付
着物があると、局部的な電界集中が発生し、耐圧低下を
招くなど、このような半導体装置では半導体基板の表面
状態が極めて重要になる。
【0004】そこで半導体装置の表面を汚染から守り電
気的に安定化させ、電界集中を防止する目的で導電性保
護膜である屈折率2.8以上のシリコン窒化膜が通常用
いられている。
【0005】
【発明が解決しようとする課題】しかし、通常のプロセ
スでは図6に示すようにこのシリコン窒化膜12の表面
には不要な薄いシリコン酸化膜11が形成され、この不
要の薄いシリコン酸化膜11とシリコン窒化膜12との
界面に電荷が蓄積する。そのためシリコン窒化膜12の
抵抗値が不均一となり、電界集中が発生して、半導体装
置の耐圧が低下する不具合を生じる。
【0006】また、モールド樹脂にシリコンチップをパ
ッケージングした後、高温高湿雰囲気で動作させると、
図7のようにシリコン窒化膜12の表面に局部酸化膜1
3が形成されて、耐圧が低下するという不具合を生じ
る。これは、導電性保護膜であるシリコン窒化膜12は
通常の絶縁性保護膜と比べて親水性であり、酸化し易い
性質があるためで、その化学反応(semiconductor worl
d 1984,12 p168参照のこと) は図8のようになる。
【0007】この発明の目的は、前記の課題を解決し
て、耐圧低下を招かない半導体装置およびその製造方法
を提供することにある。
【0008】
【課題を解決するための手段】前記の目的を達成するた
めに、横型の高耐圧半導体装置の同一表面上の主電極間
上に形成される耐圧構造領域で、シリコン基板上にシリ
コン酸化膜を介して導電性保護膜である第1シリコン窒
化膜が形成され、表面に酸化膜のない状態の前記第1シ
リコン窒化膜上に屈折率2.2以下の第2シリコン窒化
膜が形成される構成とする。
【0009】これにより、第1シリコン窒化膜の表面の
酸化を防止し、半導体装置の耐圧低下を防止する。前記
横型の高耐圧半導体装置の同一表面上の主電極間上に形
成される耐圧構造領域で、シリコン基板上にシリコン酸
化膜を介して導電性保護膜である第1シリコン窒化膜が
形成される工程と、前記第1シリコン窒化膜上に形成さ
れるシリコン酸化膜を除去する工程とを含む工程とす
る。
【0010】こうすることで、第1シリコン窒化膜の表
面に形成される酸化膜を除去して、第1シリコン窒化膜
表面の酸化を防止する。前記のシリコン酸化膜を除去す
る工程の後に、第1シリコン窒化膜表面をヘキサメチル
ジシラザン処理を行なうとよい。こうすることで、第1
シリコン窒化膜上に水分が付着することを確実に防止す
る。前記第1シリコン窒化膜は屈折率2.8以上でよ
い。さらに前記シリコン窒化膜は屈折率2.8以上で
3.3以下が好ましい。
【0011】
【発明の実施の形態】図1はこの発明の第1実施例の要
部断面図である。同図は、500V以上の横型の高耐圧
デバイスと制御用ICとをシリコンチップに集積されて
いる半導体装置で、その中の横型の高耐圧デバイス部の
要部断面図である。p基板1上にnウエル領域2を形成
し、nウエル領域2の表面層にpベース領域3とpオフ
セット領域4と、このpオフセット領域4と離してn+
領域5とを形成する。ここではこれらを含めてシリコン
基板30とする。pオフセット領域4上を含むシリコン
基板30上に選択的にシリコン酸化膜8を形成し、pベ
ース領域3上およびn+領域5上にソース電極6および
ドレイン電極7を形成する。
【0012】少なくともシリコン酸化膜8上には導電性
保護膜である屈折率2.8以上の第1シリコン窒化膜9
を形成し、その上に絶縁性保護膜である屈折率2.2以
下の第2シリコン窒化膜10を形成する。この屈折率の
異なる第1、第2シリコン窒化膜9、10はシラン(S
iH4 )ガスとアンモニア(NH4 )ガスの流量比を変
えて得られる。膜厚は共に1μmとする。同図ではこれ
らのシリコン窒化膜9、10はソース電極6とドレイン
電極7上にも被覆している。またソース電極6とドレイ
ン電極7は図示されていない箇所でボンディングパッド
と接続する。またゲート構造部はここでは省略されてい
る。さらに、シリコンチップに集積される制御用ICも
省略されている。
【0013】尚、前記の絶縁性保護膜である第2シリコ
ン窒化膜10は、導電性保護膜である第1シリコン窒化
膜9より屈折率が小さいため、水分等により酸化するこ
とを防止する保護膜として働く。またシリコン窒化膜の
屈折率が高くなると、シリコン成分が多くなり導電性が
高まる。そのため、導電性保護膜である第1シリコン窒
化膜9の屈折率は、2.8以上で3.5以下が好まし
い。また、絶縁性保護膜である第2シリコン窒化膜10
の屈折率は、2.2以下で1.8以上が好ましい。
【0014】図2はシリコン窒化膜中のシリコン濃度お
よび抵抗率と屈折率の関係を示し、同図(a)はシリコ
ン濃度と屈折率の関係、同図(b)は抵抗率と屈折率の
関係を示す。図2において、シリコン濃度が高くなる
と、屈折率も高くなり、また屈折率が高くなると、抵抗
率は低くなる。同図よりシリコン濃度を61at%程度と
すると、屈折率が2程度となり、屈折率が2程度の場合
は抵抗率は1014Ω・cmの桁となり、シリコン窒化膜
は絶縁膜として機能する。一方、シリコン濃度を77at
%程度とすると、屈折率が3程度となり、屈折率が3程
度の場合は抵抗率は10 10Ω・cmの桁となり、シリコ
ン窒化膜は導電性膜として機能する。このことから、導
電性保護膜である第1シリコン窒化膜9の屈折率を2.
8以上とし、絶縁性保護膜である第2シリコン窒化膜1
0の屈折率を2.2以下とした。
【0015】図3はこの発明の第2実施例で、第1シリ
コン窒化膜上の不要なシリコン酸化膜を除去する製造工
程である。図1のように半導体基板内に各領域が形成さ
れ、その後で、シリコン酸化膜8、ソース電極6および
ドレイン電極7が形成される(同図(a))。つぎに屈
折率2.8の第1シリコン窒化膜9をシラン(Si
4 )ガスとアンモニア(NH3 )を流して、膜厚1μ
mに形成する(同図(b))。つぎにフォトレジストを
塗布した後、ボンディングパッド部を開口するために、
このフォトレジストを酸素プラズマ雰囲気でアッシング
(灰化)処理を行う。このときに、不要の薄いシリコン
酸化膜11が第1シリコン窒化膜9上に形成される(同
図(c))。つぎにこの不要のシリコン酸化膜11をフ
ッ酸(HF)と水(H2 O)の比が1:20の希釈液に
30秒間浸漬して、除去する(同図(d))。こうする
と第1シリコン窒化膜9上には不要な薄いシリコン酸化
膜11が付着することがなく、耐圧の低下は起こらな
い。勿論、図1の場合でも第2シリコン窒化膜10上に
不要のシリコン酸化膜11が形成される場合、第2実施
例の工程でこの不要の薄いシリコン窒化膜11を除去し
てもよい。
【0016】図4はこの発明の第3実施例で、図3の工
程の後に、ヘキサメチルジシラザン処理を行った場合の
化学反応である。この工程の説明をすると、図3の工程
の後、150℃、20分間のベーキング処理を行い、表
面に付着した水分を蒸発させ、バブリング(発泡化)さ
れたヘキサメチルジシラザン((CH3)3 SiNHSi
(CH3)3 )の気相雰囲気に15分間さらして、窒素で
1分間置換する。
【0017】このヘキサメチルジシラザン処理の化学反
応では、第1シリコン窒化膜の表面のOH基がOSi
(CH3)3 基に変わる。このヘキサメチルジシラザン処
理効果により、第1シリコン窒化膜の表面はOH基を有
する親水性の膜からOSi(CH3)3 基を有する疎水性
の膜に変わり、水分の付着が防止される。図5はソース
電極とドレイン電極間に700V印加した場合の電位分
布図を示す。酸化されていない導電性保護膜である屈折
率2.8の第1シリコン窒化膜9が被覆され、不要な薄
いシリコン酸化膜が付いていない横型の高耐圧デバイス
において、700Vをソース電極とドレイン電極間に印
加した場合の等電位線を示す。等電位線は等間隔となっ
ており電界集中は起こらず、耐圧低下は起こらない。勿
論、ヘキサメチルジシラザン処理を行ったものや第2シ
リコン窒化膜が形成されているものも同じ効果が得られ
る。
【0018】この発明によれば、導電性保護膜であり表
面に酸化膜のない第1シリコン窒化膜と絶縁性保護膜で
ある第2シリコン窒化膜とを2層に積層する構成とした
ので、第1シリコン窒化膜の表面の酸化を防止すること
ができ、高温高湿雰囲気の水分の影響が多大にでる条件
下でも同様に酸化を防止することができる。また、その
製造方法においては、第1シリコン窒化膜表面にできる
薄い酸化膜を除去する工程を入れることで、第1シリコ
ン窒化膜の表面の酸化は防止される。さらに、ヘキサメ
チルジシラザン処理を施すことで、水分等の付着で第1
シリコン窒化膜の表面が酸化されることを確実に防止で
きる。このように、第1シリコン窒化膜の表面の酸化を
防止することで、半導体装置の主電極間の電界集中を抑
え耐圧に関する信頼性を向上させることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例の要部断面図
【図2】シリコン窒化膜中のシリコン濃度および抵抗率
と屈折率の関係を示し、(a)はシリコン濃度と屈折率
の関係図、(b)は抵抗率と屈折率の関係図
【図3】この発明の第2実施例で、第1シリコン窒化膜
上の不要なシリコン酸化膜を除去する製造工程図
【図4】この発明の第3実施例で、図2の工程後にヘキ
サメチルジシラザン処理工程を行った場合の化学反応す
る様子を示す図
【図5】ソース電極とドレイン電極間に700V印加し
た場合の電位分布図
【図6】シリコン窒化膜の表面に不要な薄いシリコン酸
化膜が形成された図
【図7】シリコン窒化膜の表面に局部酸化膜が形成され
た図
【図8】シリコン窒化膜が水と反応する様子を示した図
【符号の説明】
1 p基板 2 nウエル 3 pベース領域 4 pオフセット領域 5 n+ 領域 6 ソース電極 7 ドレイン領域 8 シリコン酸化膜 9 第1シリコン窒化膜 10 第2シリコン窒化膜 11 薄いシリコン酸化膜 12 シリコン窒化膜 13 局部酸化膜 30 シリコン基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−275852(JP,A) 特開 平5−291241(JP,A) 特開 平2−15630(JP,A) 特開 昭60−57635(JP,A) 特開 平5−335345(JP,A) 特開 平11−8234(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/318

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】横型の高耐圧半導体装置の同一表面上の主
    電極間上に形成される耐圧構造領域で、シリコン基板上
    にシリコン酸化膜を介して導電性保護膜の第1シリコン
    窒化膜が形成され、表面に酸化膜のない前記第1シリコ
    ン窒化膜上に屈折率2.2以下の第2シリコン窒化膜が
    形成されることを特徴とする半導体装置。
  2. 【請求項2】横型の高耐圧半導体装置の同一表面上の主
    電極間上に形成される耐圧構造領域で、シリコン上にシ
    リコン酸化膜を介して導電性保護膜である第1シリコン
    窒化膜が形成される工程と、第1シリコン窒化膜上に形
    成されるシリコン酸化膜が除去される工程とを含むこと
    を特徴とする半導体装置の製造方法。
  3. 【請求項3】前記シリコン酸化膜を除去する工程の後
    に、第1シリコン窒化膜表面をヘキサメチルジシラザン
    処理を行なう工程を含むことを特徴とする請求項2記載
    の半導体装置の製造方法。
  4. 【請求項4】前記第1シリコン窒化膜は屈折率2.8以
    上であることを特徴とする請求項1記載の半導体装置。
  5. 【請求項5】前記第1シリコン窒化膜は屈折率は2.8
    以上で3.3以下であることを特徴とする請求項1記載
    の半導体装置。」
JP10112299A 1998-04-22 1998-04-22 半導体装置およびその製造方法 Expired - Fee Related JP2974003B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10112299A JP2974003B2 (ja) 1998-04-22 1998-04-22 半導体装置およびその製造方法
US09/223,668 US6316794B1 (en) 1998-04-22 1998-12-30 Lateral high voltage semiconductor device with protective silicon nitride film in voltage withstanding region
US09/931,604 US6558983B2 (en) 1998-04-22 2001-08-16 Semiconductor apparatus and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10112299A JP2974003B2 (ja) 1998-04-22 1998-04-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11307527A JPH11307527A (ja) 1999-11-05
JP2974003B2 true JP2974003B2 (ja) 1999-11-08

Family

ID=14583214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10112299A Expired - Fee Related JP2974003B2 (ja) 1998-04-22 1998-04-22 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6316794B1 (ja)
JP (1) JP2974003B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
US8187898B2 (en) * 2007-12-21 2012-05-29 Canon Kabushiki Kaisha Method for manufacturing liquid discharge head
JP5699420B2 (ja) * 2008-06-16 2015-04-08 富士電機株式会社 Mos型半導体装置
US7897471B2 (en) 2008-06-19 2011-03-01 Fairchild Semiconductor Corporation Method and apparatus to improve the reliability of the breakdown voltage in high voltage devices
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6627445B2 (ja) * 2015-11-16 2020-01-08 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753716A (en) * 1987-03-09 1988-06-28 University Of Florida Selective conversion of polymer coatings to ceramics
USH665H (en) * 1987-10-19 1989-08-01 Bell Telephone Laboratories, Incorporated Resistive field shields for high voltage devices
JPH0215630A (ja) 1988-07-01 1990-01-19 Nec Corp 半導体装置の保護膜形成方法
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
JPH05291241A (ja) 1992-04-10 1993-11-05 Honda Motor Co Ltd 半導体装置
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JPH06275852A (ja) 1993-03-18 1994-09-30 Hitachi Ltd 高耐圧半導体装置

Also Published As

Publication number Publication date
US20020003288A1 (en) 2002-01-10
US6558983B2 (en) 2003-05-06
JPH11307527A (ja) 1999-11-05
US6316794B1 (en) 2001-11-13

Similar Documents

Publication Publication Date Title
JP2974003B2 (ja) 半導体装置およびその製造方法
JP3069468B2 (ja) 半導体装置の製造方法
KR20020086823A (ko) 반도체장치 및 그 제조방법
JPH10223852A (ja) 強誘電体メモリ装置及びその製造方法
JPS61241932A (ja) 半導体装置およびその製造方法
JPH02209735A (ja) 半導体装置
JP2004022653A (ja) 半導体装置
JPS5882534A (ja) 半導体装置
JPH058578B2 (ja)
JP3272872B2 (ja) 半導体装置およびその製造方法
JP2007200983A (ja) 抵抗素子、及び、同抵抗素子を備えた半導体装置、及び同半導体装置の製造方法
JP2001217246A (ja) 半導体装置及びその製造方法
JPH1050933A (ja) 入力保護回路
JPS60224229A (ja) 半導体装置
JP3401945B2 (ja) 半導体装置
JP2001284579A (ja) 半導体装置
JPS5851523A (ja) 半導体装置
JPS627167A (ja) ダイオ−ドの形成方法
JPH0579184B2 (ja)
JPH08274265A (ja) 半導体装置
KR100731081B1 (ko) 패시베이션 형성 방법
JPS61242059A (ja) コンデンサマイク用半導体装置
JP2000232100A (ja) 半導体装置とその製法
JPS61161750A (ja) 半導体装置
JPS60217643A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees