JPS5851523A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5851523A
JPS5851523A JP14995281A JP14995281A JPS5851523A JP S5851523 A JPS5851523 A JP S5851523A JP 14995281 A JP14995281 A JP 14995281A JP 14995281 A JP14995281 A JP 14995281A JP S5851523 A JPS5851523 A JP S5851523A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
silicon
active hydrogen
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14995281A
Other languages
English (en)
Other versions
JPS645458B2 (ja
Inventor
Yoshimi Shiotani
喜美 塩谷
Kanetake Takasaki
高崎 金剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14995281A priority Critical patent/JPS5851523A/ja
Publication of JPS5851523A publication Critical patent/JPS5851523A/ja
Publication of JPS645458B2 publication Critical patent/JPS645458B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の構造に係り、特に半導体装置に於
けるパッジベージ璽ン換の構造iこ関する。
半導体集積回路等の半導体装置に於いては、従来から、
アルカリ等の汚染物質イオンをドラッグする性質の優れ
たりん珪酸ガラス(PEG)膜がパッジベージlン膜と
して多く用いられている0しかしながら該P8GMは、
湿気に対しての保−効果が必ずしも充分でないという問
題がありた。
そこで近時湿気に対する保護効果を高め半導体装置の信
頼性をより向上せしめる手段として、バッジページ嘗ン
膜に窒化シリコン(8is N4 )gを用いた構造が
提案されている。
第1図は上記従来提案の構造をMOB型牛導体装@に適
用した一例を示したもので、図に於て1はPfiシリコ
ン(8i)基板、2はN+型ソース領埴、3はN+mド
レイン領域、4はシート酸化膜、5は多結晶8Iゲート
電極配線、6はフィールド酸化膜、7はキャパシタ用酸
化膜、8は多結晶8iキヤパシタ電極、9は多結晶St
配線、10は下層リン珪酸:lj :y x (P 8
 G ) g 、11 a 、1 l bはアルミニウ
ム配線、12はPSGバッジベージN:/H1,13は
8i、N4 バッジベージ纏ン換ヲ表わしている。この
ような構造に於て8i、N、パッシペニシ■ンII![
13は、下層番こあるAt配線11a。
11b等を変質せしめないために、プラズマ化学気相成
長(OVL))法を用いて450IC)以下の温度で形
成する必要がある。そしてSi、、□N4膜のプラズマ
OVDに於て、形成か容易で成長速度が速く、且つ優n
た膜質が得られる方法は、成長ガスにモノシラン(si
x>とアンモニア(NH4)成るいは窒素(Nt)+用
いる公知の方法である。従って81.N4 パッジペー
ジ箇ン!a13内に成長反応の際に生成する水素0が含
まれるときは避゛けられない、そのため上記従来構造の
MO8型半導体装置に於ては、該装置を動作せしめ、ソ
ース領域2とドレイン領域3の間にチャネル領域ahが
形成された際に、骸チャネル領域ahに発生したホット
・ホールと、psoパッジページ謬ンl112及び下層
P8GJI110内を拡散してチャネル領域附近の到達
した前記水素Hとの結合により正電荷が生じ、該正電荷
によりゲートが正電位を帯びて、該半導体装置の閾値電
圧(Vth)が変動するという問題がある。
本発明は上記問題点に鑑み窒化シリコン・パッジベージ
璽ン膜の下層に活性水素の拡散阻止1!lIを設けた半
導体装置を提供する。
即ち本発明は、窃化シリコン展をパッジページ曹ン換と
して用いる半導体装fItに於て、窒化シリコン・パッ
ジベージ曹ン膜の下部に、該窒化シリコン・パッジベー
ジ曹ン膜−こ接スるスパッタ・シリコン膜を設けたこと
を特憎とする。
以下本発明を実施例について、第2図に示T−実施例の
要部断面図、及び第3図に示す他の一実施例に於ける要
部断面図を用いて詳細に説明する。
本発明をMO8型半導体装置に適用した一実施例に於け
る要部断面を示したのが第2図で、該実施例に於ては、
プラズマOVD法で形成させた根板の厚さを有Tるりん
i*度の低い第2のりん珪酸ガラス(P2O)JI[1
2’とを用いてバク7ペーシ・璽ン膜を構成しており、
史に本発明の構造に於ては−に示すように、8鳳、N4
M13と第2のP8()[12/ の間JC1000〜
3000(X)s直の厚さのスパ2り・シリコン膜14
が介在せしめられている。そして該スパッタ・シリコン
膜14417モル7アス構造を有しており、ダンプリン
グ・ボンド(不飽和結合))f:多く含んでいる。従っ
て上記本発明の構造iこ於ては、5iaN4at 3に
含まれる活性水素Hがスパッタ・シリコン[14内のダ
ンプリング・ボンドに結合捕獲されるので、該半導体装
置の動作時に該活性水素Hが第2のPaG膜12’第1
のPaG膜10’等を透過してゲート近傍に到達し、チ
ャネル領域Ohで発生するホット・ホールと結合して正
電荷を生ずることがなくなる。従って該半導体装置のv
thlCf動を生じない、なお第2図に於て、lはP型
シリコン(81)基板、2はNflソース領域、3はN
+型ドレイン領域、4はゲート酸化膜、5は多結晶8i
ゲート電極、6はフィールド酸化膜、7はキャノくシタ
用酸化膜、8は多結晶8iキヤパシタ電極、9は多結晶
8i配線、1(lりん#14度の高い第1のPEG膜、
11m、llbはアルミニウム(At)配線を示してい
る。
又第3図はパッジページ冒ン腺をSt、N、撫13のみ
で形成する場合の一実施1flJを示したもので、骸栴
造に於ては第1のP8G膜10′上に直かに前記同様の
厚さのスパッタ・シリコン@14が稙着形成さnlその
上に前記同様の厚さの8i、N。
膜13が形成される。そして該構造に於てはスノ(ツタ
・シリコン1[14被着面即ち第1のpsog10′上
に形成されているAt配線11a、llb等相互間の絶
縁性を確保するために、図に示すように各配線118.
11bの周囲に第1のPEGM表出領域15を残してス
パッタ・シリコン膜13を形成することが望ましい。な
お第3図に於てバッジページ曹ン膜以外の構造は航2図
と同じで、第2図と同じ番号で同じ部分を示している。
モして骸桝造に於ても前記実施例と同様、S輸N4 !
a13に含まれる活性水素Hはスパッタ・シリコン膜1
4内のダンプリング・ボンドに捕獲されゲーF近傍に達
することはない。
なお本発明の特徴であるSt、N、膜13下部のスパッ
タ・シリコン膜14は、ノン−ドープのアモルファス・
シリコンからなっており、例えば5X10” (Tor
r )程度のアルゴン(A「) 中でスパッタを行わ甘
る通常のスパッタリング法により形成せしめれば良い。
又他の各領域の形成方法は一般に行われている方法と変
わりがない。
なお又、上記*′m例に戻では、本発明をアルきニウム
配線が一層からなる構造について読切したが、本発明は
多層配線構造の牛導体装置にも適用できる。
以上説明したように、本発明によれば窒化シリコン膜内
に含まれる活性水嵩がスパッターシリコン膜によりて捕
獲固定される。従って耐湿性の優れた窒化シリコン膜を
用いてパッジページ曹ン農を形成することが可能−こな
り、MI8型半導体装置の信頼性が向上する。
又本発明は特に高集積度の牛導体集積回路装置に対して
効果的であり、更にバイポーラ型半導体集積回路にも有
効である。
【図面の簡単な説明】
第1図は従来構造の要部断面図、第2包は本発明の一実
施例憂こ於ける要部断面図で、第3図は本発明の他の一
実施例に於ける要部w11面因である。

Claims (1)

    【特許請求の範囲】
  1. 窒化シリコン膜をパッジページ膠ン膜として用いる半導
    体装置iこ於て、上記窒化シリコン膜の下部に、該窒化
    シリコン膜に接するスパッタ・シリコン膜を設けたこと
    を特徴とする半導体装置。
JP14995281A 1981-09-22 1981-09-22 半導体装置 Granted JPS5851523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14995281A JPS5851523A (ja) 1981-09-22 1981-09-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14995281A JPS5851523A (ja) 1981-09-22 1981-09-22 半導体装置

Publications (2)

Publication Number Publication Date
JPS5851523A true JPS5851523A (ja) 1983-03-26
JPS645458B2 JPS645458B2 (ja) 1989-01-30

Family

ID=15486170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14995281A Granted JPS5851523A (ja) 1981-09-22 1981-09-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS5851523A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59179508A (ja) * 1983-03-29 1984-10-12 Toa Nenryo Kogyo Kk エチレン共重合体の製造法
US5471084A (en) * 1991-12-03 1995-11-28 Nippondenso Co., Ltd. Magnetoresistive element and manufacturing method therefor
US5523604A (en) * 1994-05-13 1996-06-04 International Rectifier Corporation Amorphous silicon layer for top surface of semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113334A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of passivation film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113334A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of passivation film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59179508A (ja) * 1983-03-29 1984-10-12 Toa Nenryo Kogyo Kk エチレン共重合体の製造法
JPH0337563B2 (ja) * 1983-03-29 1991-06-06 Tonen Kk
US5471084A (en) * 1991-12-03 1995-11-28 Nippondenso Co., Ltd. Magnetoresistive element and manufacturing method therefor
US5523604A (en) * 1994-05-13 1996-06-04 International Rectifier Corporation Amorphous silicon layer for top surface of semiconductor device
US5654206A (en) * 1994-05-13 1997-08-05 International Rectifier Corporation Amorphous silicon layer for top surface of semiconductor device

Also Published As

Publication number Publication date
JPS645458B2 (ja) 1989-01-30

Similar Documents

Publication Publication Date Title
MY132400A (en) Ruthenium silicide diffusion barrier layers and methods of forming same
JPH046878A (ja) 液晶表示素子用薄膜トランジスタの製造方法
JPS5851523A (ja) 半導体装置
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
JPH11307527A (ja) 半導体装置およびその製造方法
JPH04109623A (ja) pn接合を有する半導体装置
US5029324A (en) Semiconductor device having a semiconductive protection layer
JP2937886B2 (ja) 半導体素子の層間絶縁膜形成方法
JPH0370178A (ja) 半導体装置
JP3211301B2 (ja) 窒化シリコン膜
JPS6437535A (en) Thin film semiconductor element
JPH118234A (ja) 半導体装置
JPS60263446A (ja) 半導体装置およびその製造方法
JPH06267935A (ja) 半導体装置の製造方法
JP2563760B2 (ja) 半導体装置の製造方法
JP2907765B6 (ja) 半導体装置
JPS5980937A (ja) 電子部品
JP3149169B2 (ja) 半導体装置の製造方法
JPS60224229A (ja) 半導体装置
JP2907765B2 (ja) 半導体装置
JPS62115868A (ja) 半導体装置の製造方法
JPS5974651A (ja) 半導体装置
JPH0362025B2 (ja)
JPS59217341A (ja) 半導体集積回路装置の製造方法
KR100811378B1 (ko) 반도체소자 및 그 제조방법