JPS59217341A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS59217341A JPS59217341A JP9177383A JP9177383A JPS59217341A JP S59217341 A JPS59217341 A JP S59217341A JP 9177383 A JP9177383 A JP 9177383A JP 9177383 A JP9177383 A JP 9177383A JP S59217341 A JPS59217341 A JP S59217341A
- Authority
- JP
- Japan
- Prior art keywords
- film
- glass film
- phosphorus
- wiring
- silica
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体集積回路装置の製造方法に関し、特に
高湿用で、かつ高配線密度の多層金属配線を有する半導
体集積回路の改良されり製造方法に関する。
高湿用で、かつ高配線密度の多層金属配線を有する半導
体集積回路の改良されり製造方法に関する。
従来、多層金属配線は、高速演算を特徴とするバイポー
ラ・デバイスに於いて主として使用されてきたが、近年
MiS型デバイスにおいても短チヤネル化が進み、高速
動作が可能となりその結果、配線の遅延時間が問題視さ
れはじめた。又、ゲートアレイに代表される論理演算デ
バイスの如き、配線密度の高いMIS型デバイスにおい
て大規模化を進める為、二層金属配線が使用されだした
。
ラ・デバイスに於いて主として使用されてきたが、近年
MiS型デバイスにおいても短チヤネル化が進み、高速
動作が可能となりその結果、配線の遅延時間が問題視さ
れはじめた。又、ゲートアレイに代表される論理演算デ
バイスの如き、配線密度の高いMIS型デバイスにおい
て大規模化を進める為、二層金属配線が使用されだした
。
二層金属配線における重要な技術は、層間絶縁膜と二層
目金属配線の段部被覆度である。後者については、し1
」えばスパッタ法等の被覆度の優れた金属被着技術が必
須であるが、同時に、段部が平坦化され、滑らかになっ
ていることが必要であり、Ai1者の層間絶縁膜の被着
技術の改良が望まれている。
目金属配線の段部被覆度である。後者については、し1
」えばスパッタ法等の被覆度の優れた金属被着技術が必
須であるが、同時に、段部が平坦化され、滑らかになっ
ていることが必要であり、Ai1者の層間絶縁膜の被着
技術の改良が望まれている。
層間絶縁膜に関する先行技術として、概ね、下記3種類
が考えられる。第1は低温気相成長法によるシリコン酸
化膜(以下CVD−8iO2と記す)を付着した後、塗
布法によるシリコン酸化膜(以下シリカ会ガラス膜と略
す)で平坦化された複合絶縁膜があるが、CVD−8i
O□上に、シリカ・ガラス膜を塗布した後の熱処理にお
いてシリカ・ガラス膜にクランクが入りやすい為、シリ
カ・ガラス膜全30o、A8度しか塗布できず、段部形
状は十分に平坦化できない欠点がある。第2はポリイミ
ド等の有機+(74脂を層間絶縁膜として用いる技術が
開発されているが、400〜500℃の加熱処理に対し
て機械的電気的なu性が十分でない。第3は比較的最近
実用化された技術で、低温成長で段1 “FjE
(fJJ−!114fl、にC@“7°5 X ?
K−1fz G K”6”11膜′f:層間絶縁膜に使
用する方法がある。しかしながら、窒化膜はシリコン酸
化膜に比し電気伝導性が高く、又、シリコン酸化膜と窒
化膜との界面に多数のトラップ準位を持ち、例えば10
5V/am程度の高電界が印加されると電荷を捕獲し帯
電することがあり、電気的に不安定な欠点があり、MI
S型デバイスにぐま、殆んど使用されていない。
が考えられる。第1は低温気相成長法によるシリコン酸
化膜(以下CVD−8iO2と記す)を付着した後、塗
布法によるシリコン酸化膜(以下シリカ会ガラス膜と略
す)で平坦化された複合絶縁膜があるが、CVD−8i
O□上に、シリカ・ガラス膜を塗布した後の熱処理にお
いてシリカ・ガラス膜にクランクが入りやすい為、シリ
カ・ガラス膜全30o、A8度しか塗布できず、段部形
状は十分に平坦化できない欠点がある。第2はポリイミ
ド等の有機+(74脂を層間絶縁膜として用いる技術が
開発されているが、400〜500℃の加熱処理に対し
て機械的電気的なu性が十分でない。第3は比較的最近
実用化された技術で、低温成長で段1 “FjE
(fJJ−!114fl、にC@“7°5 X ?
K−1fz G K”6”11膜′f:層間絶縁膜に使
用する方法がある。しかしながら、窒化膜はシリコン酸
化膜に比し電気伝導性が高く、又、シリコン酸化膜と窒
化膜との界面に多数のトラップ準位を持ち、例えば10
5V/am程度の高電界が印加されると電荷を捕獲し帯
電することがあり、電気的に不安定な欠点があり、MI
S型デバイスにぐま、殆んど使用されていない。
本発明の目的は、上記欠点を除去しMIS型デバイスに
適用しても、電気的に安定で1段差平坦化効果が犬で、
しかも耐湿性においても優れた改良された半導体集積回
路装置の製造方法を提供することにある。
適用しても、電気的に安定で1段差平坦化効果が犬で、
しかも耐湿性においても優れた改良された半導体集積回
路装置の製造方法を提供することにある。
本発明の半導体集積回路装置の製造方法は、金めジ配線
が2層以上の多層配線構造を有する半導体集積回路装置
の製造方法において、第1の配線導体を選択的に形成す
る工程と、該第1の配線導体上に3〜8モル%のリンガ
ラス膜を被着する工程と、該リンガラス膜上にリン化合
物全添加したシリコン化合物を主として含む浴液を塗布
し成膜する工程と、該成膜を低温で焼き固めてリンを含
むリンガラス膜とする工程と、該リンを含むシリカ・ガ
ラス膜上に更に3〜8モル%のリンガラス膜を被着する
工程と、該被着されたリンガラス膜上に第2の配線導体
全選択的に形成する工程を含んで構成される。
が2層以上の多層配線構造を有する半導体集積回路装置
の製造方法において、第1の配線導体を選択的に形成す
る工程と、該第1の配線導体上に3〜8モル%のリンガ
ラス膜を被着する工程と、該リンガラス膜上にリン化合
物全添加したシリコン化合物を主として含む浴液を塗布
し成膜する工程と、該成膜を低温で焼き固めてリンを含
むリンガラス膜とする工程と、該リンを含むシリカ・ガ
ラス膜上に更に3〜8モル%のリンガラス膜を被着する
工程と、該被着されたリンガラス膜上に第2の配線導体
全選択的に形成する工程を含んで構成される。
本発明によれば、層間絶縁膜として、シリコン酸化膜で
はなくてリンガラス膜を用いているので塗布法によるシ
リカ・ガラス膜にクラックが入りにくく従って、従来法
よ!lls<塗布できるので段差平坦化効果が犬となる
だけでなく、比較的低濃度のリンガラス膜を便用するの
で、浸入してきた水分をよく吸収し、(転)r接するア
ルミニウム等腐蝕性の萬い配線金に1の腐蝕断線をよく
防止できるのである。
はなくてリンガラス膜を用いているので塗布法によるシ
リカ・ガラス膜にクラックが入りにくく従って、従来法
よ!lls<塗布できるので段差平坦化効果が犬となる
だけでなく、比較的低濃度のリンガラス膜を便用するの
で、浸入してきた水分をよく吸収し、(転)r接するア
ルミニウム等腐蝕性の萬い配線金に1の腐蝕断線をよく
防止できるのである。
史に、二層金属配線を用いるデバイスにおいては1通常
、層間絶縁膜の開孔部を介して−、二層金机配線が電気
的に接続されている。この−、二層間の低抵抗接続を得
る為、二層目金属を被着する直前に開孔し下部一層金属
に対し逆スパツタと呼ばれる軽いエツチングが、金属被
着真空槽内で通常行われている。しかるに、シリカ・ガ
ラス膜が層間絶縁膜の上面に積層されていたなら、逆ス
パツタにより、その表面がわずかにエツチングされる。
、層間絶縁膜の開孔部を介して−、二層金机配線が電気
的に接続されている。この−、二層間の低抵抗接続を得
る為、二層目金属を被着する直前に開孔し下部一層金属
に対し逆スパツタと呼ばれる軽いエツチングが、金属被
着真空槽内で通常行われている。しかるに、シリカ・ガ
ラス膜が層間絶縁膜の上面に積層されていたなら、逆ス
パツタにより、その表面がわずかにエツチングされる。
この時、完全なリンガラス膜となっていない段部の厚い
シリカ・ガラス膜から、水素等を主成分とするガスθく
゛発生し、真空度を劣化させ、二層目金属の性質をかえ
、例えば、配線寿命の劣化の原因となる。しかしながら
1本発明に於いては1段部シリカ・ガラス膜の上面に0
.7μmのリンガラス膜が811層されているので、逆
スパツタでエツチングされることがなく、ガスの発生は
ない。従って1品質の商い本来の二層目金属を被着形成
することができるのである。
シリカ・ガラス膜から、水素等を主成分とするガスθく
゛発生し、真空度を劣化させ、二層目金属の性質をかえ
、例えば、配線寿命の劣化の原因となる。しかしながら
1本発明に於いては1段部シリカ・ガラス膜の上面に0
.7μmのリンガラス膜が811層されているので、逆
スパツタでエツチングされることがなく、ガスの発生は
ない。従って1品質の商い本来の二層目金属を被着形成
することができるのである。
次に1本発明の実施例について、図面を参照して説明す
る。第1図〜第4図は本発明の詳細な説明用の製造工程
断面図である。
る。第1図〜第4図は本発明の詳細な説明用の製造工程
断面図である。
第1図に示すように、シリコン基板1上の厚いシリコン
酸化膜2の表面に、膜厚約5000〜6000人の第1
層目のアルミニウム配線3を選択形成する。
酸化膜2の表面に、膜厚約5000〜6000人の第1
層目のアルミニウム配線3を選択形成する。
次に、第2図に示すように、全面に第1の層間絶縁膜と
して、低温気相成長法等により、3〜8モル%9リンガ
ラス膜4全約0.3μmの厚さに成長させる。段部は庇
状を成している。その後、第2の層間絶縁膜として3〜
8モル%のリンを含んだシリかガラス膜ぢを600A程
度塗布して庇部全平滑化する。なお、このシリカ・ガラ
ス膜は。
して、低温気相成長法等により、3〜8モル%9リンガ
ラス膜4全約0.3μmの厚さに成長させる。段部は庇
状を成している。その後、第2の層間絶縁膜として3〜
8モル%のリンを含んだシリかガラス膜ぢを600A程
度塗布して庇部全平滑化する。なお、このシリカ・ガラ
ス膜は。
リン化合物を添加したシリコン化合物を主として含むm
液を塗布し成膜する。次に塗布膜を450’C程度の熱
処理により、リンガラス膜化す・る。ここで添加するリ
ン化合物の量によりリン濃度全3〜8モル%にすること
ができる。
液を塗布し成膜する。次に塗布膜を450’C程度の熱
処理により、リンガラス膜化す・る。ここで添加するリ
ン化合物の量によりリン濃度全3〜8モル%にすること
ができる。
次に第3図に示すように、第1層間絶縁膜と同じ3〜8
モル%のリンガラス膜6を第3の眉間絶縁膜として07
μm程度被着させる。かくして平坦な3層の層間絶縁膜
が形成される事になる。
モル%のリンガラス膜6を第3の眉間絶縁膜として07
μm程度被着させる。かくして平坦な3層の層間絶縁膜
が形成される事になる。
最後に、第4図に示すよ−)に、一層目アルミニウム配
線と二層目アルミニウム配線を接続するスルーホール7
全開孔した後、二層目アルミニウム配線8を選択形成す
れば本発明により半導体集積回路装置は完成する。
線と二層目アルミニウム配線を接続するスルーホール7
全開孔した後、二層目アルミニウム配線8を選択形成す
れば本発明により半導体集積回路装置は完成する。
以上、説明した如く1本発明の二層金属配線の製造方法
によれば、層間絶縁膜が3〜8モル%のリンガラス膜で
あることから電気的には、高濃度側で多少の分極現象が
認められる以外安定である。
によれば、層間絶縁膜が3〜8モル%のリンガラス膜で
あることから電気的には、高濃度側で多少の分極現象が
認められる以外安定である。
又、リンガラス膜を用いたことにより、シリカ・ガラス
膜を600Aと厚く塗布できる為段部平坦化の効果、8
犬よヶ1.第2層目ア/8fji部被覆いが向上する。
膜を600Aと厚く塗布できる為段部平坦化の効果、8
犬よヶ1.第2層目ア/8fji部被覆いが向上する。
更に、リンガラス膜の濃度の適正化を図ることにより、
浸入してくる水分を吸収し。
浸入してくる水分を吸収し。
隣接するアルミニウムの如き腐蝕性の高い配線金属の腐
蝕断i’iよく防止できるのである。
蝕断i’iよく防止できるのである。
又、塗布法によるシリカ・ガラス膜が2層の層間絶縁膜
に挾まれている為二層目アルミニウム配線被層前の逆ス
パツタ処理時にも、シリカ・ガラス膜はスルーホール部
を除いてエツチングされない為、水素等を主成分とする
ガスの発生がなく、正常な二層目アルミニウム配線の被
着が可能となる。
に挾まれている為二層目アルミニウム配線被層前の逆ス
パツタ処理時にも、シリカ・ガラス膜はスルーホール部
を除いてエツチングされない為、水素等を主成分とする
ガスの発生がなく、正常な二層目アルミニウム配線の被
着が可能となる。
以上説明したように本発明によれば、従来問題であった
MIS型デバイスに適用しても、電気的に安定で、段差
平坦化効果が犬で、しかも耐湿性においても優れた改良
された多層配線を持つ半導体集積回路装置を製造するこ
とができる。
MIS型デバイスに適用しても、電気的に安定で、段差
平坦化効果が犬で、しかも耐湿性においても優れた改良
された多層配線を持つ半導体集積回路装置を製造するこ
とができる。
第1図〜第4図は本発明の詳細な説明用の製造工程断面
図を示す。 1・・・・・・シリコン半導体基板、2・・・・・・シ
リコン酸化膜、3・・・・・・第1の配線導体、4,6
・・・・・・3〜8モル%のリンガラス膜、5・・・・
・・リンを含むシリかガラス、7・・・・・・スルホー
ル開孔部、8・・印・第2の配線導体。 黛1 偲 争3回 乗4− フ
図を示す。 1・・・・・・シリコン半導体基板、2・・・・・・シ
リコン酸化膜、3・・・・・・第1の配線導体、4,6
・・・・・・3〜8モル%のリンガラス膜、5・・・・
・・リンを含むシリかガラス、7・・・・・・スルホー
ル開孔部、8・・印・第2の配線導体。 黛1 偲 争3回 乗4− フ
Claims (1)
- 金属配線が2層以上の多層配線構造を有する半導体集積
回路装置の製造方法において、第1の配線導体を選択的
に形成する工程と、該第1の配線導体上に3〜8モル%
のリンガラス膜を被着する工程と、該リンガラス膜上に
リン化合物を添加したシリコン化合物を主として含むm
液を塗布し成膜する工程と、該成膜を低温で焼き固めて
リンを含むシリカ・ガラス膜とする工程と該リンを含む
シリカ・ガラス膜上に更に3〜8モル%のリンガラス膜
を被着する工程と、該被着されたリンガラス膜上に第2
の配線導体を選択的に形成する工程と全含むことを特徴
とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9177383A JPS59217341A (ja) | 1983-05-25 | 1983-05-25 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9177383A JPS59217341A (ja) | 1983-05-25 | 1983-05-25 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59217341A true JPS59217341A (ja) | 1984-12-07 |
Family
ID=14035895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9177383A Pending JPS59217341A (ja) | 1983-05-25 | 1983-05-25 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59217341A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61284940A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
JPS6298643A (ja) * | 1985-10-24 | 1987-05-08 | Fuji Electric Co Ltd | 半導体装置 |
JPH01268154A (ja) * | 1988-04-20 | 1989-10-25 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
-
1983
- 1983-05-25 JP JP9177383A patent/JPS59217341A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61284940A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
JPS6298643A (ja) * | 1985-10-24 | 1987-05-08 | Fuji Electric Co Ltd | 半導体装置 |
JPH01268154A (ja) * | 1988-04-20 | 1989-10-25 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
JPH07169833A (ja) | 半導体装置及びその製造方法 | |
KR100225946B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
JPS59217341A (ja) | 半導体集積回路装置の製造方法 | |
WO1987002828A1 (en) | Glass intermetal dielectric | |
US20110127075A1 (en) | Interlayer insulating film, wiring structure, and methods of manufacturing the same | |
TW413917B (en) | Semiconductor device and method of manufacturing the same | |
CN100452384C (zh) | 半导体装置及其制造方法 | |
JPH04127454A (ja) | 半導体装置 | |
KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH0330992B2 (ja) | ||
JPH0224382B2 (ja) | ||
JPS59175750A (ja) | 半導体集積回路装置の製造方法 | |
JPH07130733A (ja) | 半導体装置の埋め込み配線の形成方法 | |
JPH05211242A (ja) | 半導体装置およびその製造方法 | |
JPS58176974A (ja) | 半導体装置の製造方法 | |
JPH0117254B2 (ja) | ||
JPS61203654A (ja) | 半導体装置及びその製造方法 | |
JPS5932153A (ja) | 半導体装置の製造方法 | |
JPS646543B2 (ja) | ||
JPS6015948A (ja) | 半導体装置の製造法 | |
JPH03149818A (ja) | 半導体装置およびその製造方法 | |
JP2000068274A (ja) | 配線構造、及びその形成方法 | |
JPS6037150A (ja) | 半導体装置の製造方法 | |
JPH11274296A (ja) | 多層配線構造及びその形成方法 |