JPH0224382B2 - - Google Patents

Info

Publication number
JPH0224382B2
JPH0224382B2 JP58248164A JP24816483A JPH0224382B2 JP H0224382 B2 JPH0224382 B2 JP H0224382B2 JP 58248164 A JP58248164 A JP 58248164A JP 24816483 A JP24816483 A JP 24816483A JP H0224382 B2 JPH0224382 B2 JP H0224382B2
Authority
JP
Japan
Prior art keywords
film
organic resin
conductor layer
semiconductor device
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58248164A
Other languages
English (en)
Other versions
JPS60143649A (ja
Inventor
Mitsuru Hirao
Sumio Kawakami
Shunichi Numata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Hitachi Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP24816483A priority Critical patent/JPS60143649A/ja
Publication of JPS60143649A publication Critical patent/JPS60143649A/ja
Publication of JPH0224382B2 publication Critical patent/JPH0224382B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】
〔発明の利用分野〕 本発明は半導体装置の多層配線構造に関する。 〔発明の背景〕 半導体装置の製造における多層配線技術は、集
積度の向上に従つてますますその重要さが増加し
ている。半導体装置形成に伴なつて表面に表われ
るさまざまな凹凸上に、信頼性の高い配線を形成
することがその技術課題である。現在広く使われ
ている方法は、気相成長法(CVD法)による無
機膜やそれ等の膜とスピンナーでコーテイングで
きる無機膜との複合構造の膜を配線層間の絶縁膜
とし、配線用の導体層を多層に形成する方法であ
る。 ところで、気相成長法では膜の表面の凹凸は下
地の凹凸を忠実に反映したものとなり、表面を平
坦化することはできない。 表面の平坦化は、導体層の断線を防止するだけ
でなく、段差部で起る導体層の厚さの減少を防ぎ
配線抵抗を下げ、また配線の加工精度を上げる等
の効果があり、多層配線技術の中でも最も重要な
技術の一つである。 これまでにも平坦化を実現するためのさまざま
な方法が提案されて来た。例えば、特公昭57−
18343号公報には、付着された導体層の1部を酸
化物として層間の絶縁膜の1部として利用し、段
差の発生を抑える方法が開示されている。他の例
としては、特開昭56−76548号公報に見られるよ
うに、低融点のガラスを表面に付着し、軟化点以
上の温度に加熱して段差部の傾斜を緩和する方法
もある。以上に述べた様な無機絶縁膜を用いて層
間の絶縁膜とする方法の他に、有機樹物膜を用い
て層間の絶縁膜とする方法がある。例えばポリイ
ミド等はその典型である。ポリイミドは硬化させ
る前は液状であり、ウエハ表面にスピンナーで塗
布して静置するだけで簡単に平坦化を達成するこ
とができ、多層配線形成上、非常に有利な特性を
有している。しかし、致命的な欠点として、他の
有機樹脂膜と同様に、透湿性に劣るという点があ
る。層間膜あるいは最上層の保護膜に透湿性があ
る場合、外部から侵入した水分は容易に配線層に
達し導体として使われている金属の腐蝕を助長す
る。 〔発明の目的〕 本発明の目的は、上述した様な問題点を除去
し、表面の平坦化ができ、かつクラツクの発生が
防止できる半導体装置の多層配線構造を提供する
ことにある。 〔発明の概要〕 上記目的を達成する本発明の特徴とするところ
は、第n番目の導体層、第n番目の導体層上に積
層される絶縁層、絶縁層上に積層される第(n+
1)番目の導体層から成る半導体装置の多層配線
構造に於いて、絶縁層は、第n番目の導体層上に
積層され、かつ熱膨張係数が第n番目の導体層の
熱膨張係数より小さい有機樹脂膜と、有機樹脂膜
上に積層される無機絶縁膜とを含むことにある。 また、本発明の好ましい実施態様を述べると、
上記有機樹脂膜は、熱膨張係数が上記無機絶縁膜
の熱膨張係数より大きい有機樹脂膜である。 〔発明の実施例〕 本発明の一実施例を第1図を用いて説明する。 (第1図a) ソース、ドレイン、ベース、エミツタ等の種々
の接合を半導体基体1に形成した後、半導体基体
1の表面にリンガラス膜2(PSG膜)を形成す
る。この膜は、良く知られているように、表面の
安定化のために設けられる。この後配線を取り出
すべき所定の部分のPSG膜2に、半導体基体1
の表面に達する穴を形成する。この図では、簡単
のため、種々の接合や、表面に存在する凹凸を省
略した。 (第2図b) この表面全体に第1番目の導体層3を所定の厚
さで付着させ、不用の部分をエツチングにより除
く。 次にAlキレートを表面に塗布し、酸素中で加
熱することにより、100Å程度の薄いアルミナ膜
を表面全域に形成する。この膜は、この後形成す
る低膨張ポリイミド膜とPSG膜2との接着強度
を上げる上で有効である。 (第1図c) 次に有機樹脂膜となる低熱膨張ポリイミド4を
所定の厚さに形成する。ここで、低熱膨張ポリイ
ミド4は後述する材料の中の一つであり、その熱
膨張係数は約1×10-5K-1であり、第1番目の導
体層を形成するAl(熱膨張係数2.3×10-5K-1)、
Cu(熱膨張係数1.4×10-5K-1)Au(熱膨張係数1.4
×10-5K-1)等の熱膨張係数より小さい。この厚
さは、表面の凹凸が後の2層目配線形成工程で悪
い影響を及ぼさない程度に表面の段差を緩和する
ように選ぶべきで、必要以上に厚くしない方が良
い。一般的には、0.5〜2μm程度が適当である。 (第1図d) 次に無機絶縁膜5を全面に積層する。通常のポ
リイミドを使つた場合にはこの時点で熱膨張係数
の差による熱応力によつて無機絶縁膜5にクラツ
クが入つてしまう。低熱膨張のポリイミドを使う
ことによりこの様なクラツクあるいは剥離が生
じ、耐湿保護の効果が損われるようなことはな
い。 この無機絶縁膜5としては、SiO2膜(熱膨張
係数4×10-7K-1)、PSG膜、Si3N4膜(熱膨張係
数1.8×10-6K-1)、Al2O3膜(熱膨張係数6×
10-6K-1)等種々の膜が考えられるが、前記ポリ
イミドの分解温度以下で形成する必要があり、有
機樹脂膜4の熱膨張係数より小さいことが好まし
い。また、無機絶縁膜5はポリイミド膜4の表面
をおおい、水の浸透を防ぐと共に、第1番目の導
体層と第2番目の導体層間の絶縁を良好に保つ役
も有している。従つてこの無機絶縁膜5の厚さは
所望の層間耐圧が得られる様に決められなければ
ならない。 (第1図e) 次にポリイミド膜4と無機絶縁膜5から成る層
間膜にスルーホール6を形成する。この場合、ポ
リイミド膜4により表面がかなり平坦化されてお
り、無機絶縁膜5上に塗布したホトレジスト(図
示せず)はほぼ均一な厚さとなる。従つて、ホト
レジストのパターニングは非常に微細にかつ精度
良く行うことができる。ホトレジストのパターン
に従つて無機絶縁膜5を加工し、さらにこの無機
絶縁膜5をマスクにしてポリイミド膜4を加工す
る。ポリイミド膜4の加工時にはホトレジストも
エツチされるが、無機絶縁膜5がマスクとして働
くため、加工精度はそれ程悪くならない。 (第1図f) この後、通常の方法により第2番目の導体層の
積層及びパターンニングを行なう。この時、前記
の如く表面の凹凸が小さくなつているため、精度
の高い加工ができると同時に、膜厚のばらつきも
小さく、信頼性の高い配線を形成することができ
る。 (第1図g) 最後に保護膜となる無機絶縁膜8を形成してウ
エハ状での加工工程を終了する。 以上は2層配線を形成する場合を例にして説明
したが、さらに多層化を進める場合には第1図c
〜fの工程を繰り返し用いれば良く、そのために
新たな問題が生じることは無い。 以上に述べたように、低膨張ポリイミド膜4を
層間膜の1部として用いることにより、クラツク
の発生を防止することが出来、かつ表面の平坦化
も可能となる。従つて、加工精度の向上、配線の
信頼性の向上が計れるだけでなく、歩留まりの向
上にも寄与し、その効果は大きい。 本発明で使用する低熱膨張の有機樹脂膜の材料
の一例を示すと、次式〔I〕 〔式中、Ar1(Rは低級アルキル基、含弗素低級アルキル基、
nは0〜4である。)
【式】および
〔発明の効果〕
本発明によれば、表面の平坦化ができ、かつク
ラツクの発生を防止できる半導体装置の多層配線
構造を得ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の製造工程を示す
図、第2図はDDEの配合量とポリイミドの線膨
張係数の関係を示す図である。 3……1番目の導体層、4……有機樹脂膜、5
……無機絶縁膜、7……2番目の導体層。

Claims (1)

  1. 【特許請求の範囲】 1 第n番目の導体層、該第n番目の導体層上に
    積層される絶縁層、該絶縁層上に積層される第
    (n+1)番目の導体層から成る半導体装置の多
    層配線構造に於いて、上記絶縁層は、上記第n番
    目の導体層上に積層され、かつ熱膨張係数が上記
    第n番目の導体層の熱膨張係数より小さい有機樹
    脂膜と、該有機樹脂膜上に積層される無機絶縁膜
    とを含むことを特徴とする半導体装置の多層配線
    構造。 2 特許請求の範囲第1項に於いて、上記有機樹
    脂膜は、熱膨張係数が上記無機絶縁膜の熱膨張係
    数より大きい有機樹脂膜であることを特徴とする
    半導体装置の多層配線構造。 3 特許請求の範囲第1項において、上記有機樹
    脂膜が次式〔I〕 〔式中、Ar1(Rは低級アルキル基、含弗素低級アルキル基、
    nは0〜4である。)、 【式】および【式】 から選ばれる芳香族基である。〕で示される化学
    構造単位を含むポリイミドからなることを特徴と
    する半導体装置の多層配線構造。 4 特許請求の範囲第1項において、上記有機樹
    脂膜が次式〔〕 で示される化学構造単位を含むポリイミドからな
    ることを特徴とする半導体装置の多層配線構造。 5 特許請求の範囲第3項または第4項におい
    て、上記有機樹脂膜が次式〔〕 〔式中、Ar2は2価の芳香族基、Ar3は4価の芳
    香族基である。〕で示される化学構造単位を含む
    ポリイミドからなることを特徴とする半導体装置
    の多層配線構造。
JP24816483A 1983-12-29 1983-12-29 半導体装置の多層配線構造 Granted JPS60143649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24816483A JPS60143649A (ja) 1983-12-29 1983-12-29 半導体装置の多層配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24816483A JPS60143649A (ja) 1983-12-29 1983-12-29 半導体装置の多層配線構造

Publications (2)

Publication Number Publication Date
JPS60143649A JPS60143649A (ja) 1985-07-29
JPH0224382B2 true JPH0224382B2 (ja) 1990-05-29

Family

ID=17174166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24816483A Granted JPS60143649A (ja) 1983-12-29 1983-12-29 半導体装置の多層配線構造

Country Status (1)

Country Link
JP (1) JPS60143649A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477670A (ja) * 1990-07-20 1992-03-11 Tama Seiki:Kk 抗原抗体反応を用いた定量分析法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763064B2 (ja) * 1986-03-31 1995-07-05 株式会社日立製作所 Ic素子における配線接続方法
JPH05326718A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6132852A (en) * 1998-03-13 2000-10-17 Hitachi, Ltd. Multilayer wiring substrate and method for production thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434786A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Electronic apparatus with multi-layer wiring and its manufacture
JPS57154875A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Mos semiconductor device
JPS57162448A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Formation of multilayer wiring
JPS5846653A (ja) * 1981-09-14 1983-03-18 Fujitsu Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434786A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Electronic apparatus with multi-layer wiring and its manufacture
JPS57154875A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Mos semiconductor device
JPS57162448A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Formation of multilayer wiring
JPS5846653A (ja) * 1981-09-14 1983-03-18 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477670A (ja) * 1990-07-20 1992-03-11 Tama Seiki:Kk 抗原抗体反応を用いた定量分析法

Also Published As

Publication number Publication date
JPS60143649A (ja) 1985-07-29

Similar Documents

Publication Publication Date Title
JP2518435B2 (ja) 多層配線形成法
JPH0224382B2 (ja)
JPH0330992B2 (ja)
JPH038581B2 (ja)
JPH0330991B2 (ja)
JPS62154643A (ja) 半導体装置の製造方法
JPS586306B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPH0419707B2 (ja)
JPS62155537A (ja) 半導体装置の製造方法
JP2942063B2 (ja) 半導体装置の製造方法
JPS5852330B2 (ja) 半導体装置の製造方法
JPS6018144B2 (ja) 半導体装置の製造方法
JPS6155626A (ja) 液晶表示素子
JPS6248380B2 (ja)
JPS59217341A (ja) 半導体集積回路装置の製造方法
JPH0427703B2 (ja)
JPS6227745B2 (ja)
JPH04326553A (ja) 半導体装置の製造方法
JPS61216344A (ja) 半導体装置の製造方法
JPS6125219B2 (ja)
JPH11265938A (ja) 半導体装置及びその製造方法
JPS63147345A (ja) 半導体集積回路装置及びその製造方法
JPH0618238B2 (ja) 平坦化多層配線の形成法
JPH05152444A (ja) 半導体装置の製造方法
JPS6092623A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term