TWI627483B - 顯示裝置及電視接收機 - Google Patents

顯示裝置及電視接收機 Download PDF

Info

Publication number
TWI627483B
TWI627483B TW102142270A TW102142270A TWI627483B TW I627483 B TWI627483 B TW I627483B TW 102142270 A TW102142270 A TW 102142270A TW 102142270 A TW102142270 A TW 102142270A TW I627483 B TWI627483 B TW I627483B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
display device
transistor
conductive layer
Prior art date
Application number
TW102142270A
Other languages
English (en)
Other versions
TW201426147A (zh
Inventor
山崎舜平
木村肇
三宅博之
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201426147A publication Critical patent/TW201426147A/zh
Application granted granted Critical
Publication of TWI627483B publication Critical patent/TWI627483B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Abstract

本發明提供一種新穎的顯示裝置。本發明的一個方式是一種顯示裝置,包括:像素部;設置在像素部的外側的驅動電路部;以及與像素部和驅動電路部中的一者或兩者電連接且包括一對電極的保護電路,其中,像素部包括配置為矩陣狀的像素電極和與像素電極電連接的電晶體,電晶體包括包含氮和矽的第一絕緣層和包含氧、氮和矽的第二絕緣層,並且,保護電路在一對電極之間具有第一絕緣層。

Description

顯示裝置及電視接收機
本發明係關於一種物體、方法、製造方法、製程(process)、機器(machine)、產品(manufacture)或者元件(composition of matter)。尤其是,本發明係關於一種半導體裝置、顯示裝置、發光裝置、電子裝置、它們的驅動方法或製造方法。例如,本發明尤其係關於一種包括氧化物半導體的半導體裝置、顯示裝置、電子裝置或者發光裝置。
注意,顯示裝置是指包括顯示元件的裝置。另外,顯示裝置包括驅動多個像素的驅動電路等。此外,顯示裝置包括配置在其他基板上的控制電路、電源電路、信號生成電路等。
近年來,隨著技術革新,以液晶顯示裝置為典型的顯示裝置的元件及佈線的微型化進展,量產技術也顯著地進步。今後,需要藉由進一步提高製造良率來實現低成本化。
當對顯示裝置施加因靜電等引起的突波電壓時,元件被破壞而不能進行正常的顯示。因此,有製造良率惡化的憂慮。作為上述問題的對策,在顯示裝置中設置有用來使突波電壓分散到其他佈線的保護電路(例如,參照專利文獻1至7)。
[專利文獻1]日本專利申請公開第2010-92036號公報
[專利文獻2]日本專利申請公開第2010-92037號公報
[專利文獻3]日本專利申請公開第2010-97203號公報
[專利文獻4]日本專利申請公開第2010-97204號公報
[專利文獻5]日本專利申請公開第2010-107976號公報
[專利文獻6]日本專利申請公開第2010-107977號公報
[專利文獻7]日本專利申請公開第2010-113346號公報
在顯示裝置中,保護電路等用來提高可靠性的結構非常重要。
於是,本發明的一個方式的課題之一是提供一種能夠提高可靠性的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低靜電破壞的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低靜電的影響的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種不容易損壞的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低在研磨製程中對電晶體造成的影響的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低在檢查製程中對電晶體造成的影響的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低使用觸摸感測器時的不良現象的影響的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低電晶體的特性變動或劣化的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠降低電晶體的臨界電壓的變動或劣化的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠抑制電晶體的常導通化的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠提高電晶體的製造良率的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠保護電晶體的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠使積聚在像素電極中的電荷 放電的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠使積聚在佈線中的電荷放電的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種包括導電率得到提高的氧化物半導體層的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠控制氧化物半導體層的導電率的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠控制閘極絕緣膜的導電率的具有新穎結構的顯示裝置。或者,本發明的一個方式的課題之一是提供一種能夠容易實現正常的顯示的具有新穎結構的顯示裝置。
注意,這些課題的記載不妨礙其他課題的存在。此外,本發明的一個方式並不需要解決所有上述課題。另外,從說明書、圖式、申請專利範圍等的記載看來上述以外的課題是顯然的,且可以從說明書、圖式、申請專利範圍等的記載中抽出上述以外的課題。
本發明的一個方式是一種顯示裝置,包括:像素部;設置在像素部的外側的驅動電路部;以及與像素部和驅動電路部中的一者或兩者電連接且包括一對電極的保護電路,其中,像素部包括配置為矩陣狀的像素電極和與像素電極電連接的電晶體,電晶體包括包含氮和矽的第一絕緣層和包含氧、氮和矽的第二絕緣層,並且,保護電路在一對電極之間具有第一絕緣層。
根據本發明的一個方式,可以提高顯示裝置 的可靠性。
102‧‧‧像素部
103‧‧‧連接端子部
104‧‧‧驅動電路部
104a‧‧‧閘極驅動器
104b‧‧‧源極驅動器
106‧‧‧保護電路
106_1‧‧‧保護電路
106_2‧‧‧保護電路
106_3‧‧‧保護電路
106_4‧‧‧保護電路
108‧‧‧像素電路
109‧‧‧連接部
110‧‧‧佈線
112‧‧‧佈線
114‧‧‧電阻元件
130‧‧‧液晶元件
131_1‧‧‧電晶體
131_2‧‧‧電晶體
133_1‧‧‧電容元件
133_2‧‧‧電容元件
134‧‧‧電晶體
135‧‧‧發光元件
140‧‧‧基板
142‧‧‧導電層
144‧‧‧絕緣層
146‧‧‧絕緣層
148‧‧‧導電層
151‧‧‧電晶體
152‧‧‧電晶體
153‧‧‧電晶體
154‧‧‧電晶體
155‧‧‧電晶體
155A‧‧‧電晶體
155B‧‧‧電晶體
156‧‧‧電晶體
156A‧‧‧電晶體
156B‧‧‧電晶體
157‧‧‧電晶體
157A‧‧‧電晶體
157B‧‧‧電晶體
158‧‧‧電晶體
158A‧‧‧電晶體
158B‧‧‧電晶體
159‧‧‧電晶體
160‧‧‧電晶體
161‧‧‧電晶體
162‧‧‧電晶體
163‧‧‧電晶體
164‧‧‧電晶體
165‧‧‧電晶體
166‧‧‧電晶體
171‧‧‧電阻元件
172‧‧‧電阻元件
173‧‧‧電阻元件
174‧‧‧電阻元件
174A‧‧‧電阻元件
174B‧‧‧電阻元件
175‧‧‧電阻元件
175A‧‧‧電阻元件
175B‧‧‧電阻元件
176‧‧‧電阻元件
177‧‧‧電阻元件
178‧‧‧電阻元件
179‧‧‧電阻元件
180‧‧‧電阻元件
181‧‧‧佈線
182‧‧‧佈線
183‧‧‧佈線
184‧‧‧佈線
185‧‧‧佈線
186‧‧‧佈線
187‧‧‧佈線
188‧‧‧佈線
189‧‧‧佈線
190‧‧‧佈線
191‧‧‧佈線
199‧‧‧電阻元件
202‧‧‧基板
204a‧‧‧導電層
204b‧‧‧導電層
204c‧‧‧導電層
204d‧‧‧導電層
204e‧‧‧導電層
206‧‧‧絕緣層
207a‧‧‧開口部
207b‧‧‧開口部
208‧‧‧絕緣層
209‧‧‧n型區域
210a‧‧‧半導體層
210b‧‧‧半導體層
210c‧‧‧半導體層
210d‧‧‧半導體層
211‧‧‧氧化物疊層
211a‧‧‧氧化物半導體層
211b‧‧‧氧化物層
212a‧‧‧導電層
212b‧‧‧導電層
212c‧‧‧導電層
212d‧‧‧導電層
212e‧‧‧導電層
212f‧‧‧導電層
212g‧‧‧導電層
212h‧‧‧導電層
212i‧‧‧導電層
212j‧‧‧導電層
212k‧‧‧導電層
212m‧‧‧導電層
214‧‧‧絕緣層
216‧‧‧絕緣層
218‧‧‧絕緣層
219a‧‧‧開口部
219b‧‧‧開口部
219c‧‧‧開口部
220a‧‧‧導電層
220b‧‧‧導電層
220c‧‧‧導電層
220d‧‧‧導電層
220e‧‧‧導電層
220f‧‧‧導電層
220g‧‧‧導電層
220h‧‧‧導電層
220i‧‧‧導電層
220j‧‧‧導電層
252‧‧‧基板
254‧‧‧有色層
256‧‧‧絕緣層
258‧‧‧導電層
260‧‧‧液晶層
262‧‧‧各向異性導電劑
264‧‧‧FPC
266‧‧‧密封材料
268‧‧‧液晶元件
402‧‧‧電晶體
404‧‧‧電晶體
406‧‧‧電晶體
408‧‧‧電晶體
410‧‧‧電晶體
412‧‧‧電晶體
414‧‧‧電晶體
416‧‧‧電晶體
451‧‧‧佈線
452‧‧‧佈線
453‧‧‧佈線
454‧‧‧佈線
455‧‧‧佈線
456‧‧‧佈線
481‧‧‧佈線
482‧‧‧佈線
483‧‧‧佈線
484‧‧‧佈線
485‧‧‧佈線
486‧‧‧佈線
4500‧‧‧觸摸感測器
4510‧‧‧導電層
4510a‧‧‧導電層
4510b‧‧‧導電層
4510c‧‧‧導電層
4520‧‧‧導電層
4540‧‧‧電容
4710‧‧‧電極
4810‧‧‧絕緣層
4820‧‧‧絕緣層
4910‧‧‧基板
4920‧‧‧基板
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧儲存介質讀取部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
5018‧‧‧支撐台
5019‧‧‧外部連接埠
5020‧‧‧指向裝置
5021‧‧‧讀寫器
5022‧‧‧外殼
5023‧‧‧顯示部
5024‧‧‧遙控單元
5025‧‧‧揚聲器
5026‧‧‧顯示模組
5027‧‧‧浴室
5028‧‧‧顯示模組
5029‧‧‧車體
5030‧‧‧天花板
5031‧‧‧顯示模組
5032‧‧‧鉸鏈部
8000‧‧‧顯示模組
8001‧‧‧上部覆蓋物
8002‧‧‧下部覆蓋物
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷基板
8011‧‧‧電池
在圖式中:圖1A和圖1B是顯示裝置的平面模式圖及說明保護電路的電路圖;圖2A和圖2B是說明顯示裝置的電阻元件的剖面圖;圖3是包括保護電路的電路圖的顯示裝置的平面模式圖;圖4A和圖4B是說明保護電路及電阻元件的平面圖及剖面圖;圖5是說明保護電路的電路圖;圖6是顯示裝置的剖面圖;圖7A和圖7B是說明顯示裝置的製造方法的剖面圖;圖8A和圖8B是說明顯示裝置的製造方法的剖面圖;圖9A和圖9B是說明顯示裝置的製造方法的剖面圖;圖10A和圖10B是說明顯示裝置的製造方法的剖面圖;圖11是說明顯示裝置的製造方法的剖面圖;圖12A和圖12B是說明顯示裝置的製造方法的剖面 圖;圖13A和圖13B是說明能夠用於顯示裝置的像素電路的電路圖;圖14A至圖14D是說明電晶體的平面及剖面的圖;圖15A至圖15D是說明電阻元件的平面及剖面的圖;圖16A至圖16C是說明電阻元件的電路圖的圖;圖17A至圖17C是說明電阻元件的剖面的圖;圖18A至圖18D是電晶體的剖面圖及說明氧化物疊層的圖;圖19是說明顯示裝置的連接端子部的剖面圖;圖20A和圖20B是說明觸摸感測器的圖;圖21是說明觸摸感測器的電路圖;圖22是說明觸摸感測器的剖面圖;圖23是說明使用本發明的一個方式的顯示裝置的顯示模組的圖;圖24A至圖24H是說明使用本發明的一個方式的顯示裝置的電子裝置的圖;圖25A至圖25H是說明使用本發明的一個方式的顯示裝置的電子裝置的圖。
下面,參照圖式對實施方式進行說明。但是,實施方式可以以多個不同方式來實施,所屬技術領域 的普通技術人員可以很容易地理解一個事實,就是其方式和詳細內容可以在不脫離本發明的精神及其範圍的情況下被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意,在圖式中,大小、層的厚度或區域有時為了明確起見而被誇大。因此,不一定侷限於其尺度。此外,在圖式中,示意性地示出理想的例子,而不侷限於圖式所示的形狀或數值等。例如,可以包括因雜波或時間差異所引起的信號、電壓或電流的不均勻等。
此外,在本說明書等中,電晶體是指至少包括閘極、汲極以及源極的三個端子的元件。在汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間具有通道區,並能夠藉由汲極、通道區以及源極流過電流。
在此,因為源極和汲極根據電晶體的結構或工作條件等而調換,因此很難限定哪個是源極哪個是汲極。因此,有時將用作源極的部分或用作汲極的部分不稱為源極或汲極,而將源極和汲極中的一方稱為第一電極並將源極和汲極中的另一方稱為第二電極。
注意,本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免結構要素的混同而附上的,而不是為了在數目方面上進行限定而附上的。
注意,在本說明書中,“使A與B連接”的描述除了使A與B直接連接的情況以外,還包括使A與 B電連接的情況。在此,“使A與B電連接”的描述是指當在A與B之間存在具有某種電作用的目標物時,能夠進行A和B的電信號的授受。
注意,在本說明書中,為了方便起見,使用“上”“下”等的表示配置的詞語以參照圖式說明結構的位置關係。另外,結構的位置關係根據描述各結構的方向適當地改變其關係。因此,不侷限於本說明書中所說明的詞語,根據情況可以適當地換詞語。
另外,圖式中的方塊圖的各電路方塊的配置是為了說明而特定位置關係的,雖然其示出為使用不同的電路方塊使不同的功能實現,但是有時在實際上的電路或區域中,將其設置為有可能在相同的電路或相同的區域中使不同的功能實現。此外,圖式中的方塊圖的各電路方塊的功能是為了說明而特定功能的,雖然其示出為一個電路方塊,但是有時在實際上的電路或區域中,將藉由一個電路方塊進行的處理設定為藉由多個電路方塊進行。
注意,像素相當於能夠控制一個色彩單元(例如,R(紅色)、G(綠色)、B(藍色)中任一種)的亮度的顯示單位。因此,當採用彩色顯示裝置時,彩色影像的最小顯示單位由R的像素、G的像素和B的像素的三種像素構成。但是,用來顯示彩色影像的色彩單元不侷限於三種顏色,而也可以使用三種以上的顏色或RGB以外的顏色。
在本說明書中,參照圖式對本發明的實施方 式進行說明。另外,按如下順序進行各實施方式的說明。
1.實施方式1(根據本發明的一個方式的基本結構)
2.實施方式2(顯示裝置的各結構)
3.實施方式3(顯示裝置的製造方法)
4.實施方式4(像素電路的結構)
5.實施方式5(像素部的結構)
6.實施方式6(保護電路的變形例子)
7.實施方式7(電晶體的結構)
8.實施方式8(連接端子部的結構)
9.實施方式9(觸摸感測器、顯示模組)
10.實施方式10(電子裝置)
實施方式1
在本實施方式中,參照圖1A至圖5對本發明的一個方式的顯示裝置進行說明。
圖1A所示的顯示裝置包括:具有像素的顯示元件的區域(以下稱為像素部102);具有用來驅動像素的電路的電路部(以下稱為驅動電路部104);具有保護元件的功能的電路(以下稱為保護電路106);以及端子部107。
像素部102包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路108),驅動電路部104 包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器104a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器104b)等的驅動電路。
閘極驅動器104a具有移位暫存器等。閘極驅動器104a藉由端子部107被輸入用來驅動移位暫存器的信號並將該信號輸出。例如,閘極驅動器104a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器104a具有控制被施加掃描信號的佈線(以下稱為掃描線GL_1至GL_X)的電位的功能。另外,也可以設置多個閘極驅動器104a,並藉由多個閘極驅動器104a分別控制掃描線GL_1至GL_X。或者,閘極驅動器104a具有能夠供應初始化信號的功能。但是,不侷限於此,閘極驅動器104a可以供應其他信號。
源極驅動器104b具有移位暫存器等。除了用來驅動移位暫存器的信號之外,成為資料信號的基礎的信號(像素信號)也藉由端子部107輸入到源極驅動器104b。源極驅動器104b具有以像素信號為基礎生成對像素電路108寫入的資料信號的功能。另外,源極驅動器104b具有根據因起動脈衝信號、時脈信號等的輸入而產生的脈衝信號來控制資料信號的輸出的功能。另外,源極驅動器104b具有控制被施加資料信號的佈線(以下稱為資料線DL_1至DL_Y)的電位的功能。或者,源極驅動器104b具有能夠供應初始化信號的功能。但是,不侷限 於此,源極驅動器104b可以供應其他信號。
源極驅動器104b例如使用多個類比開關等構成。藉由依次使多個類比開關成為導通狀態,源極驅動器104b可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外,也可以使用移位暫存器等構成源極驅動器104b。
分別藉由被施加掃描信號的多個佈線(以下稱為掃描線GL)之一和被施加資料信號的多個佈線(以下稱為資料線DL)之一對多個像素電路108的每一個施加脈衝信號和資料信號。另外,由閘極驅動器104a控制多個像素電路108的每一個中的資料信號的資料的寫入及保持。例如,藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器104a對第m行第n列的像素電路108輸入脈衝信號,並根據掃描線GL_m的電位藉由資料線DL_n(n是Y以下的自然數)從源極驅動器104b對第m行第n列的像素電路108輸入資料信號。
保護電路106與作為閘極驅動器104a與像素電路108之間的佈線的掃描線GL連接。或者,保護電路106與作為源極驅動器104b與像素電路108之間的佈線的資料線DL連接。或者,保護電路106可以與閘極驅動器104a與端子部107之間的佈線連接。或者,保護電路106可以與源極驅動器104b與端子部107之間的佈線連接。注意,端子部107是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及像素信號的端子的部分。
保護電路106是當連接到其本身的佈線被供應規定的範圍之外的電位時使該佈線和其他佈線成為導通狀態的電路。但是,不侷限於此,保護電路106也可以供應其他信號。
如圖1A所示,藉由對像素部102和驅動電路部104的每一個設置保護電路106,可以提高顯示裝置對因ESD(Electro Static Discharge:靜電放電)等而產生的過電流的耐性。但是,保護電路106的結構不侷限於此,例如,也可以採用將閘極驅動器104a與保護電路106連接的結構或將源極驅動器104b與保護電路106連接的結構。或者,也可以採用將端子部107與保護電路106連接的結構。
或者,雖然在圖1A中示出由閘極驅動器104a和源極驅動器104b形成驅動電路部104的例子,但是不侷限於此。例如,也可以採用如下結構:只形成閘極驅動器104a並安裝另外準備的形成有源極驅動電路的基板(例如,由單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
換言之,保護電路106與像素部102和驅動電路部104中的一者或兩者電連接。
保護電路106例如可以使用電阻元件等構成。圖1B示出具體的保護電路的一個例子。
在圖1B所示的保護電路106中,在佈線110與佈線112之間連接有電阻元件114。另外,佈線110例 如是從圖1A所示的掃描線GL、資料線DL或端子部107引至驅動電路部104的佈線。
另外,佈線112例如是被施加用來對圖1A所示的閘極驅動器104a或源極驅動器104b供應電源的電源線的電位(VDD、VSS或GND)的佈線。或者,佈線112是被施加共同電位(公共電位)的佈線(公用線)。作為一個例子,較佳的是,佈線112與用來對閘極驅動器104a供應電源的電源線,尤其是,供應低電位的佈線連接。這是因為:掃描線GL在大部分的期間中為低電位,因此,當佈線112的電位也為低電位時,可以降低在正常工作中從掃描線GL洩漏到佈線112的電流。
在此,參照圖2A和圖2B對能夠用作電阻元件114的結構的一個例子進行說明。
圖2A所示的電阻元件114包括:形成在基板140上的具有導電性的層(以下稱為導電層142);形成在基板140及導電層142上的具有絕緣性的層(以下稱為絕緣層144);以及形成在絕緣層144上的具有導電性的層(以下稱為導電層148)。
圖2B所示的電阻元件114包括:形成在基板140上的導電層142;形成在基板140及導電層142上的絕緣層144;形成在絕緣層144上的絕緣層146;以及形成在絕緣層144及絕緣層146上的導電層148。
另外,圖1B所示的佈線112相當於由導電層142形成的佈線。此外,圖1B所示的佈線110相當於由 導電層148形成的佈線。
換言之,圖2A和圖2B所示的電阻元件114具有在一對電極之間夾持絕緣層144的結構,藉由控制絕緣層144的電阻率(也稱為比電阻),當一對電極中的一個電極流過過電流時,可以使過電流的一部分或全部流過到一對電極中的另一個電極。
但是,當夾在一對電極之間的絕緣層的電阻較高時,例如,在使用電阻為1018Ωcm以上的絕緣層的情況下,當一對電極中的一個電極流過過電流時,不能使過電流順利地流過到一對電極中的另一個電極。
於是,在本發明的一個方式中,作為夾在一對電極之間的絕緣層144,例如使用電阻率為1010Ωcm以上且低於1018Ωcm,較佳為1011Ωcm以上且低於1015Ωcm的絕緣膜。作為具有這樣的電阻率的絕緣膜,例如可以舉出包含氮和矽的絕緣膜。
另外,如圖2B所示,電阻元件114也可以具有將覆蓋一對電極中的一個電極的端部的絕緣層146設置在絕緣層144上的結構。絕緣層146可以使用其電阻率高於絕緣層144的材料形成。作為絕緣層146,較佳為使用例如電阻率為1018Ωcm以上的絕緣膜。作為具有這樣的電阻率的絕緣膜,例如可以舉出包含氧、氮和矽的絕緣膜。
另外,在圖1A所示的構成顯示裝置的構成像素部102及驅動電路部104的電晶體的製程中,可以同時形成用作電阻元件114的一對電極的導電層142、148以 及用作電阻元件114的絕緣層的絕緣層144、146。
明確而言,例如,可以在與上述電晶體的閘極電極相同的製程中製造導電層142,可以在與上述電晶體的源極電極或汲極電極相同的製程中製造導電層148,可以在與上述電晶體的閘極絕緣層相同的製程中製造絕緣層144、146。
如此,藉由在圖1A所示的顯示裝置中設置保護電路106,像素部102及驅動電路部104可以提高對因ESD等而產生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
另外,作為一個例子,較佳的是,像素部102與保護電路106形成在同一基板上。由此,可以減少構件的數量或端子的數量。再者,作為一個例子,較佳的是,驅動電路部104的一部分或全部與像素部102形成在同一基板上。由此,可以減少構件的數量或端子的數量。當驅動電路部104的一部分或全部不與像素部102形成在同一基板上時,在很多情況下驅動電路部104的一部分或全部藉由COG或TAB安裝。
接著,參照圖3對圖1A所示的顯示裝置的具體結構進行說明。
圖3所示的顯示裝置包括:像素部102;用作驅動電路部的閘極驅動器104a;源極驅動器104b;保護電路106_1;保護電路106_2;保護電路106_3;以及保護電路106_4。
另外,像素部102、閘極驅動器104a及源極驅動器104b與圖1A所示的結構相同。
保護電路106_1包括電晶體151、152、153、154以及電阻元件171、172、173。另外,保護電路106_1設置在閘極驅動器104a與連接到該閘極驅動器104a的佈線181、182、183之間。另外,在電晶體151中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與佈線183連接。在電晶體152中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體151的第一端子連接。在電晶體153中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體152的第一端子連接。在電晶體154中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體153的第一端子連接。另外,電晶體154的第一端子與佈線183及佈線181連接。另外,佈線183設置有電阻元件171、173。此外,電阻元件172設置在佈線182與電晶體152的第一端子及電晶體153的第三端子之間。
另外,佈線181例如可以用作被施加低電源電位VSS的電源線。此外,佈線182例如可以用作公用線。另外,佈線183例如可以用作被施加高電源電位VDD的電源線。
保護電路106_2包括電晶體155、156、157、 158以及電阻元件174、175。另外,保護電路106_2設置在閘極驅動器104a與像素部102之間。此外,在電晶體155中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與佈線185連接。在電晶體156中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體155的第一端子連接。在電晶體157中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體156的第一端子連接。在電晶體158中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體157的第一端子連接。另外,電晶體158的第一端子與佈線184連接。此外,電阻元件174設置在佈線185與電晶體156的第一端子及電晶體157的第三端子之間。另外,電阻元件175設置在佈線184與電晶體156的第一端子及電晶體157的第三端子之間。
另外,佈線184例如可以用作被施加低電源電位VSS的電源線。此外,佈線185例如可以用作被施加高電源電位VDD的電源線。另外,佈線186例如可以用作閘極線。
保護電路106_3包括電晶體159、160、161、162以及電阻元件176、177。另外,保護電路106_3設置在源極驅動器104b與像素部102之間。此外,在電晶體159中,用作源極電極的第一端子與用作閘極電極的第二 端子連接,用作汲極電極的第三端子與佈線190連接。在電晶體160中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體159的第一端子連接。在電晶體161中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體160的第一端子連接。在電晶體162中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體161的第一端子連接。另外,電晶體162的第一端子與佈線191連接。此外,電阻元件176設置在佈線190與電晶體160的第一端子及電晶體161的第三端子之間。另外,電阻元件177設置在佈線191與電晶體160的第一端子及電晶體161的第三端子之間。
另外,佈線188例如可以用作公用線或源極線。此外,佈線189、190例如可以用作被施加高電源電位VDD的電源線。另外,佈線191例如可以用作被施加低電源電位VSS的電源線。
保護電路106_4包括電晶體163、164、165、166以及電阻元件178、179、180。此外,保護電路106_4設置在源極驅動器104b與連接到該源極驅動器104b的佈線187、188、189、190、191之間。另外,在電晶體163中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與佈線187連接。在電晶體164中,用作源極電極的第一端子與用作閘 極電極的第二端子連接,用作汲極電極的第三端子與電晶體163的第一端子連接。在電晶體165中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體164的第一端子連接。在電晶體166中,用作源極電極的第一端子與用作閘極電極的第二端子連接,用作汲極電極的第三端子與電晶體165的第一端子連接。另外,電晶體166的第一端子與佈線189連接。此外,電阻元件178設置在佈線187與佈線188之間。此外,佈線188設置有電阻元件179,並且電阻元件179與電晶體164的第一端子及電晶體165的第三端子連接。另外,電阻元件180設置在佈線188與佈線189之間。
另外,佈線187、191例如可以用作被施加低電源電位VSS的電源線。此外,佈線188例如可以用作公用線或源極線。另外,佈線189、190例如可以用作被施加高電源電位VDD的電源線。
另外,佈線181至佈線191不侷限於圖3中所示的高電源電位VDD、低電源電位VSS、公用線CL所示的功能,也可以分別獨立地具有掃描線、信號線、電源線、接地線、電容線或公用線等的功能。
另外,作為保護電路106_1至106_4所具有的電晶體151至166的半導體層,較佳為使用氧化物半導體。與作為半導體層使用矽等的電晶體相比,使用氧化物半導體的電晶體由於不發生突崩潰所以對電場具有高的耐 性。此外,作為電晶體151至166的電晶體結構,例如可以使用平面型或反交錯型。
如此,保護電路106_1至106_4由二極體連接的多個電晶體和多個電阻元件構成。換言之,保護電路106_1至106_4可以以並聯的方式組合二極體連接的電晶體和電阻元件來形成。
此外,如圖3所示,保護電路106_1至保護電路106_4可以設置在像素部102與閘極驅動器104a之間、閘極驅動器104a與連接到閘極驅動器104a的佈線之間、像素部102與源極驅動器104b之間或源極驅動器104b與連接到源極驅動器104b的佈線之間。
另外,作為一個例子,圖4A和圖4B示出對應於圖3所說明的保護電路106_2的平面圖及用作電阻元件的區域的剖面圖。在圖4A所示的平面圖中附記的符號相當於在圖3中附記的符號。此外,圖4B是沿著圖4A的切斷線M-N的剖面圖。如圖4A和圖4B所示,藉由去除重疊於佈線的絕緣層的一部分來控制佈線之間的絕緣層的電阻率,本實施方式所說明的保護電路的電阻元件可以用作使過電流順利地釋放的電阻元件。
另外,圖5是示出與圖3所說明的保護電路不同的結構的電路圖。在圖5所示的電路圖中,示出電晶體155A、156A、157A、158A、電晶體155B、156B、157B、158B、電阻元件174A、175A、電阻元件174B、175B、電阻元件199、佈線184、佈線185及佈線186。 此外,在圖5所示的電路圖中對與圖3所說明的保護電路106_2相同的結構附記相同的符號。圖5所示的電路圖與圖3所示的保護電路106_2的不同之處在於:並列配置相當於圖3的保護電路106_2的電路,且在佈線之間設置電阻元件199。
另外,與電阻率為1010Ωcm以上且低於1018Ωcm的電阻元件174A、175A、電阻元件174B、175B相比,圖5所示的保護電路106_2所包括的電阻元件199較佳為具有更低的電阻率,即103Ωcm以上且低於106Ωcm。藉由採用圖5所示的電路圖的結構,可以抑制施加到佈線的信號發生陡峭變化。
如此,藉由在顯示裝置中設置多個保護電路,像素部102及驅動電路部104(閘極驅動器104a、源極驅動器104b)可以進一步提高對因ESD等發生的過電流的耐性。因此,可以提供一種能夠提高可靠性的新穎的顯示裝置。
另外,雖然在本實施方式中說明設置保護電路、電阻元件、電晶體等的情況的例子,但是本發明的實施方式的一個方式不侷限於此。例如,根據情況,也可以不設置保護電路等。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式2
在本實施方式中,參照圖6對具有實施方式1所說明的保護電路的使用垂直電場方式的液晶元件的顯示裝置(也稱為液晶顯示裝置)的結構進行說明。
圖6所示的顯示裝置包括:圖1A所示的顯示裝置的像素部102;驅動電路部104;以及保護電路106。另外,作為各導電層彼此連接的部分,例示出連接部109。連接部109示出第一層的導電層與第二層的導電層之間的連接結構。這種連接結構可以應用於驅動電路部104或引線等。
另外,雖然在圖6所示的顯示裝置中例示出將保護電路106與驅動電路部104連接的結構,但是不侷限於此。例如可以採用在驅動電路部104與像素部102之間連接保護電路106的結構。
在本實施方式所示的顯示裝置中,在一對基板(基板202與基板252)之間夾有液晶元件268。
液晶元件268包括:形成在基板202的上方的導電層220c;形成在導電層220c上的液晶層260;以及形成在液晶層260上的導電層258。導電層220c用作液晶元件268的一個電極,導電層258用作液晶元件268的另一個電極。
另外,在本實施方式中,對液晶元件268為垂直電場方式的液晶元件的情況進行說明。作為垂直電場方式的液晶元件,典型地例如可以舉出:TN(Twisted Nematic:扭曲向列)模式;STN(Super Twisted Nematic :超扭曲向列)模式;以及VA(Vertical Alignment:垂直定向)模式。但是,液晶元件不侷限於此,例如可以使用水平電場方式的IPS(In-Plane-Switching:平面內轉換)模式及FFS(Fringe Field Switching:邊緣電場轉換)模式等。
如此,液晶顯示裝置是指包括液晶元件的裝置。另外,液晶顯示裝置包括驅動多個像素的驅動電路等。此外,液晶顯示裝置包括配置在其他基板上的控制電路、電源電路、信號生成電路及背光模組等,有時被稱為液晶模組。
如本實施方式所示,藉由設置保護電路106,可以提高液晶顯示裝置中的設置在液晶顯示裝置所具有的驅動電路部104和像素部102中的電晶體對來自外部的過電流的耐性。
例如,由於當製造液晶元件時進行的摩擦處理可能產生靜電。但是,藉由設置保護電路106可以防止或抑制因上述靜電而產生的過電流流過形成在像素部102及驅動電路部104中的電晶體。因此,電晶體的靜電破壞得到抑制,而可以實現可靠性高的顯示裝置。
下面,對圖6所示的顯示裝置的其他構成要素進行說明。
在基板202上形成有具有導電性的層(以下稱為導電層204a、204b、204c、204d)。導電層204a形成在保護電路106中,並用作電阻元件的一對電極中的一 個電極。導電層204b形成在驅動電路部104中,並用作驅動電路的電晶體的閘極。導電層204c形成在像素部102中,並用作像素電路的電晶體的閘極。導電層204d形成在連接部109中,並與導電層212f連接。
另外,在基板202及導電層204a、204b、204c、204d上形成有具有絕緣性的層(以下稱為絕緣層206、208)。絕緣層206、208用作驅動電路部104的電晶體的閘極絕緣層及像素部102的電晶體的閘極絕緣層。此外,絕緣層206也用作保護電路106的電阻元件(電阻層)。
另外,在絕緣層208上形成有具有半導體特性的層(以下稱為半導體層210a、210b)。半導體層210a形成在重疊於導電層204b的位置,並用作驅動電路的電晶體的通道。此外,半導體層210b形成在重疊於導電層204c的位置,並用作像素電路的電晶體的通道。
另外,在絕緣層206、208及半導體層210a、210b上形成有具有導電性的層(以下稱為導電層212a、212b、212c、212d、212e、212f)。導電層212a用作保護電路106的電阻元件的一對電極中的另一個電極。此外,導電層212b與半導體層210a電連接,並用作驅動電路的電晶體所具有的源極和汲極中的一方。另外,導電層212c與半導體層210a電連接,並用作驅動電路的電晶體所具有的源極和汲極中的另一方。此外,導電層212d與半導體層210b電連接,並用作像素電路的電晶體所具有 的源極和汲極中的一方。另外,導電層212e與半導體層210b電連接,並用作像素電路的電晶體所具有的源極和汲極中的另一方。此外,導電層212f形成在連接部109中,並藉由形成在絕緣層206和208中的開口部與導電層204d電連接。
此外,在絕緣層208、半導體層210a、210b及導電層212a、212b、212c、212d、212e、212f上形成有具有絕緣性的層(以下稱為絕緣層214、216)。絕緣層214、216具有保護電晶體的功能。尤其是,絕緣層214具有保護半導體層210a、210b的功能。
另外,在絕緣層216上形成有具有絕緣性的層(以下稱為絕緣層218)。絕緣層218用作平坦化層。此外,藉由形成絕緣層218,可以抑制在形成於絕緣層218的下方的導電層與形成於絕緣層218的上方的導電層之間可能產生的寄生電容。
另外,在絕緣層218上形成有具有導電性的層(以下稱為導電層220a、220b、220c)。導電層220a藉由以穿過絕緣層214、216、218的方式形成的開口部與導電層212b電連接,並用作將驅動電路部104的導電層212b與其他佈線電連接的連接電極。導電層220b藉由以穿過絕緣層214、216、218的方式形成的開口部與導電層212d電連接,並用作將像素部102的導電層212d與其他佈線電連接的連接電極。另外,導電層220c藉由以穿過絕緣層214、216、218的方式形成的開口部與導電層 212e電連接,並用作像素部102的像素電極。此外,導電層220c可以用作像素電路的液晶元件所具有的一對電極中的一個電極。
另外,在基板252上形成有有色的層(以下稱為有色層254)。有色層254用作濾色片。此外,雖然在圖6中未圖示,但是也可以以與有色層254相鄰的方式形成用作黑矩陣的遮光膜。另外,不一定必須要設置有色層254,例如在顯示裝置進行黑白顯示的情況等下,也可以採用不設置有色層254的結構。
另外,在有色層254上形成有具有絕緣性的層(以下稱為絕緣層256)。絕緣層256具有平坦化層的功能或抑制有色層254可能含有的雜質擴散到液晶元件一側的功能。
另外,在絕緣層256上形成有具有導電性的層(以下稱為導電層258)。導電層258用作像素電路的液晶元件所具有的一對電極中的另一個電極。此外,也可以在導電層220a、220b、220c及導電層258上另行形成用作配向膜的絕緣膜。
此外,在導電層220a、220b、220c與導電層258之間形成有液晶層260。另外,液晶層260使用密封材料(未圖示)密封在基板202與基板252之間。此外,為了抑制來自外部的水分等的侵入,密封材料與無機材料接觸是較佳的。
另外,也可以在導電層220a、220b、220c與 導電層258之間設置間隔物以保持液晶層260的厚度(也稱為單元間隙)的。
另外,在本實施方式所示的顯示裝置中,可以同時形成像素部102及驅動電路部104所具有的電晶體和保護電路106。因此,可以形成保護電路106而不增加製造成本等。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式3
在本實施方式中,參照圖7A至圖12B對實施方式2所說明的顯示裝置的製造方法進行說明。
首先,準備基板202。作為基板202,使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。從量產的觀點來看,作為基板202較佳為使用第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)或第十代(2950mm×3400mm)等的母體玻璃。因為母體玻璃在處理溫度高且處理時間長的情況下會發生大幅度收縮,所以當使用母體玻璃進行量產時,較佳的是,在600℃以下,較佳為450℃以下,更佳為350℃以下的溫度下進行製程的加熱處理。
接著,在基板202上形成導電膜,將該導電膜加工為所希望的區域,由此形成導電層204a、204b、204c、204d。另外,藉由第一構圖在所希望的區域上形成 遮罩,並對不被該遮罩覆蓋的區域進行蝕刻,由此形成導電層204a、204b、204c、204d(參照圖7A)。
導電層204a、204b、204c、204d可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。此外,導電層204a、204b、204c、204d可以具有單層結構或者兩層以上的疊層結構。例如,可以舉出在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構以及依次層疊鈦膜、該鈦膜上的鋁膜和其上的鈦膜的三層結構等。此外,也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合鋁與上述元素中的多種的合金膜或氮化膜。另外,導電層204a、204b、204c、204d例如可以使用濺射法形成。
另外,藉由上述製程,可以將保護電路106所具有的導電層204a、像素部102所具有的導電層204c、驅動電路部104所具有的導電層204b形成在同一平面上。
接著,在基板202及導電層204a、204b、204c、204d上形成絕緣層206、208(參照圖7B)。
絕緣層206例如可以使用氮氧化矽膜、氮化矽膜、氧化鋁膜等,並且使用PE-CVD設備以疊層或單層設置絕緣層206。此外,在作為絕緣層206採用疊層結構 的情況下,較佳的是,使用缺陷少的氮化矽膜作為第一氮化矽膜,在第一氮化矽膜上設置氫釋放量及氨釋放量少的氮化矽膜作為第二氮化矽膜。其結果,可以抑制包含在絕緣層206中的氫及氮移動到半導體層210a、210b。
絕緣層208例如可以使用氧化矽膜、氧氮化矽膜等,並且使用PE-CVD設備以疊層或單層設置絕緣層208。另外,當在真空中連續地形成絕緣層206和絕緣層208時,混入絕緣層206與絕緣層208之間的介面的雜質少,所以是較佳的。此外,重疊於導電層204b、204c的區域的絕緣層206、208可以用作閘極絕緣層,例如,作為絕緣層206可以使用厚度為300nm的氮化矽膜,作為絕緣層208使用厚度為50nm的氧氮化矽膜。
注意,氮氧化矽是指氮含量比氧多的絕緣材料,而氧氮化矽是指氧含量比氮多的絕緣材料。
藉由作為閘極絕緣層採用上述結構,例如可以獲得如下效果。與氧化矽膜相比,氮化矽膜的相對介電常數高,為了得到相等的靜電容量所需要的厚度大,所以可以在物理上使閘極絕緣膜厚膜化。因此,可以抑制電晶體的絕緣耐壓的下降。再者,藉由提高絕緣耐壓,可以抑制電晶體的靜電破壞。
接著,在絕緣層208上形成半導體膜,將該半導體膜加工為所希望的區域,由此形成半導體層210a、210b。另外,藉由第二構圖在所希望的區域上形成遮罩,並對不被該遮罩覆蓋的區域進行蝕刻,由此形成半 導體層210a、210b。作為蝕刻,可以使用乾蝕刻、濕蝕刻或組合兩者的蝕刻(參照圖8A)。
作為半導體層210a、210b,例如可以使用氧化物半導體。較佳的是,作為能夠應用於半導體層210a、210b的氧化物半導體至少包括包含銦(In)、鋅(Zn)及M(Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的以In-M-Zn氧化物表示的層。或者,較佳為包含In和Zn的兩者。另外,為了減少使用該氧化物半導體的電晶體的電特性不均勻,除了上述元素以外,還包含穩定劑(stabilizer)是較佳的。
作為穩定劑,可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外,作為其他穩定劑,可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
例如,作為氧化物半導體,可以使用:氧化銦、氧化錫、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、 In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
注意,在此,例如In-Ga-Zn氧化物是指作為主要成分包含In、Ga和Zn的氧化物,對In、Ga、Zn的比率沒有限制。另外,也可以包含In、Ga、Zn以外的金屬元素。此外,在本說明書等中,將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
另外,也可以使用以InMO3(ZnO)m(m>0,且m不是整數)表示的材料。注意,M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外,也可以使用以In2SnO5(ZnO)n(n>0,且n是整數)表示的材料。
另外,當形成氧化物半導體時,較佳為使用濺射法。作為濺射法,可以使用RF濺射法、DC濺射法、AC濺射法等。尤其較佳為使用DC濺射法,因為其可以降低成膜時產生的塵屑並可以使厚度分佈均勻。
在此,對氧化物半導體膜的結構進行說明。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜 、微晶氧化物半導體膜及非晶氧化物半導體膜等。
首先,對CAAC-OS膜進行說明。
CAAC-OS膜是包括c軸配向的多個結晶部的氧化物半導體膜之一。
在CAAC-OS膜的穿透式電子顯微鏡(TEM:Transmission Electron Microscope)影像中,觀察不到結晶部與結晶部之間的明確的邊界,即晶界(grain boundary)。因此,在CAAC-OS膜中,不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面,根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是,在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知,CAAC-OS膜的結晶部具有配向性。
注意,在本說明書中,“平行”是指兩條直線形成的角度為-10°以上且10°以下,因此也包括角度為-5°以上且5°以下的情況。另外,“垂直”是指兩條直線形成 的角度為80°以上且100°以下,因此也包括角度為85°以上且95°以下的情況。
另外,包含在CAAC-OS膜中的大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此,有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。但是,有時包含在CAAC-OS膜中的多個結晶部聯結形成一個大結晶區。例如,在平面TEM影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如,當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時,在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS膜中的結晶具有c軸配向性,並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面,當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時,在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此,將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時,出現六個峰值。該六個峰值來源於相等於(110)面的結 晶面。另一方面,當該樣本是CAAC-OS膜時,即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知,在具有c軸配向的CAAC-OS膜中,雖然a軸及b軸的方向在結晶部之間不同,但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此,在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意,結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述,結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此,例如,當CAAC-OS膜的形狀因蝕刻等而發生改變時,結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外,CAAC-OS膜中的c軸配向的結晶部的分佈也可以不均勻。例如,當CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面附近產生的結晶生長而形成時,有時頂面附近的c軸配向的結晶部的比例會高於被形成面附近。另外,在對CAAC-OS膜添加雜質時,有時被添加雜質的區域變質,而部分性地形成c軸配向的結晶部的比例不同的區域。
注意,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,除了在2θ為31°附近的峰值之外,有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰 值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是,在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是,矽等元素因為其與氧的結合力比構成氧化物半導體膜的金屬元素與氧的結合力更強而成為從氧化物半導體膜奪取氧來使氧化物半導體膜的原子排列雜亂使得結晶性降低的主要因素。此外,鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大而在包含在氧化物半導體膜內部時成為使氧化物半導體膜的原子排列雜亂使得結晶性降低的主要因素。注意,包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外,CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如,氧化物半導體膜中的氧缺損有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有少載子發生源,因此可以具有較低的載子密度。因此,使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通特性)。此外,高純度本質或實質上高純度本質的氧化物半導體膜具有少載子陷阱。因 此,使用該氧化物半導體膜的電晶體的電特性變動小,而成為高可靠性電晶體。此外,被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放需要長時間,有時像固定電荷那樣動作。因此,使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外,在使用CAAC-OS膜的電晶體中,起因於可見光或紫外光的照射的電特性變動小。
接下來,說明微晶氧化物半導體膜。
在使用TEM觀察微晶氧化物半導體膜時的影像中,有時無法明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下,或1nm以上且10nm以下。尤其是,將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc:nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。另外,例如在使用TEM觀察nc-OS膜時,有時無法明確地確認到晶粒介面。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域,特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外,nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此,在膜整體中觀察不到配向性。所以,有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如,在藉由其中利用使用徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc- OS膜進行結構分析時,檢測不出表示結晶面的峰值。此外,在藉由使用其探針的直徑大於結晶部的電子束(例如,50nm以上)來獲得的nc-OS膜的選區電子繞射中,觀察到類似光暈圖案的繞射圖案。另一方面,在藉由使用其探針的直徑近於或小於結晶部的電子束(例如,1nm以上且30nm以下)來獲得的nc-OS膜的奈米束電子繞射圖案中,觀察到斑點。另外,在nc-OS膜的奈米束電子繞射圖案中,有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且,在nc-OS膜的奈米束電子繞射圖案中,有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是比非晶氧化物半導體膜規律性高的氧化物半導體膜。因此,nc-OS膜的缺陷能階密度比非晶氧化物半導體膜低。但是,nc-OS膜在不同的結晶部之間觀察不到晶面配向的規律性。所以,nc-OS膜的缺陷能階密度比CAAC-OS膜高。
注意,氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
另外,為了形成CAAC-OS膜,較佳為採用以下條件。
藉由降低成膜時的雜質的混入,可以抑制因雜質導致的結晶狀態的破壞。例如,可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)。另外,可以降低成膜氣體中的雜質。明確而言,使用露點為-80℃以 下,較佳為-100℃以下的成膜氣體。
此外,藉由增高成膜時的基板加熱溫度,在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言,在將基板加熱溫度設定為100℃以上且740℃以下,較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度,當平板狀的濺射粒子到達基板時,在基板上發生遷移,由此濺射粒子的平坦的面附著到基板。
較佳的是,藉由增高成膜氣體中的氧比例並對電力進行最優化,減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上,較佳為100vol.%。
下面,作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數混合,並進行加壓處理,然後在1000℃以上且1500℃以下的溫度下進行加熱處理,由此形成多晶In-Ga-Zn-O化合物靶材。另外,X、Y及Z為任意正數。在此,粉末的種類及混合粉末時的莫耳數比可以根據所製造的濺射靶材適當地改變。
接著,較佳為進行第一加熱處理。在250℃以上且650℃以下,較佳為300℃以上且500℃以下的溫度下,在惰性氣體氛圍下、包含10ppm以上的氧化氣體的氛圍下或者減壓狀態下進行第一加熱處理,即可。另外,為了填補脫離了的氧,也可以在惰性氣體氛圍下進行加熱 處理之後,在包含10ppm以上的氧化氣體氛圍下進行第一加熱處理。藉由第一加熱處理,可以提高用於半導體層210a、210b的氧化物半導體的結晶性,並且可以去除絕緣層206、208及半導體層210a、210b中的氫或水等雜質。另外,也可以在形成氧化物半導體層的蝕刻之前進行第一加熱製程。
另外,為了使以氧化物半導體層為通道的電晶體具有穩定的電特性,降低氧化物半導體層中的雜質濃度,使氧化物半導體層實現本質或實質上實現本質是有效的。在此,實質上本質是指氧化物半導體層的載子密度低於1×1017/cm3,較佳的是低於1×1015/cm3,更佳的是低於1×1013/cm3的狀態。
另外,在氧化物半導體層中,氫、氮、碳、矽以及除了主要成分以外的金屬元素都是雜質。例如,氫及氮形成施體能階,使得載子密度增大。另外,在氧化物半導體層中,矽形成雜質能階。有時該雜質能階成為陷阱,使電晶體的電特性劣化。
為了使氧化物半導體層實現本質或實質上本質,在利用SIMS的分析中,將矽濃度設定為低於1×1019atoms/cm3,較佳的是低於5×1018atoms/cm3,更佳的是低於1×1018atoms/cm3。另外,將氫濃度設定為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下。此外,將氮濃度設定為低於5×1019atoms/cm3,較佳 為5×1018atoms/cm3以下,更佳為1×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下。
另外,當氧化物半導體層包含結晶時,如果包含高濃度的矽或碳,則有時氧化物半導體層的結晶性降低。為了防止氧化物半導體層的結晶性的降低,可以將矽濃度設定為低於1×1019atoms/cm3,較佳的是低於5×1018atoms/cm3,更佳的是低於1×1018atoms/cm3。另外,可以將碳濃度設定為低於1×1019atoms/cm3,較佳的是低於5×1018atoms/cm3以下,更佳的是低於1×1018atoms/cm3
此外,將上述那樣的高度純化的氧化物半導體層用於通道形成區域的電晶體的關態電流(off-state current)極小,可以使根據電晶體的通道寬度被規格化的關態電流降低到幾yA/μm至幾zA/μm。
另外,在氧化物半導體層中,藉由降低層中的局部能階密度,可以使使用氧化物半導體層的電晶體具有穩定的電特性。此外,為了使電晶體具有穩定的電特性,可以將氧化物半導體層中的藉由CPM測量(CPM:Constant Photocurrent Method)獲得的起因於局部能階密度的吸收係數設定為低於1×10-3/cm,較佳的是低於3×10-4/cm。
接著,藉由第三構圖在絕緣層208上形成遮罩,並對不被該遮罩覆蓋的區域進行蝕刻,由此去除保護電路106上的絕緣層208的一部分及連接部109上的絕緣層206、208的一部分。另外,也可以在形成半導體層 210a、210b之前形成開口部207a、207b(參照圖8B)。
另外,藉由使用多色調遮罩,可以在第三構圖中形成遮罩。多色調遮罩是指能夠以如下三個級別進行曝光的遮罩,即曝光部分、中間曝光部分以及未曝光部分。並且,多色調遮罩是所透過的光具有多種強度的曝光遮罩。藉由進行一次曝光及顯影製程,可以形成具有多種(典型為兩種)厚度區域的光阻遮罩。因此,藉由使用多色調遮罩,可以削減曝光遮罩的數量。作為多色調遮罩,可以舉出半色調遮罩或灰色調遮罩等。
藉由在第三構圖中使用多色調遮罩,可以在不同的深度方向形成開口部207a、207b。由此,可以實現在開口部207a中絕緣層206被露出且在開口部207b中導電層204d被露出的結構。另外,開口部207a、207b的形成方法不侷限於此,例如可以使用不同的遮罩進行構圖。
由此,形成在像素部102及驅動電路部104中的絕緣層206、208可以用作疊層的閘極絕緣層。另外,形成在保護電路106中的絕緣層206可以用作電阻元件。
接著,在絕緣層206、208、半導體層210a、210b及導電層204d上形成導電膜,並將該導電膜加工為所希望的區域,由此形成導電層212a、212b、212c、212d、212e、212f。另外,藉由第四構圖在所希望的區域上形成遮罩,並對不被該遮罩覆蓋的區域進行蝕刻,由此 形成導電層212a、212b、212c、212d、212e、212f(參照圖9A)。
另外,藉由上述製程,可以將保護電路106所具有的導電層212a、像素部102所具有的導電層212d、212e及驅動電路部104所具有的導電層212b、212c形成在同一平面上。
導電層212a、212b、212c、212d、212e、212f作為導電材料使用由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢構成的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如,可以舉出如下結構:在鋁膜上層疊鈦膜的兩層結構;在鎢膜上層疊鈦膜的兩層結構;在銅-鎂-鋁合金膜上層疊銅膜的兩層結構;在鈦膜或氮化鈦膜上層疊鋁膜或銅膜,在其上還形成鈦膜或氮化鈦膜的三層結構;以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜,在其上還形成鉬膜或氮化鉬膜的三層結構等。另外,還可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。此外,導電層212a、212b、212c、212d、212e、212f例如可以使用濺射法形成。
另外,雖然在本實施方式中在半導體層210a、210b上形成導電層212b、212c、212d、212e,但是也可以在絕緣層208與半導體層210a、210b之間設置導電層212b、212c、212d、212e。
接著,以覆蓋絕緣層208、半導體層210a、210b及導電層212a、212b、212c、212d、212e、212f的 方式形成絕緣層214、216(參照圖9B)。
為了提高與用作半導體層210a、210b的氧化物半導體之間的介面特性,作為絕緣層214可以使用包含氧的無機絕緣材料。另外,作為絕緣層216,較佳為使用從外部混入到用作半導體層210a、210b的氧化物半導體中的雜質諸如水分等少的材料,例如可以使用包含氮的無機絕緣材料。例如,絕緣層214、216可以使用PE-CVD法形成。
作為一個例子,絕緣層214可以使用厚度為150nm以上且400nm以下的氧化矽膜、氧氮化矽膜、氧化鋁膜等,絕緣層216可以使用厚度為150nm以上且400nm以下的氮化矽膜、氮氧化矽膜等。在本實施方式中,作為絕緣層214使用厚度為300nm的氧氮化矽膜,作為絕緣層216使用厚度為150nm的氮化矽膜。此時,氮化矽膜用作防止水分侵入到半導體層210a、210b的阻擋層。為了提高阻擋性,較佳的是,在高溫度下形成該氮化矽膜,例如,較佳的是,在基板溫度為100℃以上且低於基板的應變點,更佳為300℃以上且400℃以下的溫度下加熱來形成。另外,當在高溫度下進行成膜時,有時氧從用作半導體層210a、210b的氧化物半導體脫離而發生載子濃度上升的現象。因此,將加熱溫度設定為不發生這種現象的溫度。
接著,在絕緣層216上形成絕緣層218(參照圖10A)。
作為絕緣層218,可以使用具有耐熱性的有機材料如丙烯酸類樹脂、聚醯亞胺類樹脂、苯並環丁烯類樹脂、聚醯胺類樹脂、環氧樹脂等。另外,也可以藉由層疊多個由上述材料形成的絕緣膜來形成絕緣層218。藉由使用絕緣層218,可以使電晶體等的凹凸平坦化。絕緣層218例如可以使用旋塗法形成。
另外,作為可以用作絕緣層218的丙烯酸類樹脂,例如較佳為使用吸水性低且膜中的脫氣體成分(例如,H2O、C、F等)的釋放較少的材料。
接著,藉由第五構圖在絕緣層218上形成遮罩,並對不被該遮罩覆蓋的區域進行蝕刻,由此形成開口部219a、219b、219c(參照圖10B)。
另外,以到達導電層212b、212d、212e的方式形成開口部219a、219b、219c。
接著,以填充開口部219a、219b、219c的方式形成導電膜,並將該導電膜加工為所希望的區域,由此形成導電層220a、220b、220c。另外,藉由第六構圖在所希望的區域形成遮罩,並對不被該遮罩覆蓋的區域進行蝕刻,由此形成導電層220a、220b、220c(參照圖11)。
作為導電層220a、220b、220c,可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。另外,導電層 220a、220b、220c例如可以使用濺射法形成。
藉由上述製程,可以在基板202上形成具有電晶體的像素部及驅動電路部、保護電路。另外,在本實施方式所示的製程中,可以藉由第一至第六構圖,即,使用六個遮罩同時形成電晶體及保護電路。
下面,對在以與基板202對置的方式設置的基板252上形成的結構進行說明。
首先,準備基板252。作為基板252,可以使用用於基板202的材料。接著,在基板252上形成有色層254和絕緣層256(參照圖12A)。
有色層254只要能夠透過特定的波長區域的光即可,例如可以使用透過紅色波長區域的光的紅色(R)濾色片、透過綠色波長區域的光的綠色(G)濾色片、透過藍色波長區域的光的藍色(B)濾色片等。藉由使用公知的材料利用印刷法、噴墨法、使用光微影法技術的蝕刻方法等來將各濾色片形成在所希望的位置。另外,作為絕緣層256,例如可以使用丙烯酸類樹脂等的絕緣膜。
接著,在絕緣層256上形成導電層258(參照圖12B)。作為導電層258,可以使用用於導電層220a、220b、220c的材料。
接著,在基板202與基板252之間形成液晶層260。作為液晶層260的形成方法,可以使用分配器法(滴落法)或在將基板202貼合到基板252之後利用毛細 現象注入液晶的注入法。
藉由上述製程,可以製造圖6所示的顯示裝置。
另外,本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4
在本實施方式中,參照圖13A和圖13B對能夠用於圖1A所示的顯示裝置的像素電路108的結構進行說明。
在圖1A所示的顯示裝置中,像素電路108可以具有圖13A所示的結構。
圖13A所示的像素電路108具有液晶元件130、電晶體131_1和電容元件133_1。
根據像素電路108的規格適當地設定液晶元件130的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件130的配向狀態。此外,也可以對多個像素電路108的每一個所具有的液晶元件130的一對電極中的一個電極供應共同電位(公共電位)。此外,也可以對各行的像素電路108的每一個所具有的液晶元件130的一對電極中的一個電極供應不同電位。
例如,作為具備液晶元件130的顯示裝置的驅動方法也可以使用如下模式:TN模式;STN模式;VA模式;ASM(Axially Symmetric Aligned Micro-cell:軸對稱排列微單元)模式;OCB(Optically Compensated Birefringence:光學補償彎曲)模式;FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式;AFLC(AntiFerroelectric Liquid Crystal:反鐵電液晶)模式;MVA(Multi-Domain Vertical Alignment:多域垂直配向)模式;PVA(Patterned Vertical Alignment:垂直配向構型)模式;IPS模式;FFS模式;或TBA(Transverse Bend Alignment:橫向彎曲配向)模式等。另外,作為顯示裝置的驅動方法,除了上述驅動方法之外,還有ECB(Electrically Controlled Birefringence:電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal:聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal:聚合物網路型液晶)模式、賓主模式等。但是,不侷限於此,作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
此外,也可以由包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快,為1msec以下,並且由於其具有光學各向同性,所以不需要配向處理,且視角依賴性小。
在第m行第n列的像素電路108中,電晶體131_1的源極和汲極中的一方與資料線DL_n電連接,源極和汲極中的另一方與液晶元件130的一對電極中的另一個電極電連接。此外,電晶體131_1的閘極與掃描線GL_m電連接。電晶體131_1具有藉由成為導通狀態或截止狀態而對資料信號的資料的寫入進行控制的功能。
電容元件133_1的一對電極中的一個電極與供應電位的佈線(以下,稱為電位供應線VL)電連接,另一個電極與液晶元件130的一對電極中的另一個電極電連接。此外,根據像素電路108的規格適當地設定電位供應線VL的電位的值。電容元件133_1用作儲存被寫入的資料的儲存電容器。
例如,在具有圖13A的像素電路108的顯示裝置中,藉由閘極驅動器104a依次選擇各行的像素電路108,並使電晶體131_1成為導通狀態而寫入資料信號的資料。
當電晶體131_1成為截止狀態時,被輸入資料的像素電路108成為保持狀態。藉由按行依次進行上述步驟,可以顯示影像。
此外,圖13B所示的像素電路108具備電晶體131_2、電容元件133_2、電晶體134以及發光元件135。
電晶體131_2的源極和汲極中的一方與被施加資料信號的佈線(以下,稱為資料線DL_n)電連接。並且,電晶體131_2的閘極與被施加閘極信號的佈線(以下,稱為掃描線GL_m)電連接。
電晶體131_2具有藉由成為導通狀態或截止狀態而對資料信號的資料的寫入進行控制的功能。
電容元件133_2的一對電極中的一個電極與被施加電源的佈線(以下,稱為電源線VL_a)電連接, 另一個電極與電晶體131_2的源極和汲極中的另一方電連接。
電容元件133_2用作儲存被寫入的資料的儲存電容器。
電晶體134的源極和汲極中的一方與電源線VL_a電連接。並且,電晶體134的閘極與電晶體131_2的源極和汲極中的另一方電連接。
發光元件135的陽極和陰極中的一方與電源線VL_b電連接,另一方與電晶體134的源極和汲極中的另一方電連接。
作為發光元件135,例如可以使用有機電致發光元件(也稱為有機EL元件)等。但是,發光元件135不侷限於此,也可以採用由無機材料構成的無機EL元件。
此外,對電源線VL_a和電源線VL_b中的一方施加高電源電位VDD,對另一方施加低電源電位VSS。
在具備圖13B所示的像素電路108的顯示裝置中,使用閘極驅動器104a依次選擇各行的像素電路108,藉由使電晶體131_2成為導通狀態而寫入資料信號的資料。
當電晶體131_2成為截止狀態時,被輸入資料的像素電路108成為保持狀態。而且,根據被輸入的資料信號的電位控制流過電晶體134的源極與汲極之間的電 流量,發光元件135以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟,可以顯示影像。
此外,在本說明書等中,顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或各種元件。作為顯示元件、顯示裝置、發光元件或發光裝置的一個例子,有對比度、亮度、反射率、透射率等因電磁作用而變化的顯示媒體,如EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示面板(PDP)、數位微鏡設備(DMD)、壓電陶瓷顯示器、碳奈米管等。作為使用EL元件的顯示裝置的一個例子,有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子,有場致發射顯示器(FED)或SED方式平面型顯示器(SED:Surface-conduction Electron-emitter Display:表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子,有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子,有電子紙等。
作為EL元件的一個例子,可以舉出具有陽極、陰極、夾在陽極與陰極之間的EL層的元件等。作為EL 層的一個例子,有利用來自單重態激子的發光(螢光)的層、利用來自三重態激子的發光(磷光)的層、包括利用來自單重態激子的發光(螢光)和來自三重態激子的發光(磷光)的層、由有機物形成的層、由無機物形成的層、包括由有機物和無機物形成的層、包含高分子材料的層、包含低分子材料的層或者包含高分子材料和低分子材料的層等。然而,不侷限於此,作為EL元件可以使用各種元件。
作為液晶元件的一個例子,有利用液晶的光學調變作用來控制光的透過或非透過的元件。該元件可以由一對電極及液晶層構成。另外,液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。另外,明確而言,作為液晶元件的一個例子,可以舉出向列液晶、膽固醇相(cholesteric)液晶、近晶液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、強介電液晶、反強介電液晶、主鏈型液晶、側鏈型高分子液晶、電漿定址液晶(PALC)、香蕉型液晶等。
作為電子紙的顯示方法的一個例子,可以使用:利用分子來進行顯示的裝置(如光學各向異性、染料分子配向等);利用粒子來進行顯示的裝置(如電泳、粒子移動、粒子旋轉、相變等);藉由使薄膜的一端移動而進行顯示的裝置;利用分子的發色/相變來進行顯示的裝置;藉由分子的光吸收而進行顯示的裝置;電子和電洞相 結合而藉由自發光來進行顯示的裝置;等。明確而言,作為電子紙的顯示方法的一個例子,有微囊型電泳、水平移動型電泳、垂直移動型電泳、球狀扭轉球、磁性扭轉球、圓柱扭轉球方式、帶電色粉、電子粉粒狀材料、磁泳型、磁熱敏式、電潤濕、光散射(透明/白濁變化)、膽固醇相液晶/光導電層、膽固醇相液晶、雙穩態向列液晶、強介電液晶、二色性色素.液晶分散型、可動薄膜、利用無色染料的著色和去色、光致變色、電致變色、電沉積、撓性有機EL等。然而,不侷限於此,作為電子紙及其顯示方法,可以使用各種電子紙及顯示方法。在此,藉由使用微囊型電泳,可以解決遷移粒子的凝集和沉澱。電子粉粒狀材料具有高速回應性、高反射率、廣視角、低耗電量、儲存性等的優點。
另外,本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
在本實施方式中,參照圖14A至圖14D對能夠用於圖6所示的顯示裝置的像素部102的結構進行說明。
圖14A是能夠用於像素部102的電晶體的結構的一部分的俯視圖,圖14B是相當於沿著圖14A的點劃線A1-A2的剖面圖的圖。另外,圖14C是能夠用於像素部102的電晶體的結構的一部分的俯視圖,圖14D是相當於沿著圖14C的點劃線B1-B2的剖面圖的圖。此外, 具有與上述實施方式所說明的部分相同的功能的部分由相同的元件符號及相同的陰影而省略詳細說明。
另外,在圖14A和圖14C所示的俯視圖中,為了避免繁雜而省略絕緣層206、208、214、216、218等進行圖示。
圖14A和圖14B所示的能夠用於像素部102的電晶體包括:形成在基板202上的導電層204a;形成在基板202及導電層204a上的絕緣層206、208;形成在絕緣層208上的半導體層210a;以及與半導體層210a電連接的導電層212d、212e。
另外,在上述電晶體的上方形成有絕緣層214、216、218,導電層212e藉由形成在絕緣層214、216、218中的開口部與導電層220c電連接。
圖14A和圖14B所示的結構與圖6所示的結構之間的不同之處在於導電層220c的位置。明確而言,在圖14A和圖14B所示的結構中,在一部分重疊於半導體層210a的區域中配置導電層220c。
藉由採用圖14A和圖14B所示的結構,可以使像素部102中的電晶體上方的過電流釋放到導電層220c。
圖14C和圖14D所示的能夠用於像素部102的電晶體包括:形成在基板202上的導電層204a;形成在基板202及導電層204a上的絕緣層206、208;形成在絕緣層208上的半導體層210a;以及與半導體層210a電 連接的導電層212d、212e。
另外,在上述電晶體的上方形成有絕緣層214、216、218,導電層212e藉由形成在絕緣層214、216、218中的開口部與導電層220c電連接。
圖14C和圖14D所示的結構與圖6所示的結構之間的不同之處在於絕緣層208的位置。明確而言,在圖14C和圖14D所示的結構中,絕緣層208的側端部與半導體層210a的側端部形成於大致相同的位置。例如,藉由利用形成半導體層210a時的遮罩對絕緣層208的一部分進行蝕刻,可以實現圖14C和圖14D所示的結構。
藉由採用圖14C和圖14D所示的結構,例如可以將導電層220c中的帶電的電荷藉由導電層212e及絕緣層206釋放到導電層204a。
另外,本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在本實施方式中,參照圖15A至圖17C對能夠用作圖1A和圖1B所示的保護電路106的結構進行說明。
圖15A和圖15B是能夠用作保護電路106的元件的俯視圖,圖15C是相當於沿著圖15A的點劃線C1-C2、C3-C4的剖面圖的圖,圖15D是相當於沿著圖15B的點劃線D1-D2、D3-D4的剖面圖的圖。
圖15A和圖15C示出能夠用作保護電路106 的電阻元件。另外,圖15A和圖15C所示的電阻元件包括:形成在基板202上的絕緣層206、208;形成在絕緣層208上的半導體層210c;以及與半導體層210c電連接的導電層212g、212h。
圖15B和圖15D示出能夠用作保護電路106的電阻元件。另外,圖15B和圖15D所示的電阻元件包括:形成在基板202上的絕緣層206、208;形成在絕緣層208上的半導體層210c及導電層212g、212h;形成在絕緣層208、半導體層210c及導電層212g、212h上的絕緣層214、216、218;形成在絕緣層218上且將導電層212g與半導體層210c電連接的導電層220d;以及形成在絕緣層218上且將導電層212h與半導體層210c電連接的導電層220e。
在上述電阻元件中,可以將半導體層210c用作電阻元件。另外,藉由作為半導體層210c採用圖15A和圖15B所示的結構,可以控制電阻率。
另外,圖16A、圖16B和圖16C示出能夠用作保護電路106的電路結構的一個例子。
圖16A所示的電路結構包括佈線451、452、481和電晶體402、404。
在電晶體402中,用作源極電極的第一端子與用作閘極電極的第二端子電連接,用作汲極電極的第三端子與佈線451電連接。另外,電晶體402的第一端子與佈線481電連接。在電晶體404中,用作源極電極的第一 端子與用作閘極電極的第二端子電連接,用作汲極電極的第三端子與佈線452電連接。另外,電晶體404的第一端子與佈線481電連接。
圖16B所示的電路結構包括佈線453、454、482、483、484及電晶體406、408、410、412。
在電晶體406中,用作源極電極的第一端子與用作閘極電極的第二端子電連接,用作汲極電極的第三端子與佈線483電連接。另外,電晶體406的第一端子與佈線482電連接。
在電晶體408中,用作源極電極的第一端子與用作閘極電極的第二端子電連接,用作汲極電極的第三端子與佈線484電連接。另外,電晶體408的第一端子與佈線483電連接。
在電晶體410中,用作源極電極的第一端子與用作閘極電極的第二端子電連接,用作汲極電極的第三端子與佈線482電連接。另外,電晶體410的第一端子與佈線483電連接。
在電晶體412中,用作源極電極的第一端子與用作閘極電極的第二端子電連接,用作汲極電極的第三端子與佈線483電連接。另外,電晶體412的第一端子與佈線484電連接。
圖16C所示的電路結構包括佈線455、456、485、486和電晶體414、416。
在電晶體414中,用作源極電極的第一端子 與用作閘極電極的第二端子電連接,用作汲極電極的第三端子與佈線485電連接。另外,電晶體414的第一端子與佈線486電連接。
在電晶體416中,用作源極電極的第一端子與用作閘極電極的第二端子電連接,用作汲極電極的第三端子與佈線486電連接。另外,電晶體416的第一端子與佈線485電連接。
作為能夠用於本發明的一個方式的保護電路106,也可以使用如圖16A、圖16B和圖16C所示的電路結構那樣的二極體連接的電晶體。
另外,在圖16A、圖16B和圖16C所示的電路結構中,藉由作為用作源極電極的第一端子與用作閘極電極的第二端子之間的連接採用圖17A至圖17C所示的結構,可以任意控制電阻率。
圖17A示出能夠用作保護電路106的電阻元件。另外,圖17A所示的電阻元件包括:形成在基板202上的導電層204e;形成在基板202及導電層204e上的絕緣層206、208;形成在絕緣層208上的半導體層210d;與半導體層210d電連接的導電層212i;形成在絕緣層208、半導體層210d、導電層212i上的絕緣層214、216、218;形成在絕緣層218上且將半導體層210d與導電層204e電連接的導電層220f。
圖17B示出能夠用作保護電路106的電阻元件。另外,圖17B所示的電阻元件包括:形成在基板202 上的導電層204e;形成在基板202及導電層204e上的絕緣層206、208;形成在絕緣層208上的半導體層210d及導電層212j;形成在絕緣層208、半導體層210d及導電層212j上的絕緣層214、216、218;形成在絕緣層218上且將導電層212j與半導體層210d電連接的導電層220g;以及形成在絕緣層218上且將導電層204e與半導體層210d電連接的導電層220h。
圖17C示出能夠用作保護電路106的電阻元件。另外,圖17C所示的電阻元件包括:形成在基板202上的導電層204e;形成在基板202及導電層204e上的絕緣層206、208;形成在絕緣層208上的半導體層210d和導電層212j;與半導體層210d電連接的導電層212k;形成在絕緣層208、半導體層210d、導電層212j及導電層212k上的絕緣層214、216、218;形成在絕緣層218上且將導電層212j與半導體層210d電連接的導電層220i;以及形成在絕緣層218上且將導電層212k與半導體層210d電連接的導電層220j。
作為用於圖15A至圖17C所說明的電阻元件的半導體層210c、210d,可以使用用於上述實施方式所示的半導體層210a、210b的材料。另外,也可以在與半導體層210a、210b的形成製程相同的製程中形成半導體層210c、210d。
另外,作為用於圖15A至圖17C所說明的電阻元件的導電層212g、212h、212i、212j、212k,可以使 用用於上述實施方式所示的導電層212a、212b、212c、212d、212e、212f的材料。此外,也可以在與導電層212a、212b、212c、212d、212e、212f的形成製程相同的製程中形成導電層212g、212h。
另外,作為用於圖15A至圖17C所說明的電阻元件的導電層220d、220e、220f、220g、220h、220i、220j,可以使用用於上述實施方式所示的導電層220a、220b、220c的材料。此外,也可以在與導電層220a、220b、220c的形成製程相同的製程中形成導電層220d、220e。
如此,作為用於保護電路的導電層,可以使用用作電晶體的閘極電極的導電層和用作電晶體的源極電極及汲極電極的導電層等。例如,圖17B所示的保護電路106的結構也可以表示為如下。
圖17B所示的保護電路106包括:與閘極電極形成在同一表面上的第一導電層(導電層204e);第一導電層(導電層204e)上的第一絕緣層(絕緣層206、208);形成在第一絕緣層(絕緣層206、208)上且位於與第一導電層(導電層204e)重疊的位置的氧化物半導體層(半導體層210d);氧化物半導體層(半導體層210d)上的第二絕緣層(絕緣層214、216、218);以及第二絕緣層(絕緣層214、216、218)上的第二導電層(導電層220g、220h),其中,第二導電層(導電層220g、220h)在形成在第二絕緣層(絕緣層214、216、 218)中的開口部中與氧化物半導體層(半導體層210d)電連接。
另外,本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中,參照圖18A至圖18D對能夠用於實施方式1的圖1A所示的顯示裝置的像素部102及驅動電路部104的電晶體的結構進行說明。
圖18A所示的電晶體包括:形成在基板202上的導電層204c;形成在基板202及導電層204c上的絕緣層206、208;形成在絕緣層208上的氧化物疊層211;以及形成在絕緣層208及氧化物疊層211上的導電層212d、212e。另外,作為圖18A所示的電晶體,也可以採用包括形成在該電晶體上,更詳細地說形成在絕緣層208、氧化物疊層211及導電層212d、212e上的絕緣層214、216、218的結構。
另外,根據用於導電層212d、212e的導電膜的種類,有時從氧化物疊層211的一部分奪取氧或者形成混合層,使氧化物疊層211中形成n型區域209。在圖18A中,n型區域209可能形成在氧化物疊層211中的與導電層212d、212e接觸的介面附近的區域中。另外,n型區域209可以用作源極區及汲極區。
另外,在圖18A所示的電晶體中,導電層 204c用作閘極電極,導電層212d用作源極電極或汲極電極,導電層212e用作源極電極或汲極電極。
注意,在圖18A所示的電晶體中,與導電層204c重疊的區域的氧化物疊層211的導電層212d與導電層212e之間的間隔被稱為通道長度。注意,通道形成區是指氧化物疊層211中的與導電層204c重疊且夾在導電層212d和導電層212e之間的區域。此外,通道是指在通道形成區中電流主要流過的區域。
在此,參照圖18B對氧化物疊層211進行詳細說明。
圖18B是圖18A所示的氧化物疊層211的由虛線圍繞的區域的放大圖。氧化物疊層211包括氧化物半導體層211a和氧化物層211b。
氧化物半導體層211a較佳為包括至少包含銦(In)、鋅(Zn)及M(Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的以In-M-Zn氧化物表示的層。另外,作為氧化物半導體層211a,適當地援用能夠用於上述實施方式所示的半導體層210a、210b的氧化物半導體材料或形成方法等。
氧化物層211b由構成氧化物半導體層211a的元素中的一種以上構成。另外,氧化物層211b是其導帶底端的能量比氧化物半導體層211a的導帶底端的能量近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV 以下的氧化物膜。此時,當對用作閘極電極的導電層204c施加電場時,在氧化物疊層211中的導帶底端的能量小的氧化物半導體層211a中形成通道。換言之,藉由在氧化物半導體層211a與絕緣層214之間具有氧化物層211b,可以在不與絕緣層214接觸的氧化物半導體層211a中形成電晶體的通道。另外,由構成氧化物半導體層211a的元素中的一種以上構成氧化物層211b,由此在氧化物半導體層211a與氧化物層211b之間不容易發生介面散射。因此,因為在氧化物半導體層211a與氧化物層211b之間不阻礙載子的移動,從而電晶體的場效移動率得到提高。另外,在氧化物半導體層211a與氧化物層211b之間不容易產生介面能階。當在氧化物半導體層211a與氧化物層211b之間具有介面能階時,有時形成以該介面為通道的臨界電壓不同的第二電晶體,使電晶體的外觀上的臨界電壓發生變動。因此,藉由設置氧化物層211b,可以降低電晶體的臨界電壓等電特性的不均勻。
氧化物層211b包括至少包含以In-M-Zn氧化物(M為Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等)表示且M的原子數比高於氧化物半導體層211a的氧化物層。明確而言,作為氧化物層211b,使用與氧化物半導體層211a相比包含1.5倍以上、較佳為2倍以上、更佳為3倍以上的高原子數比的上述元素的氧化物層。上述元素與氧的鍵合比銦與氧的鍵合堅固,所以具有抑制在氧化物層中產生氧缺損的功能。就是說,與氧化物半導體 層211a相比,氧化物層211b不容易產生氧缺損。
就是說,在氧化物半導體層211a、氧化物層211b為至少包含銦、鋅及M(Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物的情況下,當將氧化物層211b的原子數比設定為In:M:Zn=x1:y1:z1並且將氧化物半導體層211a的原子數比設定為In:M:Zn=x2:y2:z2時,y1/x1較佳為大於y2/x2。將y1/x1設定為y2/x2的1.5倍以上,較佳為2倍以上,更佳為3倍以上。此時,在氧化物半導體層211a中,當y2為x2以上時可以使電晶體具有穩定的電特性。但是,當y2為x2的3倍以上時電晶體的場效移動率變低,所以y2較佳為小於x2的3倍。
另外,當氧化物半導體層211a為In-M-Zn氧化物時,作為In和M的原子數比率,較佳為In為25atomic%以上且M低於75atomic%,更佳為In為34atomic%以上且M低於66atomic%。此外,當氧化物層211b為In-M-Zn氧化物時,作為In和M的原子數比率,較佳為In低於50atomic%且M為50atomic%以上,更佳為In低於25atomic%且M為75atomic%以上。
作為氧化物半導體層211a及氧化物層211b,例如可以使用包含銦、鋅及鎵的氧化物半導體。明確而言,作為氧化物半導體層211a,可以使用In:Ga:Zn=1:1:1[原子數比]的In-Ga-Zn氧化物、In:Ga:Zn=3:1:2[原子數比]的In-Ga-Zn氧化物或具有與其相近組成的氧化 物,並且,作為氧化物層211b,可以使用In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物、In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物、In:Ga:Zn=1:9:6[原子數比]的In-Ga-Zn氧化物或具有與其相近組成的氧化物。
另外,將氧化物半導體層211a的厚度設定為3nm以上且200nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且50nm以下。此外,將氧化物層211b的厚度設定為3nm以上且100nm以下,較佳為3nm以上且50nm以下。
接著,參照圖18C和圖18D對氧化物疊層211的帶結構進行說明。
作為一個例子,使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物半導體層211a,使用能隙為3.5eV的In-Ga-Zn氧化物作為氧化物層211b。利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。
氧化物半導體層211a及氧化物層211b的真空能階和價電子帶上端的能量差(也稱為游離電位)分別為8eV及8.2eV。另外,關於真空能階和價帶頂端之間的能量差,利用紫外線光電子能譜(UPS:Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)進行測量。
因此,氧化物半導體層211a及氧化物層211b 的真空能階與導帶底端之間的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖18C意圖性地示出氧化物疊層211的帶結構的一部分。在此,對以與氧化物疊層211接觸的方式設置氧化矽膜的情況進行說明。圖18C所示的EcI1表示氧化矽膜的導帶底端的能量,EcS1表示氧化物半導體層211a的導帶底端的能量,EcS2表示氧化物層211b的導帶底端的能量,EcI2表示氧化矽膜的導帶底端的能量。另外,在圖18A中,EcI1相當於絕緣層208,在圖18A中,EcI2相當於絕緣層214。
如圖18C所示,在氧化物半導體層211a及氧化物層211b中,導帶底端的能量沒有能障而平緩地變化。換言之,可以說導帶底端的能量連續地變化。這可以說是因為如下緣故:氧化物層211b包含與氧化物半導體層211a共通的元素,氧在氧化物半導體層211a與氧化物層211b之間移動,由此形成混合層。
從圖18C可知,氧化物疊層211的氧化物半導體層211a成為阱(well),在使用氧化物疊層211的電晶體中通道區形成在氧化物半導體層211a中。另外,由於氧化物疊層211的導帶底端的能量連續地變化,也可以說氧化物半導體層211a和氧化物層211b連續地接合。
另外,如圖18C所示那樣,雖然在氧化物層211b與絕緣層214之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階,但是藉由設置氧化物層211b,可 以使氧化物半導體層211a與該陷阱能階離開。注意,當EcS1與EcS2之間的能量差小時,有時氧化物半導體層211a的電子越過該能量差到達陷阱能階。電子被陷阱能階俘獲,在絕緣層介面產生負的固定電荷,這導致電晶體的臨界電壓漂移到正的方向。因此,藉由將EcS1與EcS2之間的能量差設定為0.1eV以上,較佳為0.15eV以上,電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性,所以是較佳的。
圖18D意圖性地示出氧化物疊層211的帶結構的一部分,其是圖18C所示的帶結構的變形例子。在此,對以與氧化物疊層211接觸的方式設置氧化矽膜的情況進行說明。圖18D所示的EcI1表示氧化矽膜的導帶底端的能量,EcS1表示氧化物半導體層211a的導帶底端的能量,EcI2表示氧化矽膜的導帶底端的能量。另外,在圖18A中,EcI1相當於絕緣層208,在圖18A中,EcI2相當於絕緣層214。
在圖18A所示的電晶體中,當形成導電層212d、212e時,有時氧化物疊層211的上方,即氧化物層211b被蝕刻。但是,當形成氧化物層211b時,有時在氧化物半導體層211a的頂面形成氧化物半導體層211a和氧化物層211b的混合層。
例如,在氧化物半導體層211a為In:Ga:Zn=1:1:1[原子數比]的In-Ga-Zn氧化物或In:Ga:Zn=3:1:2[原子數比]的In-Ga-Zn氧化物並且氧化物層 211b為In:Ga:Zn=1:3:2[原子數比]的In-Ga-Zn氧化物或In:Ga:Zn=1:6:4[原子數比]的In-Ga-Zn氧化物的情況下,與氧化物半導體層211a相比,氧化物層211b的Ga的含量多,所以在氧化物半導體層211a的頂面可能形成與GaOx層或氧化物半導體層211a相比包含更多的Ga的混合層。
因此,即使氧化物層211b被蝕刻,EcS1的位於EcI2一側的導帶底端的能量也會變高,有時成為圖18D所示的帶結構。
另外,本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中,參照圖19對能夠用於實施方式1的圖1A所示的顯示裝置的連接端子部的結構進行說明。此外,具有與上述實施方式所說明的部分相同的功能的部分由相同的元件符號及相同的陰影而省略詳細說明。
能夠用於圖19所示的顯示裝置的連接端子部103包括:形成在基板202上的絕緣層206、208;形成在絕緣層208上的導電層212m;以及形成在絕緣層208上的絕緣層214、216。另外,在絕緣層214、216中形成有到達導電層212m的開口部,導電層212m藉由各向異性導電劑262與FPC264所具有的端子電連接。
另外,在連接端子部103中,在絕緣層216 上形成有密封材料266。藉由密封材料266,在基板202與基板252之間密封有液晶層260。
另外,作為絕緣層206、208,可以援用上述實施方式所示的材料。
另外,導電層212m可以使用與形成在保護電路106及驅動電路部104中的導電層212a、212b、212c相同的導電膜形成。
各向異性導電劑262是使對熱固性或熱固性及光固化性的樹脂混合導電粒子的膏狀或片狀的材料固化的導電劑。各向異性導電劑262藉由光照射或熱壓接合成成為呈現各向異性的導電材料。作為用於向異性導電劑262的導電粒子,例如可以使用由薄膜狀的金屬諸如Au、Ni、Co等覆蓋球狀的有機樹脂的粒子。
如本實施方式所示,藉由在連接端子部103與驅動電路部104之間設置本發明的一個方式的保護電路106,例如可以保護驅動電路部104避免受到當貼合FPC264時產生的靜電等導致的過電流的影響。因此,可以提供一種可靠性高的顯示裝置。
注意,本說明書中的顯示裝置是指影像顯示裝置或光源(包括照明設備)。另外,顯示裝置還包括:安裝有諸如FPC或TCP的連接器的模組;在TCP的端部設置有印刷線路板的模組;或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
另外,本實施方式所示的結構等可以與其他 實施方式所示的結構適當地組合而實施。
實施方式9
在本實施方式中,參照圖20A至圖23對可以與本發明的一個方式的顯示裝置組合的觸摸感測器及顯示模組進行說明。
圖20A是示出觸摸感測器4500的結構例子的分解透視圖,圖20B是示出觸摸感測器4500的電極的結構例子的平面圖。另外,圖21是示出觸摸感測器4500的結構例子的剖面圖。
在圖20A和圖20B所示的觸摸感測器4500中,在基板4910上形成有配置在X軸方向上的多個導電層4510以及配置在與X軸方向交叉的Y軸方向上的多個導電層4520。圖20A和圖20B所示的觸摸感測器4500分開示出形成有多個導電層4510的平面圖與多個導電層4520的平面圖。
另外,圖21是圖20A和圖20B所示的觸摸感測器4500的導電層4510和導電層4520的交叉部分的等效電路圖。如圖21所示,在導電層4510與導電層4520的交叉部分形成電容4540。
另外,導電層4510、4520具有多個四邊形狀的導電膜連接的結構。多個導電層4510及多個導電層4520以導電膜的四邊形狀的部分的位置不重疊的方式設置。為了防止導電層4510接觸於導電層4520,在導電層 4510與導電層4520交叉的部分設置有絕緣膜。
另外,圖22是說明圖20A和圖20B所示的觸摸感測器4500的導電層4510與導電層4520之間的連接結構的一個例子的剖面圖,作為一個例子示出導電層4510(導電層4510a、4510b、4510c)與導電層4520交叉的部分的剖面圖。
如圖22所示,導電層4510由第一層的導電層4510a及導電層4510b以及絕緣層4810上的第二層的導電層4510c構成。導電層4510a藉由導電層4510c與導電層4510b連接。導電層4520由第一層的導電膜形成。以覆蓋導電層4510、4520及電極4710的方式形成有絕緣層4820。作為絕緣層4810、4820,例如可以形成氧氮化矽膜。另外,也可以在基板4910與導電層4510及電極4710之間形成由絕緣膜構成的基底膜。作為基底膜,例如可以形成氧氮化矽膜。
導電層4510和導電層4520由具有可見光透光性的導電材料形成。例如,作為具有透光性的導電材料,有包含氧化矽的氧化銦錫、氧化銦錫、氧化鋅、氧化銦鋅或添加有鎵的氧化鋅等。
導電層4510a與電極4710連接。電極4710構成用來與FPC連接的端子。與導電層4510同樣,導電層4520也連接到其他電極4710。電極4710例如可以使用鎢膜形成。
以覆蓋導電層4510、4520及電極4710的方 式形成有絕緣層4820。為了將電極4710與FPC電連接,在電極4710上的絕緣層4810及絕緣層4820中形成有開口。在絕緣層4820上,由黏合劑或黏合薄膜等貼合基板4920。藉由由黏合劑或黏合薄膜將基板4910一側安裝在顯示面板的濾色片基板,構成觸控面板。
接著,參照圖23對可以使用本發明的一個方式的顯示裝置的顯示模組進行說明。
圖23所示的顯示模組8000在上部覆蓋物8001與下部覆蓋物8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光單元8007、框架8009、印刷基板8010、電池8011。
上部覆蓋物8001及下部覆蓋物8002根據觸控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004可以使用電阻膜方式或靜電容量方式的觸控面板並重疊於顯示面板8006。此外,也可以使顯示面板8006的對置基板(密封基板)具有觸控面板的功能。另外,也可以在顯示面板8006的各像素內設置光感測器,而用作光學觸控面板。
背光單元8007具有光源8008。光源8008也可以設置在背光單元8007的端部,並使用光擴散板。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷基板8010的工作而產生的電磁波的電磁遮罩的功能。此外,框架8009具有放熱板 的功能。
印刷基板8010具有用來輸出電源電路、視訊訊號及時脈信號的信號處理電路。作為對電源電路供應電力的電源,既可以採用外部的商業電源,又可以採用另行設置的電池8011的電源。當使用商用電源時,可以省略電池8011。
此外,在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
另外,本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
實施方式10
在本實施方式中說明電子裝置的例子。
圖24A至圖24H以及圖25A至圖25D是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(它具有測量如下因素的功能:力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖24A示出移動電腦,該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖24B示 出具備儲存介質的可攜式影像再現裝置(例如DVD再現裝置),該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖24C示出護目鏡型顯示器,該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖24D示出可攜式遊戲機,該可攜式遊戲機除了上述以外還可以包括儲存介質讀取部5011等。圖24E示出具有電視接收功能的數位相機,該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖24F示出可攜式遊戲機,該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖24G示出電視接收機,該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖24H示出可攜式電視接收機,該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。圖25A示出顯示器,該顯示器除了上述以外還可以包括支撐台5018等。圖25B示出相機,該相機除了上述以外還可以包括外部連接埠5019、快門按鈕5015、影像接收部5016等。圖25C示出電腦,該電腦除了上述以外還可以包括指向裝置5020、外部連接埠5019、讀寫器5021等。圖25D示出行動電話機,該行動電話機除了上述以外還可以包括發送部、接收部、用於行動電話/移動終端的單波段播放(one-segment broadcasting)部分接收服務用調諧器等。
圖24A至圖24H、圖25A至圖25D所示的電 子裝置可以具有各種功能。例如,可以具有如下功能:將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上;觸控面板;顯示日曆、日期或時刻等;藉由利用各種軟體(程式)控制處理;進行無線通訊;藉由利用無線通訊功能來連接到各種電腦網路;藉由利用無線通訊功能,進行各種資料的發送或接收;讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上等。再者,在具有多個顯示部的電子裝置中,可以具有如下功能:一個顯示部主要顯示影像資訊,而另一個顯示部主要顯示文字資訊;或者,在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者,在具有影像接收部的電子裝置中,可以具有如下功能:拍攝靜態影像;拍攝動態影像;對所拍攝的影像進行自動或手動校正;將所拍攝的影像儲存在儲存介質(外部或內置於相機)中;將所拍攝的影像顯示在顯示部上等。注意,圖24A至圖24H、圖25A至圖25D所示的電子裝置可具有的功能不侷限於上述功能,而可以具有各種各樣的功能。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。
下面,說明顯示裝置的應用例子。
圖25E示出將顯示裝置與建築物設置為一體的例子。圖25E包括外殼5022、顯示部5023、作為操作部的遙控單元5024、揚聲器5025等。顯示裝置以壁掛式的方式結合到建築物內並且可以不需要較大的空間而設 置。
圖25F示出在建築物內將顯示裝置與建築物設置為一體的另一個例子。顯示模組5026與浴室5027設置為一體,並且洗澡的人可以觀看顯示模組5026。
注意,在本實施方式中,作為建築物的例子舉出牆、浴室。但是,本實施方式不侷限於此,也可以將顯示裝置安裝到各種建築物。
下面,示出將顯示裝置與移動體設置為一體的例子。
圖25G是示出將顯示裝置設置到汽車中的例子的圖。顯示模組5028被安裝到汽車的車體5029,並且可以根據需要顯示車體的工作或從車體內部或外部輸入的資訊。另外,也可以具有導航功能。
圖25H是示出將顯示裝置與旅客用飛機設置為一體的例子的圖。圖25H是示出在將顯示模組5031設置在旅客用飛機的座位上方的天花板5030時的使用時的形狀的圖。顯示模組5031藉由鉸鏈部5032被結合到天花板5030,並且利用鉸鏈部5032的伸縮乘客可以觀看顯示模組5031。顯示模組5031具有藉由乘客的操作來顯示資訊的功能。
注意,在本實施方式中,作為移動體例示出汽車、飛機,但是不限於此,還可以設置在各種移動體諸如摩托車、自動四輪車(包括汽車、公共汽車等)、電車(包括單軌、鐵路等)以及船舶等。
注意,在本說明書等中,可以在某一個實施方式中所述的圖式或文章中取出其一部分而構成發明的一個方式。因此,在記載有說明某一部分的圖式或文章的情況下,取出其一部分的圖式或文章的內容也是作為發明的一個方式被公開的,所以能夠構成發明的一個方式。因此,例如,可以在記載有一個或多個主動元件(電晶體、二極體等)、佈線、被動元件(電容元件、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、構件、裝置、工作方法、製造方法等的圖式或文章中,取出其一部分而構成發明的一個方式。例如,可以從具有N個(N是整數)電路元件(電晶體、電容元件等)構成的電路圖中取出M個(M是整數,M<N)電路元件(電晶體、電容元件等)來構成發明的一個方式。作為其他例子,可以從具有N個(N是整數)層構成的剖面圖中取出M個(M是整數,M<N)層來構成發明的一個方式。再者,作為其他例子,可以從具有N個(N是整數)要素構成的流程圖中取出M個(M是整數,M<N)要素來構成發明的一個方式。
此外,在本說明書等中,在某一個實施方式所述的圖式或文章中記載有至少一個具體例子的情況下,所屬技術領域的普通技術人員可以很容易地理解一個事實就是可以由上述具體例子導出該具體例子的上位概念。因此,在某一個實施方式中所述的圖式或文章中記載有至少一個具體例子的情況下,該具體例子的上位概念也作為發 明的一個方式被公開,並可以構成發明的一個方式。
另外,在本說明書等中,至少圖式中記載的內容(也可以是圖式中的一部分)作為發明的一個方式被公開,並可以構成發明的一個方式。因此,其內容只要在圖式中有記載,即使不使用文章描述,該內容也作為發明的一個方式被公開,並可以構成發明的一個方式。同樣地,取出圖式中的一部分的圖式也作為發明的一個方式被公開,並可以構成發明的一個方式。
實施方式11
另外,雖然上述實施方式所公開的導電膜或半導體膜可以利用濺射法或電漿CVD法形成,但是也可以利用熱CVD(Chemical Vapor Deposition:化學氣相沉積)法等其他方法形成。作為熱CVD法的例子,可以舉出MOCVD(Metal Organic Chemical Vapor Deposition:有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition:原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法,因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜:將原料氣體及氧化劑同時供應到處理室內,將處理室內的壓力設定為大氣壓或減壓,使其在基板附近或在基板上發生反應。
另外,可以以如下方法進行利用ALD法的成 膜:將處理室內的壓力設定為大氣壓或減壓,將用於反應的原料氣體依次引入處理室,並且按該順序反復地引入氣體。例如,藉由切換各開關閥(也稱為高速閥)來將兩種以上的原料氣體依次供應到處理室內。為了防止多種原料氣體混合,例如,在引入第一原料氣體的同時或之後引入惰性氣體(氬或氮等)等,然後引入第二原料氣體。注意,當同時引入第一原料氣體及惰性氣體時,惰性氣體用作載子氣體,另外,可以在引入第二原料氣體的同時引入惰性氣體。另外,也可以利用真空抽氣將第一原料氣體排出來代替引入惰性氣體,然後引入第二原料氣體。第一原料氣體附著到基板表面形成第一層,之後引入的第二原料氣體與該第一層起反應,由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止,可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節,因此,ALD法可以準確地調節厚度而適用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的導電膜或半導體膜,例如,當形成In-Ga-Zn-O膜時,使用三甲基銦、三甲基鎵及二甲基鋅。另外,三甲基銦的化學式為In(CH3)3。另外,三甲基鎵的化學式為Ga(CH3)3。另外,二甲基鋅的化學式為Zn(CH3)2。另外,不侷限於上述組合,也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵,並使用 二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如,在使用利用ALD法的成膜裝置形成鎢膜時,依次反復引入WF6氣體和B2H6氣體形成初始鎢膜,然後同時引入WF6氣體和H2氣體形成鎢膜。注意,也可以使用SiH4氣體代替B2H6氣體。
例如,在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時,依次反復引入In(CH3)3氣體和O3氣體形成In-O層,然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層,之後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意,這些層的順序不侷限於上述例子。此外,也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意,雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體,但是較佳為使用不包含H的O3氣體。另外,也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外,也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外,也可以使用Zn(CH3)2氣體。

Claims (21)

  1. 一種顯示裝置,包括:像素部;設置在該像素部的外側的驅動電路部;以及與該像素部和該驅動電路部中的一者或兩者電連接且包括一對電極的保護電路,其中,該像素部包括電晶體,該電晶體包括閘極絕緣層,該閘極絕緣層包括:包含氮和矽的第一絕緣層;以及包含氧、氮和矽的第二絕緣層,並且,該保護電路在該一對電極之間包括該第一絕緣層。
  2. 根據申請專利範圍第1項之顯示裝置,該電晶體進一步包括半導體層,其中,該電晶體的該半導體層為氧化物半導體層。
  3. 一種顯示裝置,包括:像素部;設置在該像素部的外側的驅動電路部;以及與該像素部和該驅動電路部中的一者或兩者電連接且包括一對電極的保護電路,其中,該像素部包括:配置為矩陣狀的像素電極,該像素電極的每一個與電晶體電連接,該電晶體的每一個包括:閘極電極;該閘極電極上的閘極絕緣層;該閘極絕緣層上的半導體層;該半導體層上的源極電極和汲極電極,該閘極絕緣層包括:包含氮和矽的第一絕緣層;以及包含氧、氮和矽的第二絕緣層,並且,該保護電路在該一對電極之間包括該第一絕緣層。
  4. 根據申請專利範圍第3項之顯示裝置,其中該一對電極中的一個電極與該閘極電極形成在同一平面上,並且該一對電極中的另一個電極與該源極電極或該汲極電極形成在同一平面上。
  5. 一種顯示裝置,包括:像素部;以及與該像素部電連接且包括一對電極的保護電路,其中,該像素部包括電晶體,該電晶體包括閘極絕緣層,該閘極絕緣層包括:包含氮和矽的第一絕緣層;以及包含氧、氮和矽的第二絕緣層,並且,該保護電路在該一對電極之間包括該第一絕緣層。
  6. 根據申請專利範圍第5項之顯示裝置,進一步包括:該閘極絕緣層下的閘極電極;該閘極絕緣層上的半導體層;該半導體層上的源極電極和汲極電極,其中該一對電極中的一個電極與該閘極電極形成在同一平面上,並且該一對電極中的另一個電極與該源極電極或該汲極電極形成在同一平面上。
  7. 根據申請專利範圍第1或5項之顯示裝置,該電晶體進一步包括半導體層。
  8. 根據申請專利範圍第3項之顯示裝置,其中該半導體層包括至少包含有銦和鋅的氧化物半導體。
  9. 根據申請專利範圍第1、3及5項中任一項之顯示裝置,其中該第一絕緣層為氮化矽膜。
  10. 一種顯示裝置,包括:像素部;以及與該像素部電連接且包括一對電極的保護電路,其中,該像素部包括電晶體,該電晶體包括閘極絕緣層和氧化物半導體層,該閘極絕緣層包括:包括氮化矽的第一絕緣層;以及包括氧化矽和氮氧化矽之任一者的第二絕緣層,並且,該保護電路在該一對電極之間包括該第一絕緣層。
  11. 根據申請專利範圍第1、3、5及10項中任一項之顯示裝置,其中該第一絕緣層的電阻率大於或等於1010Ωcm且小於1018Ωcm。
  12. 根據申請專利範圍第10項之顯示裝置,其中該氧化物半導體層至少包括銦和鋅。
  13. 根據申請專利範圍第1或10項之顯示裝置,進一步包括複數個像素電極,其中該複數個像素電極配置為矩陣狀,並且,該複數個像素電極的一者與該電晶體電連接。
  14. 一種顯示裝置,包括:像素部;以及與該像素部電連接的保護電路,該保護電路包括元件,其中,該元件包括:氧化物半導體層;該氧化物半導體層上的絕緣層,該絕緣層包括第一開口和第二開口;該絕緣層上的第一導電層,該第一導電層透過該第一開口與該氧化物半導體層電連接;以及該絕緣層上的第二導電層,該第二導電層透過該第二開口與該氧化物半導體層電連接。
  15. 一種顯示裝置,包括:像素部;以及與該像素部電連接的保護電路,該保護電路包括元件,其中,該元件包括:氧化物半導體層,該氧化物半導體層包括在第一方向上延伸的第一部和在與該第一方向垂直的第二方向上延伸的第二部;該氧化物半導體層上的絕緣層,該絕緣層包括第一開口和第二開口;該絕緣層上的第一導電層,該第一導電層透過該第一開口與該氧化物半導體層電連接;以及該絕緣層上的第二導電層,該第二導電層透過該第二開口與該氧化物半導體層電連接。
  16. 一種顯示裝置,包括:像素部;以及與該像素部電連接的保護電路,該保護電路包括元件,其中,該元件包括:第一導電層;該第一導電層上的第一絕緣層;該第一絕緣層上的氧化物半導體層,該氧化物半導體層與該第一導電層重疊;該氧化物半導體層上的絕緣層,該絕緣層包括第一開口和第二開口;該絕緣層上的第二導電層,該第二導電層透過該第一開口與該氧化物半導體層電連接;以及該絕緣層上的第三導電層,該第三導電層透過該第二開口與該氧化物半導體層電連接。
  17. 根據申請專利範圍第14至16項中任一項之顯示裝置,其中該元件為電阻器。
  18. 根據申請專利範圍第16項之顯示裝置,其中該第一導電層與該第三導電層電連接。
  19. 根據申請專利範圍第16項之顯示裝置,其中該第一開口及該第二開口配置在一方向上,並且,該第一導電層在該方向上長於該氧化物半導體層。
  20. 根據申請專利範圍第14至16項中任一項之顯示裝置,進一步包括閘極驅動器,其中該像素部經由閘極線與該閘極驅動器電連接,並且,該閘極線經由該保護電路與電源線電連接。
  21. 一種電視接收機,包括:根據申請專利範圍第14至16項中任一項之顯示裝置;以及調諧器。
TW102142270A 2012-11-28 2013-11-20 顯示裝置及電視接收機 TWI627483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-260208 2012-11-28
JP2012260208 2012-11-28

Publications (2)

Publication Number Publication Date
TW201426147A TW201426147A (zh) 2014-07-01
TWI627483B true TWI627483B (zh) 2018-06-21

Family

ID=50772467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142270A TWI627483B (zh) 2012-11-28 2013-11-20 顯示裝置及電視接收機

Country Status (5)

Country Link
US (2) US9324737B2 (zh)
JP (4) JP2014130341A (zh)
KR (2) KR102411505B1 (zh)
CN (1) CN109037207B (zh)
TW (1) TWI627483B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820614B (zh) 2012-11-28 2023-11-01 日商半導體能源研究所股份有限公司 顯示裝置
US20150109255A1 (en) * 2013-10-18 2015-04-23 Asia Vital Components Co., Ltd. Optical touch module and assembly formed therefrom
JP6209976B2 (ja) * 2014-01-21 2017-10-11 セイコーエプソン株式会社 電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器
CN103970392B (zh) * 2014-04-18 2019-10-01 京东方科技集团股份有限公司 一种触摸屏及显示装置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
WO2016038508A1 (en) * 2014-09-12 2016-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016109866A (ja) * 2014-12-05 2016-06-20 株式会社Joled 表示パネル製造方法、表示パネル
KR102425836B1 (ko) * 2015-03-24 2022-07-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105185332B (zh) * 2015-09-08 2018-01-09 深圳市华星光电技术有限公司 液晶显示面板及其驱动电路、制造方法
CN106710541A (zh) * 2015-11-17 2017-05-24 南京瀚宇彩欣科技有限责任公司 液晶显示装置
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
CN106653771B (zh) * 2016-12-30 2019-06-18 惠科股份有限公司 一种显示面板及制程
CN108735777B (zh) * 2017-04-21 2020-11-06 群创光电股份有限公司 显示装置
CN107863340B (zh) * 2017-10-25 2020-04-10 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN208189588U (zh) * 2018-06-04 2018-12-04 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
US20210091121A1 (en) * 2019-09-19 2021-03-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, method of manufacturing same, and display panel

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150900A (ja) * 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
US20020117719A1 (en) * 2001-02-26 2002-08-29 Masahiko Ando Thin film transistor and active matrix type liquid crystal display device
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TW200505016A (en) * 2003-06-20 2005-02-01 Sharp Kk Semiconductor device, its fabrication method, and electronic device
US20090236601A1 (en) * 2008-03-18 2009-09-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2010092036A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 表示装置
US20120033151A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3173200B2 (ja) * 1992-12-25 2001-06-04 ソニー株式会社 アクティブマトリクス型液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH0990428A (ja) * 1995-09-28 1997-04-04 Casio Comput Co Ltd Tft液晶表示素子
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09283707A (ja) * 1996-04-15 1997-10-31 Tokin Corp 集積半導体装置
JPH10288950A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
JP2974003B2 (ja) * 1998-04-22 1999-11-08 富士電機株式会社 半導体装置およびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001117112A (ja) 1999-10-14 2001-04-27 Fujitsu Ltd 液晶パネル及びその製造方法
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP4485078B2 (ja) * 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001337619A (ja) * 2000-05-25 2001-12-07 Toshiba Corp アレイ基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
CN100578573C (zh) 2002-09-20 2010-01-06 株式会社半导体能源研究所 显示器件及其制造方法
JP4439861B2 (ja) * 2002-09-20 2010-03-24 株式会社半導体エネルギー研究所 表示装置の作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006060191A (ja) 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5305646B2 (ja) * 2007-12-18 2013-10-02 株式会社ジャパンディスプレイウェスト 半導体装置、電気光学装置、及び電子機器
JP5409024B2 (ja) 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101722913B1 (ko) 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20160063402A (ko) 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR101545460B1 (ko) 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101874327B1 (ko) 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101408715B1 (ko) 2008-09-19 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101490148B1 (ko) 2008-09-19 2015-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101761108B1 (ko) 2008-10-03 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP2010186966A (ja) * 2009-02-13 2010-08-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR20120093864A (ko) * 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101273831B1 (ko) * 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5504866B2 (ja) * 2009-12-10 2014-05-28 セイコーエプソン株式会社 電気泳動表示装置、電子機器および電気光学装置の製造方法
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150900A (ja) * 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
US20020117719A1 (en) * 2001-02-26 2002-08-29 Masahiko Ando Thin film transistor and active matrix type liquid crystal display device
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TW200505016A (en) * 2003-06-20 2005-02-01 Sharp Kk Semiconductor device, its fabrication method, and electronic device
US20090236601A1 (en) * 2008-03-18 2009-09-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2010092036A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 表示装置
US20120033151A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof

Also Published As

Publication number Publication date
TW201426147A (zh) 2014-07-01
KR102411505B1 (ko) 2022-06-21
JP2014130341A (ja) 2014-07-10
CN109037207B (zh) 2023-10-31
US9842863B2 (en) 2017-12-12
JP6989570B2 (ja) 2022-01-05
KR20140068765A (ko) 2014-06-09
CN103855170A (zh) 2014-06-11
CN109037207A (zh) 2018-12-18
US20140145182A1 (en) 2014-05-29
JP7199496B2 (ja) 2023-01-05
US20160307934A1 (en) 2016-10-20
JP2022031838A (ja) 2022-02-22
KR20220088664A (ko) 2022-06-28
US9324737B2 (en) 2016-04-26
JP2020008862A (ja) 2020-01-16
JP2023038193A (ja) 2023-03-16

Similar Documents

Publication Publication Date Title
TWI627483B (zh) 顯示裝置及電視接收機
JP7375142B2 (ja) 半導体装置
JP6271050B2 (ja) 半導体装置
JP2023153828A (ja) 表示装置