JP7375142B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7375142B2
JP7375142B2 JP2022145927A JP2022145927A JP7375142B2 JP 7375142 B2 JP7375142 B2 JP 7375142B2 JP 2022145927 A JP2022145927 A JP 2022145927A JP 2022145927 A JP2022145927 A JP 2022145927A JP 7375142 B2 JP7375142 B2 JP 7375142B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
insulating layer
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022145927A
Other languages
English (en)
Other versions
JP2022183150A (ja
Inventor
舜平 山崎
肇 木村
博之 三宅
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022183150A publication Critical patent/JP2022183150A/ja
Priority to JP2023182965A priority Critical patent/JP2024008954A/ja
Application granted granted Critical
Publication of JP7375142B2 publication Critical patent/JP7375142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Description

本発明は、物（プロダクト。機械（マシン）、製品（マニュファクチャ）、組成物（コ
ンポジション・オブ・マター）を含む。）、及び方法（プロセス。単純方法及び生産方法
を含む。）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、電子
機器、それらの駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は
、酸化物半導体を有する半導体装置、表示装置、電子機器、または、発光装置に関する。
なお、表示装置とは、表示素子を有する装置のことをいう。なお、表示装置は、複数の
画素を駆動させる駆動回路等を含む。なお、表示装置は、別の基板上に配置された制御回
路、電源回路、信号生成回路等を含む。
液晶表示装置に代表される表示装置は、近年の技術革新の結果、素子及び配線の微細化
が進み、量産技術も各段に進歩してきている。今後はより、製造歩留まりの向上を図るこ
とで、低コストを図ることが求められている。
表示装置に静電気等によるサージ電圧が印加されると、素子が破壊してしまい、正常な
表示ができなくなる。そのため、製造歩留まりが悪化するおそれがある。その対策として
、表示装置には、サージ電圧を別の配線に逃がすための保護回路が設けられている（例え
ば特許文献１乃至７を参照）。
特開２０１０－９２０３６号公報 特開２０１０－９２０３７号公報 特開２０１０－９７２０３号公報 特開２０１０－９７２０４号公報 特開２０１０－１０７９７６号公報 特開２０１０－１０７９７７号公報 特開２０１０－１１３３４６号公報
表示装置では、保護回路に代表されるように、信頼性の向上を目的とした構成が重要で
ある。
そこで、本発明の一態様では、信頼性を向上しうる、新規な構成の表示装置を提供する
ことを課題の一とする。または、本発明の一態様では、静電破壊を低減することができる
、新規な構成の表示装置を提供することを課題の一とする。または、本発明の一態様では
、静電気の影響を低減することができる、新規な構成の表示装置を提供することを課題の
一とする。または、本発明の一態様では、壊れにくい、新規な構成の表示装置を提供する
ことを課題の一とする。または、本発明の一態様では、ラビング工程において、トランジ
スタに与える影響を低減することができる、新規な構成の表示装置を提供することを課題
の一とする。または、本発明の一態様では、検査工程において、トランジスタに与える影
響を低減することができる、新規な構成の表示装置を提供することを課題の一とする。ま
たは、本発明の一態様では、タッチセンサを使用したときの不具合の影響を低減すること
ができる、新規な構成の表示装置を提供することを課題の一とする。または、本発明の一
態様では、トランジスタの特性の変動または劣化を低減することができる、新規な構成の
表示装置を提供することを課題の一とする。または、本発明の一態様では、トランジスタ
のしきい値電圧の変動または劣化を低減することができる、新規な構成の表示装置を提供
することを課題の一とする。または、本発明の一態様では、トランジスタのノーマリオン
状態を低減することができる、新規な構成の表示装置を提供することを課題の一とする。
または、本発明の一態様では、トランジスタの製造歩留まりを向上することができる、新
規な構成の表示装置を提供することを課題の一とする。または、本発明の一態様では、ト
ランジスタをシールドすることができる、新規な構成の表示装置を提供することを課題の
一とする。または、本発明の一態様では、画素電極に溜まった電荷を放電することできる
、新規な構成の表示装置を提供することを課題の一とする。または、本発明の一態様では
、配線に溜まった電荷を放電することできる、新規な構成の表示装置を提供することを課
題の一とする。または、本発明の一態様では、導電率の向上した酸化物半導体層を有する
、新規な構成の表示装置を提供することを課題の一とする。または、本発明の一態様では
、酸化物半導体層の導電率を制御することができる、新規な構成の表示装置を提供するこ
とを課題の一とする。または、本発明の一態様では、ゲート絶縁膜の導電率を制御するこ
とができる、新規な構成の表示装置を提供することを課題の一とする。または、本発明の
一態様では、正常な表示が出来やすくすることができる、新規な構成の表示装置を提供す
ることを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、上記以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、上記以外の課題を抽出することが可能である。
本発明の一態様は、第１の配線と第２の配線との間に設けられた絶縁層を有し、前記絶
縁層は、第１の絶縁層、及び前記第１の絶縁層に重畳して設けられた第２の絶縁層を有し
、前記絶縁層は、前記第２の絶縁層の一部が除去された領域を有する保護回路を有する表
示装置である。
本発明の一態様は、第１の配線と第２の配線との間に設けられた絶縁層を有し、前記絶
縁層は、第１の絶縁層、及び前記第１の絶縁層に重畳して設けられた第２の絶縁層を有し
、前記絶縁層は、前記第２の絶縁層の一部が除去された領域を有する保護回路を有し、前
記絶縁層とトランジスタが有する半導体層とが重畳する領域では、前記第１の絶縁層及び
前記第２の絶縁層を有する表示装置である。
本発明の一態様は、第１の配線と第２の配線との間に設けられた絶縁層を有し、前記絶
縁層は、第１の絶縁層、及び前記第１の絶縁層に重畳して設けられた第２の絶縁層を有し
、前記絶縁層は、前記第２の絶縁層の一部が除去された領域を有する保護回路を有し、前
記絶縁層とトランジスタが有する半導体層とが重畳する領域では、前記第１の絶縁層及び
前記第２の絶縁層を有し、前記第１の配線と前記第２の配線とを直接接続する領域では、
前記第１の絶縁層及び前記第２の絶縁層が除去された領域を有する表示装置である。
本発明の一態様において、前記第１の絶縁層は、抵抗率が１０１０Ωｃｍ以上１０１８
Ωｃｍ未満である表示装置が好ましい。
本発明の一態様において、前記半導体層は、酸化物半導体層であることが好ましい。
本発明の一態様により、表示装置の信頼性を高めることができる。
表示装置の平面模式図、及び保護回路を説明する回路図。 表示装置の抵抗素子を説明する断面図。 表示装置の平面模式図、及び保護回路を説明する回路図。 表示装置の平面模式図。 表示装置の平面図及び回路図。 表示装置の断面図。 表示装置の平面図及び回路図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの断面図を説明する図。 表示装置の作製方法を説明する図。 表示装置の作製方法を説明する図。 表示装置の作製方法を説明する図。 表示装置の作製方法を説明する図。 表示装置の断面図。 表示装置の平面図及び断面図。 表示装置の平面図及び断面図。 表示装置の平面図及び断面図。 表示装置の平面図。 表示装置の断面図。 表示装置の回路図。 表示装置の断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の平面図及び断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の平面図。 表示装置の断面図及び平面図。 タッチセンサを説明する図。 タッチセンサを説明する断面図。 タッチセンサを説明する回路図。 表示装置に用いることのできる画素の回路を説明する回路図。 本発明の一態様である表示装置を用いた表示モジュールを説明する図。 本発明の一態様である表示装置を用いた電子機器を説明する図。 本発明の一態様である表示装置を用いた電子機器を説明する図。 表示装置の平面図及び断面図。 酸化物積層を説明するための断面図、及びバンド図。 保護回路を説明する回路図。 保護回路を説明する回路図及び波形図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズ
による信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧
、若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこと
ができるものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるた
め、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソー
スとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ば
ず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電
極と表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混
同を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されて
いるものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気
的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在す
るとき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定す
るものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回
路や領域においては同じ回路や同じ領域内で別々の機能を実現しうるように設けられてい
る場合もある。また図面におけるブロック図の各回路ブロックの機能は、説明のため機能
を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域にお
いては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている
場合もある。
なお、画素とは、一つの色要素（例えばＲ（赤）Ｇ（緑）Ｂ（青）のいずれか１つ）の
明るさを制御できる表示単位に相当するものとする。従って、カラー表示装置の場合には
、カラー画像の最小表示単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成され
るものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色
以上を用いても良いし、ＲＧＢ以外の色を用いても良い。
本明細書においては、本発明の実施の形態について図面を参照しながら説明する。なお
各実施の形態での説明は、以下の順序で行う。
１．実施の形態１（本発明の一態様に関する基本構成について）
２．実施の形態２（表示装置の各構成について）
３．実施の形態３（表示装置の各構成の変形例について）
４．実施の形態４（タッチパネルの構成）
５．実施の形態５（タッチパネルの変形例について）
６．実施の形態６（画素回路構成バリエーション）
７．実施の形態７（電子機器）
８．実施の形態８（成膜方法）
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について、図１、図２、図３、図４９、
図５１及び図５２を用いて説明を行う。
図１（Ａ）に示す表示装置は、画素の表示素子を有する領域（以下、画素部１０２とい
う）と、画素を駆動するための回路を有する回路部（以下、駆動回路部１０４という）と
、素子の保護機能を有する回路（以下、保護回路１０６という）と、端子部１０７と、を
有する。
画素部１０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路１０８という）を有し、駆動回
路部１０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
１０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ１０４ｂ）などの駆動回路を有する。
ゲートドライバ１０４ａは、シフトレジスタ等を有する。ゲートドライバ１０４ａは、
端子部１０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ１０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ１０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ１０４ａを複数設け、複数のゲートドライバ１０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ１０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ１０
４ａは、別の信号を供給することも可能である。
ソースドライバ１０４ｂは、シフトレジスタ等を有する。ソースドライバ１０４ｂは、
端子部１０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ１０４ｂは、画像信号を元に画素回路
１０８に書き込むデータ信号を生成する機能を有する。また、ソースドライバ１０４ｂは
、スタートパルス信号、クロック信号等が入力されて得られるパルス信号に従って、デー
タ信号の出力を制御する機能を有する。また、ソースドライバ１０４ｂは、データ信号が
与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を
有する。または、ソースドライバ１０４ｂは、初期化信号を供給することができる機能を
有する。ただし、これに限定されず、ソースドライバ１０４ｂは、別の信号を供給するこ
とも可能である。
ソースドライバ１０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ１０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ１０４ｂを構成してもよい。
複数の画素回路１０８のそれぞれは、走査信号が与えられる複数の配線（以下、走査線
ＧＬという）の一つを介してパルス信号が入力され、データ信号が与えられる複数の配線
（以下、データ線ＤＬという）の一つを介してデータ信号が入力される。また。複数の画
素回路１０８のそれぞれは、ゲートドライバ１０４ａによりデータ信号のデータの書き込
み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路１０８は、走査線ＧＬ＿ｍ（ｍ
はＸ以下の自然数）を介してゲートドライバ１０４ａからパルス信号が入力され、走査線
ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライ
バ１０４ｂからデータ信号が入力される。
保護回路１０６は、ゲートドライバ１０４ａと画素回路１０８の間の配線である走査線
ＧＬに接続される。または、保護回路１０６は、ソースドライバ１０４ｂと画素回路１０
８の間の配線であるデータ線ＤＬに接続される。または、保護回路１０６は、ゲートドラ
イバ１０４ａと端子部１０７との間の配線に接続することができる。または、保護回路１
０６は、ソースドライバ１０４ｂと端子部１０７との間の配線に接続することができる。
なお端子部１０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力
するための端子が設けられた部分をいう。
保護回路１０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。ただし、これに限定されず、保護回路１
０６は、別の信号を供給することも可能である。
図１（Ａ）に示すように、画素部１０２と駆動回路部１０４にそれぞれ保護回路１０６
を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静
電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。た
だし、保護回路１０６の構成はこれに限定されず、例えば、ゲートドライバ１０４ａにの
み保護回路１０６を接続した構成、またはソースドライバ１０４ｂにのみ保護回路１０６
を接続した構成とすることもできる。あるいは、端子部１０７に保護回路１０６を接続し
た構成とすることもできる。
また、図１（Ａ）においては、ゲートドライバ１０４ａとソースドライバ１０４ｂによ
って駆動回路部１０４を形成している例を示しているが、この構成に限定されない。例え
ば、ゲートドライバ１０４ａのみを形成し、別途用意されたソースドライバ回路が形成さ
れた基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装
する構成としても良い。
保護回路１０６は、例えば、抵抗素子などを用いて構成することができる。図１（Ｂ）
に、具体的な保護回路の一例を示す。
図１（Ｂ）に示す保護回路１０６は、配線１１０と、配線１１２との間に抵抗素子１１
４が接続されている。配線１１０は、例えば、図１（Ａ）に示す走査線ＧＬやデータ線Ｄ
Ｌ、若しくは端子部１０７から駆動回路部１０４に引き回される配線である。
なお配線１１２は、一例として、ゲートドライバ１０４ａ又はソースドライバ１０４ｂ
に電源を供給するための電源線の電位（例えば第１の電位（以下、高電源電位ＶＤＤ）、
第２の電位（以下、低電源電位ＶＳＳ）、またはグラウンド電位ＧＮＤ）が与えられる配
線である。または、共通電位（コモン電位）が与えられる配線（コモン線）である。一例
としては、配線１１２は、ゲートドライバ１０４ａに電源を供給するための電源線、特に
、低い電位を供給する配線と接続されることが好適である。なぜなら、走査線ＧＬは、殆
どの期間において、低い電位となっている。したがって、配線１１２の電位も低い電位と
なっていると、通常の動作時において、走査線ＧＬから配線１１２へ漏れてしまう電流を
低減することが出来るからである。
ここで、抵抗素子１１４として用いることのできる構成の一例について、図２を用いて
説明を行う。
図２（Ａ）に示す抵抗素子１１４は、基板１４０上に形成された導電性を有する層（以
下、導電層１４２という）と、基板１４０及び導電層１４２上に形成された絶縁性を有す
る層（以下、絶縁層１４４という）と、絶縁層１４４上に形成された導電性を有する層（
以下、導電層１４８という）と、を有する。
図２（Ｂ）に示す抵抗素子１１４は、基板１４０上に形成された導電層１４２と、基板
１４０及び導電層１４２上に形成された絶縁層１４４と、絶縁層１４４上に形成された絶
縁層１４６と、絶縁層１４４及び絶縁層１４６上に形成された導電層１４８と、を有する
。
なお、図１（Ｂ）に示した配線１１２が、導電層１４２で形成される配線に相当する。
また図１（Ｂ）に示した配線１１０が、導電層１４８で形成される配線に相当する。
図２（Ａ）、（Ｂ）に示す抵抗素子１１４は、換言すると、一対の電極間に絶縁層１４
４を挟持した構造であり、絶縁層１４４の抵抗率（電気抵抗率、比抵抗ともいう）を制御
することによって、一対の電極の一方に過電流が流れた場合に、他方の電極に過電流の一
部または全部を逃がすことができる。
しかし、一対の電極間に挟持された絶縁層の抵抗率が高い場合、例えば、１０１８Ωｃ
ｍ以上の絶縁層を用いた場合、一対の電極のいずれか一方に過電流が流れた際に、他方に
過電流を好適に逃がすことができない。
そこで、本発明の一態様としては、一対の電極間に挟持された絶縁層１４４の抵抗率と
しては、例えば、１０１０Ωｃｍ以上１０１８Ωｃｍ未満、好適には１０１１Ωｃｍ以上
１０１５Ωｃｍ未満の絶縁膜を用いる。このような抵抗率を有する絶縁膜としては、例え
ば、窒素とシリコンを含む絶縁膜が挙げられる。
また、抵抗素子１１４は、図２（Ｂ）に示すように一対の電極の一方の電極の端部を覆
う絶縁層１４６を絶縁層１４４上に設ける構成としてもよい。絶縁層１４６は、絶縁層１
４４よりも抵抗率が高い材料を用いて形成することができる。絶縁層１４６としては、例
えば、１０１８Ωｃｍ以上の絶縁膜を用いるとよい。このような抵抗率を有する絶縁膜と
しては、例えば、酸素と窒素とシリコンを含む絶縁膜が挙げられる。
また、抵抗素子１１４の一対の電極として機能する導電層１４２、１４８、及び抵抗素
子１１４の絶縁層として機能する絶縁層１４４、１４６は、図１（Ａ）に示す表示装置の
画素部１０２、及び駆動回路部１０４を構成するトランジスタの作製工程と同時に形成す
ることができる。
具体的には、例えば、導電層１４２は、上記トランジスタのゲート電極と同一工程で作
製することができ、導電層１４８は、上記トランジスタのソース電極またはドレイン電極
と同一工程で作製することができ、絶縁層１４４、１４６は、上記トランジスタのゲート
絶縁層と同一工程で作製することができる。
このように図１（Ａ）に示す表示装置に保護回路１０６を設けることによって、画素部
１０２、及び駆動回路部１０４は、ＥＳＤなどにより発生する過電流に対する耐性を高め
ることができる。したがって、信頼性を向上しうる新規な表示装置を提供することができ
る。
次に、図１（Ａ）に示す表示装置の具体的な構成について、図３を用いて説明を行う。
図３に示す表示装置は、画素部１０２と、駆動回路部として機能するゲートドライバ１
０４ａと、ソースドライバ１０４ｂと、保護回路１０６＿１と、保護回路１０６＿２と、
保護回路１０６＿３と、保護回路１０６＿４と、を有する。
なお、画素部１０２、ゲートドライバ１０４ａ、及びソースドライバ１０４ｂは、図１
（Ａ）に示す構成と同様である。
保護回路１０６＿１は、トランジスタ１５１、１５２、１５３、１５４と、抵抗素子１
７１、１７２、１７３と、を有する。また、保護回路１０６＿１は、ゲートドライバ１０
４ａと、該ゲートドライバ１０４ａに接続される配線１８１、１８２、１８３との間に設
けられる。また、トランジスタ１５１は、ソース電極としての機能を有する第１端子と、
ゲート電極としての機能を有する第２端子と、が接続され、ドレイン電極としての機能を
有する第３端子と、配線１８３と、が接続されている。トランジスタ１５２は、ソース電
極としての機能を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接
続され、ドレイン電極としての機能を有する第３端子と、トランジスタ１５１の第１端子
と、が接続されている。トランジスタ１５３は、ソース電極としての機能を有する第１端
子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイン電極としての
機能を有する第３端子と、トランジスタ１５２の第１端子と、が接続されている。トラン
ジスタ１５４は、ソース電極としての機能を有する第１端子と、ゲート電極としての機能
を有する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、トラ
ンジスタ１５３の第１端子と、が接続されている。また、トランジスタ１５４の第１端子
が配線１８３及び配線１８１と接続されている。また、抵抗素子１７１、１７３は、配線
１８３に設けられている。また、抵抗素子１７２は、配線１８２と、トランジスタ１５２
の第１端子及びトランジスタ１５３の第３端子との間に設けられている。
なお、配線１８１は、例えば、低電源電位ＶＳＳが与えられる電源線として用いること
ができる。また、配線１８２は、例えば、コモン線として用いることができる。また、配
線１８３は、例えば、高電源電位ＶＤＤが与えられる電源線として用いることができる。
保護回路１０６＿２は、トランジスタ１５５、１５６、１５７、１５８と、抵抗素子１
７４、１７５と、を有する。また、保護回路１０６＿２は、ゲートドライバ１０４ａと画
素部１０２との間に設けられる。また、トランジスタ１５５は、ソース電極としての機能
を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイ
ン電極としての機能を有する第３端子と、配線１８５と、が接続されている。トランジス
タ１５６は、ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有
する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、トランジ
スタ１５５の第１端子と、が接続されている。トランジスタ１５７は、ソース電極として
の機能を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、
ドレイン電極としての機能を有する第３端子と、トランジスタ１５６の第１端子と、が接
続されている。トランジスタ１５８は、ソース電極としての機能を有する第１端子と、ゲ
ート電極としての機能を有する第２端子と、が接続され、ドレイン電極としての機能を有
する第３端子と、トランジスタ１５７の第１端子と、が接続されている。また、トランジ
スタ１５８の第１端子が配線１８４と接続されている。また、抵抗素子１７４は、配線１
８５と、トランジスタ１５６の第１端子及びトランジスタ１５７の第３端子との間に設け
られている。また、抵抗素子１７５は、配線１８４と、トランジスタ１５６の第１端子及
びトランジスタ１５７の第３端子との間に設けられている。
なお、配線１８４は、例えば、低電源電位ＶＳＳが与えられる電源線として用いること
ができる。また、配線１８５は、例えば、高電源電位ＶＤＤが与えられる電源線として用
いることができる。また、配線１８６は、例えば、ゲート線として用いることができる。
保護回路１０６＿３は、トランジスタ１５９、１６０、１６１、１６２と、抵抗素子１
７６、１７７と、を有する。また、保護回路１０６＿３は、ソースドライバ１０４ｂと画
素部１０２との間に設けられる。また、トランジスタ１５９は、ソース電極としての機能
を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイ
ン電極としての機能を有する第３端子と、配線１９０と、が接続されている。トランジス
タ１６０は、ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有
する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、トランジ
スタ１５９の第１端子と、が接続されている。トランジスタ１６１は、ソース電極として
の機能を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、
ドレイン電極としての機能を有する第３端子と、トランジスタ１６０の第１端子と、が接
続されている。トランジスタ１６２は、ソース電極としての機能を有する第１端子と、ゲ
ート電極としての機能を有する第２端子と、が接続され、ドレイン電極としての機能を有
する第３端子と、トランジスタ１６１の第１端子と、が接続されている。また、トランジ
スタ１６２の第１端子が配線１９１と接続されている。また、抵抗素子１７６は、配線１
９０と、トランジスタ１６０の第１端子及びトランジスタ１６１の第３端子との間に設け
られている。また、抵抗素子１７７は、配線１９１と、トランジスタ１６０の第１端子及
びトランジスタ１６１の第３端子との間に設けられている。
なお、配線１８８は、例えば、コモン線またはソース線として用いることができる。ま
た、配線１８９、１９０は、例えば、高電源電位ＶＤＤが与えられる電源線として用いる
ことができる。また、配線１９１は、例えば、低電源電位ＶＳＳが与えられる電源線とし
て用いることができる。
保護回路１０６＿４は、トランジスタ１６３、１６４、１６５、１６６と、抵抗素子１
７８、１７９、１８０と、を有する。また、保護回路１０６＿４は、ソースドライバ１０
４ｂと、ソースドライバ１０４ｂに接続される配線１８７、１８８、１８９、１９０、１
９１との間に設けられる。また、トランジスタ１６３は、ソース電極としての機能を有す
る第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイン電極
としての機能を有する第３端子と、配線１８７と、が接続されている。トランジスタ１６
４は、ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有する第
２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、トランジスタ１
６３の第１端子と、が接続されている。トランジスタ１６５は、ソース電極としての機能
を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイ
ン電極としての機能を有する第３端子と、トランジスタ１６４の第１端子と、が接続され
ている。トランジスタ１６６は、ソース電極としての機能を有する第１端子と、ゲート電
極としての機能を有する第２端子と、が接続され、ドレイン電極としての機能を有する第
３端子と、トランジスタ１６５の第１端子と、が接続されている。また、トランジスタ１
６６の第１端子が配線１８９と接続されている。また、抵抗素子１７８は、配線１８７と
、配線１８８との間に設けられている。また、抵抗素子１７９は、配線１８８に設けられ
、トランジスタ１６４の第１端子及びトランジスタ１６５の第３端子と接続されている。
また、抵抗素子１８０は、配線１８８と、配線１８９との間に設けられている。
また、配線１８７、１９１は、例えば、低電源電位ＶＳＳが与えられる電源線として用
いることができる。また、配線１８８は、例えば、コモン線またはソース線として用いる
ことができる。また、配線１８９、１９０は、例えば、高電源電位ＶＤＤが与えられる電
源線として用いることができる。
なお、配線１８１乃至配線１９１は、図３中の高電源電位ＶＤＤ、低電源電位ＶＳＳ、
コモン線ＣＬに示す機能のみに限定されず、それぞれ独立して走査線、信号線、電源線、
接地線、容量線またはコモン線等の機能を有していても良い。
このように、保護回路１０６＿１乃至１０６＿４は、複数のダイオード接続されたトラ
ンジスタと、複数の抵抗素子により、構成されている。すなわち、保護回路１０６＿１乃
至１０６＿４は、ダイオード接続されたトランジスタと抵抗素子を並列に組み合わせて用
いることができる。
また、図３に示すように保護回路１０６＿１乃至保護回路１０６＿４は、画素部１０２
とゲートドライバ１０４ａと接続される配線との間、画素部１０２とゲートドライバ１０
４ａとの間、画素部１０２とソースドライバ１０４ｂとの間、または画素部１０２とソー
スドライバ１０４ｂと接続される配線との間に設けることができる。
また、一例として、図３で説明した保護回路１０６＿２に対応する平面図、及び抵抗素子
として機能する領域の断面図を図４９（Ａ）、（Ｂ）に示す。図４９（Ａ）に示す平面図
において付した符号は、図３で付した符号に対応する。また図４９（Ｂ）は、図４９（Ａ
）の切断線Ｍ－Ｎによる断面図である。図４９（Ａ）、（Ｂ）に示すように本実施の形態
で説明する保護回路の抵抗素子は、配線に重畳する絶縁層の一部を除去して、配線間の絶
縁層の抵抗率を制御することにより、過電流を好適に逃がす抵抗素子として用いることが
できる。
また図５１は、図３で説明した保護回路とは異なる構成を示す、回路図である。図５１に
示す回路図では、トランジスタ１５５Ａ乃至トランジスタ１５８Ａ、トランジスタ１５５
Ｂ乃至トランジスタ１５８Ｂ、抵抗素子１７４Ａ、１７５Ａ、抵抗素子１７４Ｂ、１７５
Ｂ、抵抗素子１９９、配線１８４、配線１８５及び配線１８６を示している。なお図５１
に示す回路図において付した符号は、図３で説明した保護回路１０６＿２と同じ構成につ
いて、同じ符号を付して対応させている。図５１に示す回路図が図３に示した保護回路１
０６＿２と異なる点は、図３の保護回路１０６＿２に相当する回路を並べて配置し、配線
間に抵抗素子１９９を設けた点である。
なお図５１で示した保護回路１０６＿２が有する抵抗素子１９９の抵抗率は、抵抗素子１
７４Ａ、１７５Ａ、抵抗素子１７４Ｂ、１７５Ｂの抵抗率が１０１０Ωｃｍ以上１０１８
Ωｃｍ未満とするのに対して、１０３Ωｃｍ以上１０６Ωｃｍ未満と、より小さい値とす
ることが好ましい。図５１に示す回路図の構成とすることで、配線に与えられる信号の急
峻な変化を抑制することができる。
このように図３に示す表示装置に複数の保護回路を設けることによって、画素部１０２
、及び駆動回路部１０４（ゲートドライバ１０４ａ、ソースドライバ１０４ｂ）は、ＥＳ
Ｄなどにより発生する過電流に対する耐性を、さらに高めることができる。したがって、
信頼性を向上しうる新規な表示装置を提供することができる。
なお、図３で説明した保護回路１０６＿１乃至保護回路１０６＿４が有する、複数のダイ
オード接続されたトランジスタは特に、チャネル形成領域となる半導体層に酸化物半導体
を用いることで保護回路の機能に優れたものとすることができる。
ここで図５２（Ａ）、（Ｂ）に示す回路図及び波形図を用いて、チャネル形成領域となる
半導体層に酸化物半導体を用いたトランジスタを、保護回路が有するダイオード接続され
たトランジスタとして機能させる場合の利点について説明する。
図５２（Ａ）は、信号を入出力する配線６００と、高電源電位ＨＶＤＤが与えられる配線
６０１、低電源電位ＨＶＳＳが与えられる配線６０２、保護回路６０３を示している。
配線６００に与えられる信号Ｓｉｇは、クロック信号、選択信号、固定電位による信号等
である。図５２（Ａ）、（Ｂ）で説明する一例では、信号Ｓｉｇをクロック信号として説
明する。この場合、配線６００が別の素子または配線に与える信号Ｓｉｇ＿ｏｕｔは、ゲ
ートドライバ又はソースドライバに与えられるクロック信号となる。
配線６０１に与えられる高電源電位ＨＶＤＤは、高電源電位ＶＤＤと同じ電位でもよいし
、より高い電位であってもよい。また配線６０２に与えられる低電源電位ＨＶＳＳは、低
電源電位ＶＳＳと同じ電位でもよいし、より低い電位であってもよい。
保護回路６０３は、複数のダイオード接続されたトランジスタの一例として、トランジス
タ６０４Ａ及びトランジスタ６０４Ｂ、並びにトランジスタ６０５Ａ及びトランジスタ６
０５Ｂを有する。
トランジスタ６０４Ａ及びトランジスタ６０４Ｂは、配線６００と配線６０１との間に、
ダイオード接続されて設けられたトランジスタである。トランジスタ６０４Ａ及びトラン
ジスタ６０４Ｂは、通常動作の際に電流をほとんど流さず、信号Ｓｉｇをそのまま信号Ｓ
ｉｇ＿ｏｕｔとして与えることができる。またトランジスタ６０４Ａ及びトランジスタ６
０４Ｂは、サージ電圧が印加された際に過電流を流し、信号Ｓｉｇが有するサージ電圧を
降圧させた信号を信号Ｓｉｇ＿ｏｕｔとして与えることができる。また、過電流がトラン
ジスタ６０４Ａ及びトランジスタ６０４Ｂを流れる方向と逆の向きには、電子が流れる。
また図５２（Ｂ）には、信号Ｓｉｇをクロック信号とした際の、波形の一例を示す。トラ
ンジスタ６０４Ａ及びトランジスタ６０４Ｂは、図５２（Ｂ）に示す信号Ｓｉｇの波形に
おける、高電源電位ＨＶＤＤよりも高いサージ電圧６１１が印加された際に過電流及び電
子の流れが生じることで、サージ電圧６１１を高電源電位まで降圧させることができ、サ
ージ電圧が除去されたクロック信号を信号Ｓｉｇ＿ｏｕｔとして与えることができる。そ
のため、信号Ｓｉｇ＿ｏｕｔが与えられる回路の絶縁破壊を未然に抑制することができる
。
トランジスタ６０４Ａ及びトランジスタ６０４Ｂに流れる過電流及び電子の流れは、矢印
６０６で表すことができる。矢印６０６において、実線矢印Ｉが過電流の向き、破線矢印
ｅ－が電子の流れを表している。
トランジスタ６０５Ａ及びトランジスタ６０５Ｂは、配線６００と配線６０２との間に、
ダイオード接続されて設けられたトランジスタである。トランジスタ６０５Ａ及びトラン
ジスタ６０５Ｂは、通常動作の際に電流をほとんど流さず、信号Ｓｉｇをそのまま信号Ｓ
ｉｇ＿ｏｕｔとして与えることができる。またトランジスタ６０５Ａ及びトランジスタ６
０５Ｂは、サージ電圧が印加された際に過電流を流し、信号Ｓｉｇが有するサージ電圧を
昇圧させた信号を信号Ｓｉｇ＿ｏｕｔとして与えることができる。また、過電流がトラン
ジスタ６０５Ａ及びトランジスタ６０５Ｂを流れる方向と逆の向きには、電子が流れる。
またトランジスタ６０４Ａ及びトランジスタ６０４Ｂは、上述した図５２（Ｂ）に示す信
号Ｓｉｇの波形における、低電源電位ＨＶＳＳよりも低いサージ電圧６１２が印加された
際に過電流及び電子の流れが生じることで、サージ電圧６１２を低電源電位まで昇圧させ
ることができ、サージ電圧が除去されたクロック信号を信号Ｓｉｇ＿ｏｕｔとして与える
ことができる。そのため、信号Ｓｉｇ＿ｏｕｔが与えられる回路の絶縁破壊を未然に抑制
することができる。
トランジスタ６０５Ａ及びトランジスタ６０５Ｂに流れる過電流及び電子の流れは、矢印
６０７で表すことができる。矢印６０７において、実線矢印Ｉが過電流の向き、破線矢印
ｅ－が電子の流れを表している。
なお、図５２（Ａ）で説明したトランジスタ６０４Ａ及びトランジスタ６０４Ｂ、並びに
トランジスタ６０５Ａ及びトランジスタ６０５Ｂは特に、チャネル形成領域となる半導体
層に酸化物半導体を用いる。チャネル形成領域となる半導体層に酸化物半導体を用いたト
ランジスタは、オフ状態でのリーク電流が極めて小さいトランジスタである。そのため、
保護回路６０３の非動作時に流れるリーク電流を極めて小さくすることができる。
またチャネル形成領域となる半導体層に酸化物半導体を用いたトランジスタは、半導体層
にシリコン等を用いるトランジスタと比較し、バンドギャップが１乃至２Ｖ程度高いため
、アバランシェブレークダウンが起こりにくく、電界に対する耐性が高い。そのため、チ
ャネル形成領域となる半導体層に酸化物半導体を用いることで保護回路の機能を優れたも
のとすることができる。
以上、図５２（Ａ）、（Ｂ）を用いて説明したように酸化物半導体を用いたトランジスタ
を保護回路に設けることで、リーク電流を極めて小さくすること、電界に対する耐性が高
いといった、保護回路の機能に優れたものとすることができる。
なお、本実施の形態において、保護回路を設ける場合の例について述べたが、本発明の
実施形態の一態様は、これに限定されない。場合によっては、保護回路を設けないことも
可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した保護回路を有する、横電界方式の液晶素
子を用いる表示装置（液晶表示装置ともいう）の構成について説明する。横電界方式の液
晶表示装置は、縦電界方式よりも広い視野角を得ることができるため、近年、モバイル機
器等の表示装置として、様々な画面サイズの液晶表示装置に採用されている。
なお、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は
、複数の画素を駆動させる駆動回路等を含む。なお、液晶表示装置は、別の基板上に配置
された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モ
ジュールと呼ぶこともある。
横電界方式の液晶素子としては、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モ
ード、及びＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが代表的で
ある。本実施の形態では、特にＦＦＳモードの液晶表示装置の構成について説明する。
図４乃至図１７を用いて、本実施の形態の液晶表示装置を説明する。
〈平面模式図による横電界方式の液晶表示装置の構成〉
図４は、液晶表示装置５００の構成の一例を示す平面模式図である。
図４に示す液晶表示装置５００の平面模式図では、画素を有する回路（以下、画素部５
０１という）、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０２、５０３という）、画素の表示素子を駆動するための信号（データ信号）を供給す
るための回路（以下、ソースドライバ５０４）、端子部５０５、ＦＰＣ５０６（Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）、シール部材５１２及び素子の保護機能を
有する回路（以下、保護回路５１１という）を示している。
図４に示す画素部５０１の平面模式図では、画素５１８、配線（以下、走査線ＧＬとい
う）及び配線（以下、データ線ＤＬという）を示している。画素５１８には、走査線ＧＬ
を介して走査信号が与えられる。また画素５１８には、データ線ＤＬを介してデータ信号
が与えられる。
図４に示すゲートドライバ５０２、ゲートドライバ５０３の一方には奇数行の走査線Ｇ
Ｌが接続され、他方には偶数行の走査線ＧＬが接続されている。ソースドライバ５０４は
データ線ＤＬが接続されている。
図４に示す端子部５０５は、シール部材５１２の外側でＦＰＣ５０６に接続される。端
子部５０５とＦＰＣ５０６は、異方性導電膜等を介して、電気的に接続される。また図４
に示す端子部５０５の平面模式図では、ゲートドライバ５０２、５０３、ソースドライバ
５０４との間には、制御するための信号（制御信号）を与えるための配線、電源を与える
ための配線（電源線）を示している。
図４に示すシール部材５１２は、内部に設けられる液晶層を封入するために設けられる
。またシール部材５１２は、外部からの水分をブロックし、液晶層を挟持する基板間の間
隔を一定にするために設けられる。
図４に示す平面模式図で、保護回路５１１は、ゲートドライバ５０２と端子部５０５と
の電気的な接続を図る配線間、ゲートドライバ５０３と端子部５０５との電気的な接続を
図る配線間、ゲートドライバ５０２と画素部５０１との電気的な接続を図る配線間、ゲー
トドライバ５０３と画素部５０１との電気的な接続を図る配線間、及びソースドライバ５
０４と画素部５０１との電気的な接続を図る配線間に、設けられている。
なお図４では図示していないが、液晶表示装置５００は、他にも共通電位（コモン電位
）が与えられる配線（コモン線）と別の配線とを接続するためのコモンコンタクト部や、
異なる層に設けられた配線間の接続を図る接続部等を有する。
〈画素の構成〉
次いで画素５１８の構成例について説明する。図５（Ａ）は画素の構成例を示す平面図
であり、図５（Ｂ）は平面図の一部に対応する回路図である。
また図６（Ａ）は、図５（Ａ）の切断線Ａ１－Ａ２による断面図である。図６（Ｂ）は
、図５（Ａ）の切断線Ａ３－Ａ４による断面図である。
図５（Ａ）に示す画素５１８の平面図では、一例として、導電性を有する層（以下、導
電層５１９）、導電性を有する層（以下、導電層５２０）、半導体層５２３、導電性を有
する層（以下、導電層５２４）、導電性を有する層（以下、導電層５２５）、及び導電性
を有する層（以下、導電層５２６）、スペーサ５１５を示している。
導電層５１９は、走査線として機能する配線である。また導電層５１９は、トランジス
タ５２２のゲート電極としての機能を有する。また導電層５１９は、高電源電位ＶＤＤ、
低電源電位ＶＳＳ、グラウンド電位又はコモン電位等の定電位の信号が与えられる配線と
しての機能を有する。また導電層５１９は、異なる層に設けられる配線間の電気的な接続
を図るために引き回される配線としての機能を有する。導電層５１９としては、アルミニ
ウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブ
デン、ルテニウム、銀、タンタル及びタングステンを一種以上含む導電性材料でなる膜を
１層又は２層以上で形成するとよい。
導電層５２０は、データ線として機能する配線である。また導電層５２０は、トランジ
スタ５２２のソース及びドレインの一方の電極としての機能を有する。また導電層５２０
は、高電源電位ＶＤＤ、低電源電位ＶＳＳ、グラウンド電位又はコモン電位等の定電位の
信号が与えられる配線としての機能を有する。また導電層５２０は、異なる層に設けられ
る配線間の電気的な接続を図るために引き回される配線としての機能を有する。導電層５
２０としては、導電層５１９と同様に形成することができる。
半導体層５２３は、半導体特性を有する層である。半導体特性を有する層としては、珪
素（Ｓｉ）を主成分とする半導体層、有機材料を主成分とする半導体層、或いは金属酸化
物を主成分とする半導体層を用いることができる。金属酸化物を主成分とする半導体膜と
しては、一例として、酸化物半導体層を形成することができる。
導電層５２４は、トランジスタ５２２のソース及びドレインの他方の電極として機能す
る電極である。また導電層５２４は、異なる層に設けられる配線間の電気的な接続を図る
ために引き回される配線としての機能を有する。導電層５２４としては、導電層５２０と
同様に形成することができる。
導電層５２５は、液晶素子の共通電極または画素電極として機能する層である。また、
異なる層に設けられる配線間の電気的な接続を図るために引き回される配線としての機能
を有する。導電層５２５としては、一例として、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、
及び酸化ケイ素を添加したインジウム錫酸化物等でなる膜を用いることができる。なお共
通電極及び画素電極の一方は櫛歯状の形状とし、他方は平面状の形状とする。
導電層５２６は、液晶素子の共通電極または画素電極として機能する層である。また、
異なる層に設けられる配線間の電気的な接続を図るために引き回される配線としての機能
を有する。導電層５２６としては、導電層５２５と同様に形成することができる。
なお、本実施の形態は、導電層５２５と導電層５２６の位置関係として、共通電極とし
て機能する導電層５２５が画素電極として機能する導電層５２６の下側（基板５２１側）
に設けられている例を示しているが、共通電極として機能する導電層５２５を画素電極と
して機能する導電層５２６の上側に設けることもできる。
スペーサ５１５は、セルギャップを維持するために設けられている。図５（Ａ）に示す
ように、スペーサ５１５は、走査線として機能する導電層５１９及びデータ線として機能
する導電層５２０が重なる領域に形成されている。このような領域は、液晶材料の配向が
乱れる領域であり表示に寄与しない。このような領域に形成することで、画素５１８の開
口率を高くすることがでる。
図５（Ｂ）に示す画素５１８の回路図では、一例として、走査線ＧＬ、データ線ＤＬ、
トランジスタ５２２、容量素子ＣＡＰ、及び液晶素子ＬＣを示している。
トランジスタ５２２は、液晶素子ＬＣとデータ線ＤＬとの接続を制御するスイッチング
素子としての機能を有する。トランジスタ５２２は、走査線ＧＬを介して、そのゲートか
ら入力される走査信号によりオン、オフが制御される。
容量素子ＣＡＰは、一例として、導電層５２５と導電層５２６とが重畳する領域におい
て、形成される素子である。そのため、画素５１８に容量線を別途作製することが不要で
ある。
液晶素子ＬＣは、一例として、共通電極、画素電極及び液晶層で構成される素子である
。共通電極と画素電極間に形成される電界の作用により液晶層の液晶材料の配向が変化さ
れる。
図６（Ａ）に示す画素５１８の切断線Ａ１－Ａ２による断面図では、一例として、基板
５２１、導電層５１９、絶縁性を有する層（以下、絶縁層５３２）、絶縁性を有する層（
以下、絶縁層５３３）、半導体層５２３、導電層５２０、導電層５２４、絶縁性を有する
層（以下、絶縁層５３４）、絶縁性を有する層（以下、絶縁層５３５）、絶縁性を有する
層（以下、絶縁層５３６）、絶縁性を有する層（以下、絶縁層５３７）、導電層５２５、
導電層５２６、絶縁性を有する層（以下、絶縁層５３８）、液晶に配向性を付与する膜（
以下、配向膜５３９）、液晶層５４０、基板５４１、遮光性を有する膜（以下、ブラック
マトリクス５４２）、カラーフィルタ５４３、オーバーコート５４４、液晶に配向性を付
与する膜（以下、配向膜５４５）を示している。また図５（Ｂ）では、トランジスタ５２
２を図示している。
基板５２１は、一例として、ガラス基板、セラミック基板、石英基板、サファイア基板
等が用いられる。基板５４１についても、同様である。
絶縁層５３２は、トランジスタ５２２のゲート絶縁膜として機能する層である。また絶
縁層５３２は、保護回路における抵抗素子として機能する層である。絶縁層５３２として
は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化
シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジ
ルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルを一種以
上含む絶縁膜を、単層で、又は積層して用いればよい。絶縁層５３２は、絶縁層５３３よ
りも抵抗率の小さい材料である。
絶縁層５３３は、トランジスタ５２２のゲート絶縁膜として機能する層である。絶縁層
５３３としては、絶縁層５３２と同様に形成することができる。絶縁層５３３は、絶縁層
５３２よりも抵抗率の大きい材料であることが好適である。
絶縁層５３２としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニ
ウム膜などを、積層または単層で設ける。絶縁層５３３としては、酸化シリコン膜、酸化
窒化シリコン膜などを、積層または単層で設ける。例えば、絶縁層５３２として厚さ３０
０ｎｍの窒化シリコン膜を適用し、絶縁層５３３として厚さ５０ｎｍの酸化窒化シリコン
膜を適用することができる。
なお、窒化酸化シリコンとは、窒素の含有量が酸素より大きい絶縁材料であり、他方、
酸化窒化シリコンとは、酸素の含有量が窒素より大きな絶縁材料のことをいう。
絶縁層５３４乃至５３６は、無機材料でなる絶縁膜で形成する。特に、絶縁層５３４及
び絶縁層５３５は酸化物膜とし、絶縁層５３６は窒化物膜とすることが好ましい。また、
絶縁層５３６を窒化物絶縁膜とすることで外部から水素や水等の不純物が半導体層５２３
に入ることを抑制できる。なお、絶縁層５３４は設けない構造であってもよい。
絶縁層５３７は、有機材料でなる絶縁膜で形成する。特に絶縁層５３７は、その上に形
成される層または膜の平坦性を付与する機能を有することが好ましい。絶縁層５３７には
、アクリル系樹脂、ポリイミド系樹脂等の、耐熱性を有する有機材料を用いることができ
る。
絶縁層５３８は、外部から水や不純物の侵入を防ぐためのパッシベーション膜として形
成される。また、絶縁層５３８は、導電層５２５と導電層５２６が重なった領域に形成さ
れる容量の誘電体を構成する。絶縁層５３８は、絶縁層５３６と同様に、窒化物又は窒化
酸化物でなる絶縁膜が好ましく、例えば、窒化シリコン膜、窒化酸化シリコン膜等を形成
すればよい。
配向膜５３９は、液晶層が有する液晶分子に配向性を付与するための膜であることが好
ましい。配向膜５４５についても、同様である。
ブラックマトリクス５４２は、一例として、遮光性を有する公知の材料を用いて、印刷
法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ
所望の位置に形成する。
カラーフィルタ５４３は、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長
帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタなど
を用いることができる。各カラーフィルタは、公知の材料を用いて、印刷法、インクジェ
ット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形
成する。
オーバーコート５４４は、ブラックマトリクス５４２及びカラーフィルタ５４３を保護
する機能を有する層を形成する。オーバーコート５４４としては、例えば、アクリル系樹
脂等の絶縁層を用いることができる。
図６（Ｂ）に示す画素５１８の切断線Ａ３－Ａ４による断面図では、一例として、図６
（Ａ）で説明した層が積層し、セルギャップを維持するためのスペーサ５１５が設けられ
ている箇所を示している。
〈保護回路の構成〉
次いで保護回路５１１の構成例について説明する。図７（Ａ）は画素の構成例を示す平
面図であり、図７（Ｂ）は平面図に対応する回路図である。
また図８は、図７（Ａ）の切断線Ｂ１－Ｂ２による断面図である。
図７（Ａ）に示す保護回路５１１の平面図では、一例として、導電性を有する層（以下
、導電層５５１）、導電性を有する層（以下、導電層５５２）、開口部５５３を示してい
る。
導電層５５１は、サージ電圧による過電流をリークするための配線である。導電層５５
１は、一例として、グラウンド電位（ＧＮＤ）に固定されている。導電層５５１としては
、導電層５１９と同様に形成することができる。
導電層５５２は、走査線又は信号線として機能する配線である。導電層５５２としては
、導電層５２０と同様に形成することができる。
開口部５５３は、導電層５５１と導電層５５２との間に設けられる絶縁層５３２及び絶
縁層５３３のうち、絶縁層５３３を除去して設けられる開口部である。
図７（Ａ）に示す保護回路５１１は、換言すると、一対の電極間に絶縁層５３２を挟持
した構造であり、絶縁層５３２の抵抗率を制御することによって、一対の電極の一方に過
電流が流れた場合に、他方の電極に過電流の一部または全部を逃がすことができる。
本発明の一態様としては、一対の電極間に挟持された絶縁層５３２の抵抗率としては、
例えば、１０１０Ωｃｍ以上１０１８Ωｃｍ未満、好適には１０１１Ωｃｍ以上１０１５
Ωｃｍ未満の絶縁膜を用いる。このような抵抗率を有する絶縁膜としては、例えば、窒素
とシリコンを含む絶縁膜が挙げられる。
このように図７（Ａ）に示す導電層間に保護回路５１１を設けることによって、表示装
置は、ＥＳＤなどにより発生する過電流に対する耐性を高めることができる。したがって
、信頼性を向上しうる新規な表示装置を提供することができる。
図７（Ｂ）に示す保護回路５１１を含む回路図では、一例として、配線５５１Ｌ、配線
５５２Ｌを示している。
配線５５１Ｌは、配線５５２Ｌにサージ電圧が印加された場合に、過電流をリークする
機能を有する。
配線５５２Ｌは、走査信号及びデータ信号等の信号が与えられる配線である。また配線
５５２Ｌは、サージ電圧が印加された場合に生じる過電流を配線５５１Ｌにリークし、走
査信号及びデータ信号等の信号を配線５５１Ｌにリークしない機能を有する。
保護回路５１１は、配線５５１Ｌと配線５５２Ｌとの間に設けられる。保護回路５１１
は、グラウンド電位に固定された配線５５１Ｌ側に、サージ電圧により生じた過電流をリ
ークする。また保護回路５１１は、配線５５２Ｌに与えられる走査信号及びデータ信号等
の信号の電位が変動しない程度の抵抗率を有する。
図８に示す保護回路５１１の切断線Ｂ１－Ｂ２による断面図では、一例として、基板５
２１、導電層５５１、絶縁層５３２、絶縁層５３３、導電層５５２、絶縁層５３４、絶縁
層５３５、絶縁層５３６、絶縁層５３７、絶縁層５３８、配向膜５３９、液晶層５４０、
基板５４１、ブラックマトリクス５４２、オーバーコート５４４、配向膜５４５を示して
いる。
上述したように、保護回路５１１では、導電層５５１と導電層５５２との間に設けられ
る絶縁層５３２及び絶縁層５３３のうち、絶縁層５３３を除去している。そのため、開口
部５５３の大きさを変えることで、絶縁層５３２による抵抗率を制御することができ、一
対の電極の一方に過電流が流れた場合に、他方の電極に過電流の一部または全部を逃がす
ことができる。
〈接続部の構成〉
次いで異なる層に設けられる導電層同士を接続する接続部の構成例について説明する。
図９（Ａ）は導電層５７１と導電層５７２との接続部についての構成例を示す断面図であ
る。また、図９（Ｂ）は導電層５７２と導電層５７３との接続部についての構成例を示す
断面図である。
図９（Ａ）に示す接続部の断面図では、一例として、基板５２１、導電層５７１、絶縁
層５３２、絶縁層５３３、導電層５７２、絶縁層５３４、絶縁層５３５、絶縁層５３６、
絶縁層５３７、絶縁層５３８、配向膜５３９、液晶層５４０、基板５４１、ブラックマト
リクス５４２、オーバーコート５４４、配向膜５４５を示している。
導電層５７１は、導電層５１９及び導電層５５１と同じ層に形成される導電層である。
導電層５７１としては、導電層５１９及び導電層５５１と同様に形成することができる。
導電層５７２は、導電層５２０、導電層５２４及び導電層５５２と同じ層に形成される
導電層である。導電層５７２としては、導電層５２０、導電層５２４及び導電層５５２と
同様に形成することができる。
導電層５７１と導電層５７２との接続部では、導電層５７１と導電層５７２との間に設
けられる絶縁層５３２及び絶縁層５３３を除去している。そのため、導電層５７１と導電
層５７２とを直接接続することができる。
図９（Ｂ）に示す接続部の断面図では、一例として、基板５２１、絶縁層５３２、絶縁
層５３３、導電層５７２、絶縁層５３４、絶縁層５３５、絶縁層５３６、絶縁層５３７、
導電層５７３、絶縁層５３８、配向膜５３９、液晶層５４０、基板５４１、ブラックマト
リクス５４２、オーバーコート５４４、配向膜５４５を示している。
導電層５７３は、導電層５２５と同じ層に形成される導電層である。導電層５７３とし
ては、導電層５２５と同様に形成することができる。
導電層５７２と導電層５７３との接続部では、導電層５７３と導電層５７２との間に設
けられる絶縁層５３４、絶縁層５３５、絶縁層５３６及び絶縁層５３７を除去している。
そのため、導電層５７２と導電層５７３とを直接接続することができる。
〈端子部の構成〉
次いで端子部５０５の構成例について説明する。図１０は端子部５０５とＦＰＣ５０６
との接続部についての構成例を示す断面図である。
図１０に示す端子部の断面図では、一例として、基板５２１、絶縁層５３２、絶縁層５
３３、トランジスタ５２２、導電層５７２、導電層５７４、絶縁層５３７、配向膜５３９
、液晶層５４０、基板５４１、ブラックマトリクス５４２、オーバーコート５４４、配向
膜５４５、導電層５６１、ＦＰＣ５０６を示している。
導電層５７４は、導電層５２６と同じ層に形成される導電層である。導電層５７４とし
ては、導電層５２６と同様に形成することができる。
導電層５６１は、導電層５７４とＦＰＣ５０６とを接着して電気的な導通状態とするた
めのものである。導電層５６１としては、一例として、異方性導電膜を設ける構成とすれ
ばよい。異方性導電膜は、熱硬化性、又は熱硬化性及び光硬化性の樹脂に導電性粒子を混
ぜ合わせたペースト状又はシート状の材料を硬化させたものである。異方性導電膜は、光
照射や熱圧着によって異方性の導電性を示す材料となる。異方性導電膜に用いられる導電
性粒子としては、例えば球状の有機樹脂をＡｕやＮｉ、Ｃｏ等の薄膜状の金属で被覆した
粒子を用いることができる。
導電層５６１を介した、導電層５７２と導電層５７４との接続は、配向膜５３９を一部
除去することで直接接続する構成とすることができる。
〈トランジスタの作製方法〉
以下、上述したトランジスタ５２２を含む、表示装置のトランジスタの作製方法を示す
。
図１１（Ａ）乃至図１２（Ｃ）を用いて、トランジスタ５２２の作製方法を説明する。
図１１（Ａ）乃至図１２（Ｃ）は、画素５１８のトランジスタ５２２の作製方法の一例を
示す断面図であるが、ゲートドライバ５０２、５０３及びソースドライバ５０４が有する
トランジスタも同様の構成で同時に基板上に作製することができる。
なお図１１（Ａ）乃至図１２（Ｃ）で説明する各構成について始めに列挙する。図１１
（Ａ）乃至図１２（Ｃ）では、基板４００、導電膜４０１、ゲート電極４０２、第１の絶
縁膜４０３、第２の絶縁層４０４、酸化物半導体膜４０５、島状の酸化物半導体層４０６
、導電膜４０７、ソース電極４０８、ドレイン電極４０９、絶縁層４１０、絶縁層４１１
、絶縁層４１２の各構成を順に説明していく。なお基板４００は、図６（Ａ）で説明した
基板５２１と同じ構成である。なおゲート電極４０２は、図６（Ａ）で説明した導電層５
１９と同じ構成である。なお第１の絶縁膜４０３は、図６（Ａ）で説明した絶縁層５３２
と同じ構成である。なお第２の絶縁層４０４は、図６（Ａ）で説明した絶縁層５３３と同
じ構成である。なお島状の酸化物半導体層４０６は、図６（Ａ）で説明した半導体層５２
３と同じ構成である。なおソース電極４０８は、図６（Ａ）で説明した導電層５２０と同
じ構成である。なおドレイン電極４０９は、図６（Ａ）で説明した導電層５２４と同じ構
成である。なお絶縁層４１０は、図６（Ａ）で説明した絶縁層５３４と同じ構成である。
なお絶縁層４１１は、図６（Ａ）で説明した絶縁層５３５と同じ構成である。なお絶縁層
４１２は、図６（Ａ）で説明した絶縁層５３６と同じ構成である。
図１１（Ａ）に示すように、基板４００上に、第１層目の配線及び電極を構成する導電
膜４０１を形成する。
なお導電膜４０１として、一例として、窒化タングステン膜上に銅膜を積層した膜や、
タングステン単層膜を形成することができる。
次に図１１（Ｂ）に示すように、導電膜４０１を加工してトランジスタのゲート電極４
０２を形成する。
ゲート電極４０２を覆って、第１の絶縁膜４０３を形成する。次いで、第１の絶縁膜４
０３上に２層目の第２の絶縁層４０４を形成する。
第１の絶縁膜４０３及び第２の絶縁層４０４は、トランジスタのゲート絶縁膜としての
機能を有する。
例えば、１層目のを窒化シリコン膜とし、２層目を酸化シリコン膜とした多層膜とすれ
ばよい。２層目の酸化シリコン膜は酸化窒化シリコン膜にすることができる。また、１層
目の窒化シリコン膜を窒化酸化シリコン膜とすることができる。
酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には
、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ
値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３
以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜を用いる。
酸化シリコン膜は、過剰酸素を有する酸化シリコン膜を用いると好ましい。窒化シリコン
膜は水素及びアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの
放出量は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ
：昇温脱離ガス分光法）分析にて測定すればよい。
窒化シリコン膜の抵抗率としては、１０１０Ωｃｍ以上１０１８Ωｃｍ未満、好適には
１０１１Ωｃｍ以上１０１５Ωｃｍ未満である。そのため、第１層目の絶縁膜４０３を窒
化シリコン膜とすることが好適である。
次いで図１１（Ｃ）に示すように、第２の絶縁層４０４上に酸化物半導体膜４０５を形
成する。ここでは、酸化物半導体膜４０５として、スパッタリング法によりＩｎ－Ｇａ－
Ｚｎ酸化物膜を形成する。
トランジスタの半導体層として用いられる酸化物半導体としては、例えば、酸化インジ
ウム、酸化スズ、酸化亜鉛、Ｉｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸
化物、Ｚｎ－Ｍｇ系酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸
化物、Ｉｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系酸化物
、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、
Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｚｒ－Ｚｎ系酸化物、Ｉ
ｎ－Ｔｉ－Ｚｎ系酸化物、Ｉｎ－Ｓｃ－Ｚｎ系酸化物、Ｉｎ－Ｙ－Ｚｎ系酸化物、Ｉｎ－
Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎ
ｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ
－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－
Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚ
ｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ
－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸
化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物等がある。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩ
ｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ－Ｇａ－Ｚｎ系酸化物やその組成の近傍の
酸化物を用いるとよい。
半導体層を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合す
ることによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これ
により、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸
化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から
、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい
。
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から
酸素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処
理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行う
ことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素
化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成よりも
多くする場合を過酸素化処理記す場合がある。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下
、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下で
あることをいう。
また、このように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタ
は、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジ
スタがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０－１８Ａ以下
、好ましくは１×１０－２１Ａ以下、さらに好ましくは１×１０－２４Ａ以下、または８
５℃にて１×１０－１５Ａ以下、好ましくは１×１０－１８Ａ以下、さらに好ましくは１
×１０－２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネ
ル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具
体的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上または３Ｖ以上小さけれ
ば、トランジスタはオフ状態となる。
また、酸化物半導体膜は、非晶質構造、微結晶構造、多結晶構造を含む非単結晶構造、ま
たは単結晶構造を有していてもよい。
また、酸化物半導体膜として、結晶部分を有するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉ
ｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう
。）膜を用いてもよい。
ＣＡＡＣ－ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。なお、当該結晶部
は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電
子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐ
ｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる非晶質部と結晶部との境界は明確で
はない。また、ＴＥＭによってＣＡＡＣ－ＯＳ膜には粒界（グレインバウンダリーともい
う。）は確認できない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に起因する電子移動度の低
下が抑制される。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及
びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５
°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、－５°
以上５°以下の範囲も含まれることとする。なお、酸化物半導体膜を構成する酸素の一部
は窒素で置換されてもよい。
なお、ＣＡＡＣ－ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
次いで図１１（Ｄ）に示すように、酸化物半導体膜４０５を加工して、島状の酸化物半
導体層４０６を形成する。
次いで図１２（Ａ）に示すように、トランジスタのソース及びドレインの電極、又はデ
ータ線としての機能を有する導電膜４０７を形成する。導電膜４０７は、導電膜４０１と
同様に形成することができる。一例としては、導電膜４０７を３層構造とする。１層目、
３層目をチタン膜で形成し、２層目をアルミニウム膜で形成する。チタン膜、アルミニウ
ム膜はスパッタリング法で形成する。
次いで図１２（Ｂ）に示すように、導電膜４０７を加工して、ソース電極４０８、ドレ
イン電極４０９を形成する。
次いで図１２（Ｃ）に示すように、絶縁層４１０乃至４１２を形成する。
また、絶縁層４１０及び絶縁層４１１の一方又は双方を酸化物膜とした場合、化学量論
的組成よりも多くの酸素を含むことが好ましい。このようにすることで、島状の酸化物半
導体層４０６からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる該酸素を酸
化物半導体膜に移動させ、酸素欠損を補填することが可能となる。
絶縁層４１１が化学量論的組成よりも多くの酸素を含む酸化物膜である場合、絶縁層４
１０は、酸素を透過する酸化物膜であることが好ましい。なお、絶縁層４１１において、
外部から絶縁層４１１に入った酸素の一部は膜中にとどまる。また、予め絶縁層４１１に
含まれている酸素が外部へ拡散する場合もある。そのため、絶縁層４１１は酸素の拡散係
数が大きい酸化絶縁膜であることが好ましい。
絶縁層４１２を窒化物絶縁膜とする場合、絶縁層４１０及び絶縁層４１１の一方又は双
方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化物
膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において
０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化物膜
とすることが好ましい。
絶縁層４１０乃至４１２は、ＰＥ－ＣＶＤ法又はスパッタリング法等の各種成膜方法を
用いて形成することができる。また絶縁層４１０乃至４１２は真空中で連続して形成する
ことが好ましい。このようにすることで、絶縁層４１０、絶縁層４１１、及び絶縁層４１
２のそれぞれの界面に不純物が混入することを抑制することができる。絶縁層４１０と絶
縁層４１１に用いる材料が同種の組成である場合、絶縁層４１０と絶縁層４１１の界面が
明確に分からない場合がある。
例えば、絶縁層４１０及び絶縁層４１１を、ＰＥ－ＣＶＤ法で酸化シリコン膜又は酸化
窒化シリコン膜を形成する場合は、以下の成膜条件で成膜することができる。基板を１８
０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に
原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を
２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理
室内に設けられた電極に高周波電力を供給する条件である。
例えば、絶縁層４１２として、水素含有量が少ない窒化シリコン膜をＰＥ－ＣＶＤ装置
で形成する場合、次の条件で成膜することができる。基板を８０℃以上４００℃以下、さ
らに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室
内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００
Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する。
なお絶縁層４１１を形成した後に加熱処理を行い、絶縁層４１０又は絶縁層４１１に含
まれる過剰酸素を島状の酸化物半導体層４０６に移動させ、島状の酸化物半導体層４０６
の酸素欠損を補填することが好ましい。なお、該加熱処理は、島状の酸化物半導体層４０
６の脱水素化又は脱水化を行う加熱処理として行えばよい。
以上がトランジスタ５２２を含む、表示装置のトランジスタの作製方法である。
なお図１１（Ａ）乃至図１２（Ｃ）での説明では、島状の酸化物半導体層４０６を単層
の構造として示したが、２層以上の多層膜の酸化物半導体層とすることもできる。
一例としては、図１３（Ａ）に示すように酸化物半導体層４１３及び酸化物半導体層４
１４の２層による島状の酸化物半導体層４０６とする構成としてもよい。
また別の一例としては、図１３（Ｂ）に示すように酸化物半導体層４１３、酸化物半導
体層４１４、及び酸化物半導体層４１５の３層による島状の酸化物半導体層４０６とする
構成としてもよい。
ここで図１３（Ａ）、（Ｂ）で図示した、酸化物積層の詳細について、図５０（Ａ）乃
至（Ｃ）を用いて詳細に説明を行う。なお酸化物積層の例としてここでは、図１３（Ａ）
で図示した２層の酸化物半導体層を積層する場合についての説明を行う。なお以下では、
図１３（Ａ）で説明した島状の酸化物半導体層４０６を、説明のため、酸化物積層４０６
ｓと読み替え、酸化物半導体層４１４を酸化物層４１４ｓと読み替えて説明を行う。
図５０（Ａ）は、酸化物積層４０６ｓの拡大図である。酸化物積層４０６ｓは、酸化物
半導体層４１３と、酸化物層４１４ｓと、を有する。
酸化物半導体層４１３は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ
、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ－Ｍ－Ｚｎ
酸化物で表記される層を含むことが好ましい。
酸化物層４１４ｓは、酸化物半導体層４１３を構成する元素の一種以上から構成され、
伝導帯下端のエネルギーが酸化物半導体層４１３よりも０．０５ｅＶ以上、０．０７ｅＶ
以上、０．１ｅＶ以上又は０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ
以下又は０．４ｅＶ以下真空準位に近い酸化物膜である。このとき、ゲート電極４０２に
電界を印加すると、酸化物積層４０６ｓのうち、伝導帯下端のエネルギーが小さい酸化物
半導体層４１３にチャネルが形成される。すなわち、酸化物半導体層４１３と絶縁層４１
０との間に酸化物層４１４ｓを有することによって、トランジスタのチャネルを絶縁層４
１０と接しない酸化物半導体層４１３を形成することができる。また、酸化物半導体層４
１３を構成する元素の一種以上から酸化物層４１４ｓが構成されるため、酸化物半導体層
４１３と酸化物層４１４ｓとの間において、界面散乱が起こりにくい。したがって、酸化
物半導体層４１３と酸化物層４１４ｓとの間において、キャリアの動きが阻害されないた
め、トランジスタの電界効果移動度が高くなる。また、酸化物半導体層４１３と酸化物層
４１４ｓとの間に界面準位を形成しにくい。酸化物半導体層４１３と酸化物層４１４ｓと
の間に界面準位があると、該界面をチャネルとした、しきい値電圧の異なる第２のトラン
ジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。した
がって、酸化物層４１４ｓを設けることにより、トランジスタのしきい値電圧などの電気
特性のばらつきを低減することができる。
酸化物層４１４ｓとしてはＩｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、
Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記され、酸化物半導体層４１３よりも
Ｍの原子数比が高い酸化物層を含む。具体的には、酸化物層４１４ｓとして、酸化物半導
体層４１３よりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３
倍以上高い原子数比で含む酸化物層を用いる。前述の元素はインジウムよりも酸素と強く
結合するため、酸素欠損が酸化物層に生じることを抑制する機能を有する。即ち、酸化物
層４１４ｓは酸化物半導体層４１３よりもよりも酸素欠損が生じにくい酸化物層である。
つまり、酸化物半導体層４１３、酸化物層４１４ｓが、少なくともインジウム、亜鉛及
びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含
むＩｎ－Ｍ－Ｚｎ酸化物であるとき酸化物層４１４ｓをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ
１［原子数比］、酸化物半導体層４１３をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比
］、とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１は
ｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする
。このとき、酸化物半導体層４１３において、ｙ２がｘ２以上であるとトランジスタの電
気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジス
タの電界効果移動度が低下してしまうため、ｙ２はｘ２以上ｘ２の３倍未満であることが
好ましい。
なお、酸化物半導体層４１３がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎとＭの原子数比
率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好
ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸
化物層４１４ｓがＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は好ましくは
Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが
２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
酸化物半導体層４１３、及び酸化物層４１４ｓには、例えば、インジウム、亜鉛及びガ
リウムを含んだ酸化物半導体を用いることができる。具体的には、酸化物半導体層４１３
としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ
：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、又はその近傍の組成
を有する酸化物を用いることができ、酸化物層４１４ｓとしては、Ｉｎ：Ｇａ：Ｚｎ＝１
：３：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４［原子
数比］のＩｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６［原子数比］のＩｎ－
Ｇａ－Ｚｎ酸化物、又はその近傍の組成を有する酸化物を用いることができる。
また、酸化物半導体層４１３の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ
以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物層
４１４ｓの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とす
る。
次に、酸化物積層４０６ｓのバンド構造について、図５０（Ｂ）、（Ｃ）を用いて説明
する。
例として、酸化物半導体層４１３としてエネルギーギャップが３．１５ｅＶであるＩｎ
－Ｇａ－Ｚｎ酸化物を用い、酸化物層４１４ｓとしてエネルギーギャップが３．５ｅＶで
あるＩｎ－Ｇａ－Ｚｎ酸化物とする。エネルギーギャップは、分光エリプソメータ（ＨＯ
ＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定した。
酸化物半導体層４１３及び酸化物層４１４ｓの真空準位と価電子帯上端のエネルギー差
（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶであった。なお
、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒ
ａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨ
Ｉ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。
したがって、酸化物半導体層４１３及び酸化物層４１４ｓの真空準位と伝導帯下端のエ
ネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶであった
。
図５０（Ｂ）は、酸化物積層４０６ｓのバンド構造の一部を模式的に示している。ここ
では、酸化物積層４０６ｓに酸化シリコン膜を接して設けた場合について説明する。なお
、図５０（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、Ｅｃ
Ｓ１は酸化物半導体層４１３の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物層４１
４ｓの伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネル
ギーを示す。また、ＥｃＩ１は、図１３（Ａ）において、第２の絶縁層４０４に相当し、
ＥｃＩ２は、図１３（Ａ）において、絶縁層４１０に相当する。
図５０（Ｂ）に示すように、酸化物半導体層４１３及び酸化物層４１４ｓにおいて、伝
導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化する
ともいうことができる。これは、酸化物層４１４ｓは、酸化物半導体層４１３と共通の元
素を含み、酸化物半導体層４１３及び酸化物層４１４ｓの間で、酸素が相互に移動するこ
とで混合層が形成されるためであるということができる。
図５０（Ｂ）より、酸化物積層４０６ｓの酸化物半導体層４１３がウェル（井戸）とな
り、酸化物積層４０６ｓを用いたトランジスタにおいて、チャネル領域が酸化物半導体層
４１３に形成されることがわかる。なお、酸化物積層４０６ｓは伝導帯下端のエネルギー
が連続的に変化しているため、酸化物半導体層４１３と酸化物層４１４ｓとが連続接合し
ている、ともいえる。
なお、図５０（Ｂ）に示すように、酸化物層４１４ｓと、絶縁層４１０との界面近傍に
は、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物層４１４ｓが設
けられることにより、酸化物半導体層４１３と該トラップ準位とを遠ざけることができる
。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層４１３の
電子が該エネルギー差を超えてトラップ準位に達することがある。トラップ準位に電子が
捕獲されることで、絶縁層との界面近傍にマイナスの電荷が生じ、トランジスタのしきい
値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギ
ー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい
値電圧の変動が低減され、安定した電気特性となるため好適である。
図５０（Ｃ）は、酸化物積層４０６ｓのバンド構造の一部を模式的に示し、図５０（Ｂ
）に示すバンド構造の変形例である。ここでは、酸化物積層４０６ｓに酸化シリコン膜を
接して設けた場合について説明する。なお、図５０（Ｃ）に表すＥｃＩ１は酸化シリコン
膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体層４１３の伝導帯下端のエ
ネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、Ｅ
ｃＩ１は、図１３（Ａ）において、第２の絶縁層４０４に相当し、ＥｃＩ２は、図１３（
Ａ）において、絶縁層４１０に相当する。
図１３（Ａ）に示すトランジスタにおいて、ソース電極４０８、ドレイン電極４０９の
形成時に酸化物積層４０６ｓの上方、すなわち酸化物層４１４ｓがエッチングされる場合
がある。しかし、酸化物半導体層４１３の上面は、酸化物層４１４ｓの成膜時に酸化物半
導体層４１３と酸化物層４１４ｓの混合層が形成される場合がある。
例えば、酸化物半導体層４１３が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ
－Ｇａ－Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ－
Ｚｎ酸化物であり、酸化物層４１４ｓが、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］の
Ｉｎ－Ｇａ－Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ－Ｇ
ａ－Ｚｎ酸化物である場合、酸化物半導体層４１３よりも酸化物層４１４ｓのＧａの含有
量が多いため、酸化物半導体層４１３の上面には、ＧａＯｘ層または酸化物半導体層４１
３よりもＧａを多く含む混合層が形成されうる。
したがって、酸化物層４１４ｓがエッチングされた場合においても、ＥｃＳ１のＥｃＩ
２側の伝導帯下端のエネルギーが高くなり、図５０（Ｃ）に示すバンド構造のようになる
場合がある。
〈画素部、保護回路、接続部の作製方法〉
次に、図１４（Ａ）乃至図１７（Ｂ）を参照して、基板５２１上に、画素部５８１、保
護回路５８２及び接続部５８３を作製する工程を説明する。
まず図１４（Ａ）に示すように、フォトリソグラフィ工程とエッチング工程により、基
板５２１上に、導電層５１９、導電層５５１及び導電層５７１を形成する。導電層５１９
、導電層５５１及び導電層５７１は、第１のフォトマスクを用いて、レジストからなるマ
スク（以下、レジストマスクと呼ぶ。）を導電膜上に形成し、該導電膜をエッチングして
、形成される。そして導電層５１９、導電層５５１及び導電層５７１の形成後、レジスト
マスクを除去する。
次いで導電層５１９、導電層５５１及び導電層５７１上に絶縁層５３２及び絶縁層５３
３を形成する。そして図１４（Ｂ）に示すように、フォトリソグラフィ工程とエッチング
工程により、絶縁層５３３上に、半導体層５２３を形成する。半導体層５２３は、第２の
フォトマスクを用いて、レジストマスクを半導体膜上に形成し、該半導体膜をエッチング
して、形成される。そして半導体層５２３の形成後、レジストマスクを除去する。
次いで絶縁層５３２に開口部５８４、絶縁層５３２及び絶縁層５３３に開口部５８５を
形成する。具体的には、図１４（Ｃ）に示すように、フォトリソグラフィ工程とエッチン
グ工程により、保護回路５８２に絶縁層５３２は残存した開口部５８４、接続部５８３に
絶縁層５３２及び絶縁層５３３が除去された開口部５８５を形成することができる。開口
部５８４及び開口部５８５は、第３のフォトマスクを用いて、異なる厚さを有するレジス
トマスクを絶縁層５３３上に形成し、絶縁層５３３及び／又は絶縁層５３２をエッチング
して、形成される。そして開口部５８４及び開口部５８５の形成後、レジストマスクを除
去する。
開口部５８４、開口部５２８の形成におけるマスクの形成は、多階調マスクを用いるこ
とができる。多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光
レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクであ
る。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレ
ジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露
光マスクの枚数を削減することが可能である。多階調マスクとしては、例えばハーフトー
ンマスク、またはグレートーンマスク等が挙げられる。
多階調マスクを用いることによって、開口部５８４、５８５は、それぞれ深さ方向の違
う開口部とすることができる。これにより、開口部５８４は、絶縁層５３２が露出し、開
口部５８５は、導電層５１９が露出した構造とすることができる。なお、開口部５８４、
５８５の形成方法は、これに限定されず、例えば、異なるマスクを用いて行っても良い。
これにより、画素部５８１に形成された絶縁層５３２、５３３は、積層のゲート絶縁層
として機能することができる。また、保護回路５８２に形成された絶縁層５３２は、抵抗
素子として機能することができる。また、接続部５８３の絶縁層５３２、５３３は、導電
層同士を直接接続するために除去する構成とすることができる。つまり本実施の形態に示
す表示装置は、画素部５８１、及び保護回路５８２及び接続部５８３を同じ工程内で形成
することができる。したがって、製造コスト等を増やさずに表示装置を形成することが可
能となる。
次いで半導体層５２３、導電層５７１、絶縁層５３２及び絶縁層５３３上に導電膜を形
成する。そして図１５（Ａ）に示すように、フォトリソグラフィ工程とエッチング工程に
より、半導体層５２３、導電層５７１、絶縁層５３２及び絶縁層５３３上に、導電層５２
０、導電層５２４、導電層５５２及び導電層５７１を形成する。導電層５２０、導電層５
２４、導電層５５２及び導電層５７１は、第４のフォトマスクを用いて、レジストマスク
を導電膜上に形成し、該導電膜をエッチングして、形成される。そして導電層５２０、導
電層５２４、導電層５５２及び導電層５７１の形成後、レジストマスクを除去する。
次いで導電層５２０、導電層５２４、導電層５５２、導電層５７１及び絶縁層５３３上
に、絶縁層５３４、絶縁層５３５、絶縁層５３６及び絶縁層５３７を形成する。そして図
１５（Ｂ）に示すように、フォトリソグラフィ工程とエッチング工程により、画素部５８
１において、導電層５２４に達する開口部５８５を形成する。開口部５８５は、第５のフ
ォトマスクを用いて、レジストマスクを絶縁層５３７上に形成し、絶縁層５３４、絶縁層
５３５、絶縁層５３６及び絶縁層５３７をエッチングして、形成される。そして開口部５
８５の形成後、レジストマスクを除去する。
なお、フォトマスクが１つ増えることになるが、絶縁層５３７に開口部を形成するため
のフォトマスクと、絶縁層５３４、絶縁層５３５及び絶縁層５３６にコンタクトホールを
形成するためのフォトマスクを別のマスクにすることもできる。
次いで導電層５２４及び絶縁層５３７上に導電膜を形成する。そして図１６（Ａ）に示
すように、フォトリソグラフィ工程とエッチング工程により、絶縁層５３７上に、導電層
５２５を形成する。導電層５２５は、第６のフォトマスクを用いて、レジストマスクを導
電膜上に形成し、該導電膜をエッチングして、形成される。そして導電層５２５の形成後
、レジストマスクを除去する。
なお導電層５２５の形成によって、該導電層５２５と同じ層に形成される導電層と、別
の層に形成される導電層とを直接接続するために接続部を形成する構成としてもよい。こ
の場合、第５のフォトマスクによって所定の場所に予め開口部を設けておく構成とするこ
とが好適である。または、導電層５２５の形成によって、異なる層に形成された複数の導
電層同士と、互いに直接接続される構成としてもよい。この場合、同じフォトマスクを用
いて一括開口した開口部を用いて異なる導電層同士を電気的に接続する構成とすることが
できるため、使用するフォトマスクの数を削減することができる。
次いで導電層５２４、導電層５２５及び絶縁層５３７上に絶縁層５３８を形成する。そ
して図１６（Ｂ）に示すように、フォトリソグラフィ工程とエッチング工程により、画素
部５８１において、導電層５２４に達する開口部５８６を形成する。開口部５８６は、第
７のフォトマスクを用いて、レジストマスクを絶縁層５３８上に形成し、絶縁層５３８を
エッチングして、形成される。そして開口部５８６の形成後、レジストマスクを除去する
。
次いで導電層５２４及び絶縁層５３８上に導電膜を形成する。そして図１７（Ａ）に示
すように、フォトリソグラフィ工程とエッチング工程により、導電層５２４及び絶縁層５
３８上に、導電層５２６を形成する。導電層５２６は、第８のフォトマスクを用いて、レ
ジストマスクを導電膜上に形成し、該導電膜をエッチングして、形成される。そして導電
層５２６の形成後、レジストマスクを除去する。
なお導電層５２６の形成によって、該導電層５２６と同じ層に形成される導電層と、別
の層に形成される導電層とを直接接続するために接続部を形成する構成としてもよい。こ
の場合、第７のフォトマスクによって所定の場所に予め開口部を設けておく構成とするこ
とが好適である。または、導電層５２６の形成によって、異なる層に形成された複数の導
電層同士と、互いに直接接続される構成としてもよい。この場合、同じフォトマスクを用
いて一括開口した開口部を用いて異なる導電層同士を電気的に接続する構成とすることが
できるため、使用するフォトマスクの数を削減することができる。
図１７（Ｂ）に示すように、導電層５２６及び絶縁層５３８上に配向膜５３９を形成す
る。配向膜５３９は、ポリイミド樹脂を印刷法等により、導電層５２６及び絶縁層５３８
上に塗布し、焼成して形成する。配向膜５３９にラビングや光照射により配向処理をする
ことができる。
また図示していないが、配向膜５３９上には、セルギャップを維持するためのスペーサ
を形成する。スペーサは、配向膜５３９上に、感光性硬化樹脂剤を塗布し、第９のフォト
マスクを介して樹脂剤を露光し、現像処理して、樹脂でなるスペーサを各画素に形成する
。
次いで基板５２１に対向して設けられる基板５４１上に形成される構造について、図示
を省略しているが、ここで簡単に説明を行う。
基板５４１上に、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコート
５４４を作製する。なおブラックマトリクス５４２及びカラーフィルタ５４３は、基板５
２１側に形成することもできる。オーバーコート５４４には、配向膜５４５が形成される
。
次に、基板５２１と、基板５４１との間に液晶層５４０を形成する。液晶層５４０の形
成方法としては、ディスペンサ法（滴下法）や、基板５２１と基板５４１とを貼り合わせ
てから毛細管現象を用いて液晶を注入する注入法を用いることができる。
以上のセル工程を経て、液晶層５４０が封止された液晶パネルが作製できる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、上記実施の形態２で説明した、横電界方式の液晶表示装置の各構成
についての変形例について説明する。
〈画素の変形例の構成〉
図１８に示すように導電層５２６がトランジスタ５２２に重畳するよう設ける構成とし
てもよい。
〈保護回路の変形例の構成〉
次いで保護回路５１１の変形例について説明する。図１９（Ａ）は保護回路の構成例を
示す平面図であり、図１９（Ｂ）は図１９（Ａ）の切断線Ｂ３－Ｂ４による断面図である
。
図１９（Ａ）に示す保護回路５１１の平面図では、一例として、導電層５５２、導電性
を有する層（以下、導電層５５４）、半導体層５５５を示している。
導電層５５４は、サージ電圧による過電流をリークするための配線である。導電層５５
４は、一例として、グラウンド電位（ＧＮＤ）に固定されている。導電層５５４としては
、導電層５２０と同様に形成することができる。
半導体層５５５は、半導体特性を有する層である。半導体層５５５としては、半導体層
５２３と同様に形成することができる。
図１９（Ａ）に示す保護回路５１１は、換言すると、一対の電極間に半導体層５５５を
挟持した構造であり、半導体層５５５の抵抗率を制御することによって、一対の電極の一
方に過電流が流れた場合に、他方の電極に過電流の一部または全部を逃がすことができる
。
このように図１９（Ａ）に示す保護回路５１１を設けることによって、画素部５０１、
ゲートドライバ５０２、５０３及びソースドライバ５０４は、ＥＳＤなどにより発生する
過電流に対する耐性を高めることができる。したがって、信頼性を向上しうる新規な表示
装置を提供することができる。
図１９（Ｂ）に示す保護回路５１１の切断線Ｂ３－Ｂ４による断面図では、一例として
、基板５２１、絶縁層５３２、絶縁層５３３、半導体層５５５、導電層５５２、導電層５
５４、絶縁層５３４、絶縁層５３５、絶縁層５３６、絶縁層５３７、絶縁層５３８、配向
膜５３９、液晶層５４０、基板５４１、ブラックマトリクス５４２、オーバーコート５４
４、配向膜５４５を示している。
上述したように、保護回路５１１では、導電層５５２と導電層５５４との間に半導体層
５５５を設ける構成としている。そのため、画素部５０１、ゲートドライバ５０２、５０
３及びソースドライバ５０４は、ＥＳＤなどにより発生する過電流に対する耐性を高める
ことができる。したがって、信頼性を向上しうる新規な表示装置を提供することができる
。
また、保護回路５１１の別の構成例について説明する。図２０（Ａ）は保護回路の構成
例を示す平面図であり、図２０（Ｂ）は図２０（Ａ）の切断線Ｂ５－Ｂ６による断面図で
ある。
図２０（Ａ）に示す保護回路５１１の平面図では、一例として、導電層５５２、導電層
５５４、半導体層５５５、導電層５５６、導電層５５７を示している。
導電層５５６及び導電層５５７は、導電層５５２と半導体層５５５、及び導電層５５４
と半導体層５５５とを接続するための配線である。導電層５５６及び導電層５５７として
は、導電層５２５と同様に形成することができる。
図２０（Ａ）に示す保護回路５１１は、換言すると、一対の電極間に導電層５５６、半
導体層５５５及び導電層５５７を挟持した構造であり、半導体層５５５の抵抗率を制御す
ることによって、一対の電極の一方に過電流が流れた場合に、他方の電極に過電流の一部
または全部を逃がすことができる。
このように図２０（Ａ）に示す保護回路５１１を設けることによって、画素部５０１、
ゲートドライバ５０２、５０３及びソースドライバ５０４は、ＥＳＤなどにより発生する
過電流に対する耐性を高めることができる。したがって、信頼性を向上しうる新規な表示
装置を提供することができる。
図２０（Ｂ）に示す保護回路５１１の切断線Ｂ５－Ｂ６による断面図では、一例として
、基板５２１、絶縁層５３２、絶縁層５３３、半導体層５５５、導電層５５２、導電層５
５４、絶縁層５３４、絶縁層５３５、絶縁層５３６、絶縁層５３７、導電層５５６、導電
層５５７、絶縁層５３８、配向膜５３９、液晶層５４０、基板５４１、ブラックマトリク
ス５４２、オーバーコート５４４、配向膜５４５を示している。
上述したように、保護回路５１１では、導電層５５２と導電層５５４との間に導電層５
５６、導電層５５７及び半導体層５５５を設ける構成としている。そのため、画素部５０
１、ゲートドライバ５０２、５０３及びソースドライバ５０４は、ＥＳＤなどにより発生
する過電流に対する耐性を高めることができる。したがって、信頼性を向上しうる新規な
表示装置を提供することができる。
また、保護回路５１１の別の構成例について説明する。図２１（Ａ）は保護回路の構成
例を示す平面図であり、図２１（Ｂ）は図２１（Ａ）の切断線Ｂ７－Ｂ８による断面図で
ある。
図２１（Ａ）に示す保護回路５１１の平面図では、一例として、導電層５５２、導電層
５５４、半導体層５５５、導電層５５８、導電層５５９を示している。
導電層５５８及び導電層５５９は、導電層５５２と半導体層５５５、及び導電層５５４
と半導体層５５５とを接続するための配線である。導電層５５８及び導電層５５９として
は、導電層５２６と同様に形成することができる。
図２１（Ａ）に示す保護回路５１１は、換言すると、一対の電極間に導電層５５８、半
導体層５５５及び導電層５５９を挟持した構造であり、半導体層５５５の抵抗率を制御す
ることによって、一対の電極の一方に過電流が流れた場合に、他方の電極に過電流の一部
または全部を逃がすことができる。
このように図２１（Ａ）に示す保護回路５１１を設けることによって、画素部５０１、
ゲートドライバ５０２、５０３及びソースドライバ５０４は、ＥＳＤなどにより発生する
過電流に対する耐性を高めることができる。したがって、信頼性を向上しうる新規な表示
装置を提供することができる。
図２１（Ｂ）に示す保護回路５１１の切断線Ｂ７－Ｂ８による断面図では、一例として
、基板５２１、絶縁層５３２、絶縁層５３３、半導体層５５５、導電層５５２、導電層５
５４、絶縁層５３４、絶縁層５３５、絶縁層５３６、絶縁層５３７、導電層５５８、導電
層５５９、絶縁層５３８、配向膜５３９、液晶層５４０、基板５４１、ブラックマトリク
ス５４２、オーバーコート５４４、配向膜５４５を示している。
上述したように、保護回路５１１では、導電層５５２と導電層５５４との間に導電層５
５８、導電層５５９及び半導体層５５５を設ける構成としている。そのため、画素部５０
１、ゲートドライバ５０２、５０３及びソースドライバ５０４は、ＥＳＤなどにより発生
する過電流に対する耐性を高めることができる。したがって、信頼性を向上しうる新規な
表示装置を提供することができる。
なお図１９（Ａ）、図２０（Ａ）及び図２１（Ａ）で示した保護回路の平面図において
、半導体層の形状は、図２２（Ａ）、図２２（Ｂ）に示すようなメアンダ形状とすること
もできる。
また、保護回路５１１の別の構成例について説明する。図２３（Ａ）、（Ｂ）は保護回
路の構成例を示す断面図である。
図２３（Ａ）に示す保護回路５１１の断面図では、一例として、基板５２１、絶縁層５
３２、絶縁層５３３、導電層５５１、導電層５５２、半導体層５５５、絶縁層５３４、絶
縁層５３５、絶縁層５３６、絶縁層５３７、導電層５２５、導電層５５８、導電層５５９
、絶縁層５３８、配向膜５３９、液晶層５４０、基板５４１、ブラックマトリクス５４２
、オーバーコート５４４、配向膜５４５を示している。
上述したように、保護回路５１１では、導電層５５２と導電層５５１との間に半導体層
５５５及び導電層５２５を設ける構成としている。そのため、画素部５０１、ゲートドラ
イバ５０２、５０３及びソースドライバ５０４は、ＥＳＤなどにより発生する過電流に対
する耐性を高めることができる。したがって、信頼性を向上しうる新規な表示装置を提供
することができる。
図２３（Ｂ）に示す保護回路５１１の断面図では、一例として、基板５２１、絶縁層５
３２、絶縁層５３３、導電層５５１、導電層５５２、半導体層５５５、絶縁層５３４、絶
縁層５３５、絶縁層５３６、絶縁層５３７、導電層５２６、導電層５５８、導電層５５９
、絶縁層５３８、配向膜５３９、液晶層５４０、基板５４１、ブラックマトリクス５４２
、オーバーコート５４４、配向膜５４５を示している。
上述したように、保護回路５１１では、導電層５５２と導電層５５１との間に半導体層
５５５及び導電層５２６を設ける構成としている。そのため画素部５０１、ゲートドライ
バ５０２、５０３及びソースドライバ５０４は、ＥＳＤなどにより発生する過電流に対す
る耐性を高めることができる。したがって、信頼性を向上しうる新規な表示装置を提供す
ることができる。
また、図２４（Ａ）、（Ｂ）、（Ｃ）は、保護回路５１１として用いることのできる回
路構成の一例を示している。
図２４（Ａ）に示す回路構成は、配線３５１、３５２、３８１とトランジスタ３０２、
３０４と、を有する構成である。
トランジスタ３０２は、ソース電極として機能する第１端子がゲート電極として機能す
る第２端子と接続されており、ドレイン電極として機能する第３端子が配線３５１と接続
されている。また、トランジスタ３０２の第１端子は、配線３８１と接続されている。ト
ランジスタ３０４は、ソース電極として機能する第１端子がゲート電極として機能する第
２端子と接続されており、ドレイン電極として機能する第３端子が配線３５２と接続され
ている。また、トランジスタ３０４の第１端子は、配線３８１と接続されている。
図２４（Ｂ）に示す回路構成は、配線３５３、３５４、３８２、３８３、３８４と、ト
ランジスタ３０６、３０８、３１０、３１２と、を有する構成である。
トランジスタ３０６は、ソース電極として機能する第１端子がゲート電極として機能す
る第２端子と接続されており、ドレイン電極として機能する第３端子が配線３８３と接続
されている。また、トランジスタ３０６の第１端子は、配線３８２と接続されている。
トランジスタ３０８は、ソース電極として機能する第１端子がゲート電極として機能す
る第２端子と接続されており、ドレイン電極として機能する第３端子が配線３８４と接続
されている。また、トランジスタ３０８の第１端子は、配線３８３と接続されている。
トランジスタ３１０は、ソース電極として機能する第１端子がゲート電極として機能す
る第２端子と接続されており、ドレイン電極として機能する第３端子が配線３８２と接続
されている。また、トランジスタ３１０の第１端子は、配線３８３と接続されている。
トランジスタ３１２は、ソース電極として機能する第１端子がゲート電極として機能す
る第２端子と接続されており、ドレイン電極として機能する第３端子が配線３８３と接続
されている。また、トランジスタ３１２の第１端子は、配線３８４と接続されている。
図２４（Ｃ）に示す回路構成は、配線３５５、３５６、３８５、３８６と、トランジス
タ３１４、３１６と、を有する構成である。
トランジスタ３１４は、ソース電極として機能する第１端子がゲート電極として機能す
る第２端子と接続されており、ドレイン電極として機能する第３端子が配線３８５と接続
されている。また、トランジスタ３１４の第１端子は、配線３８６と接続されている。
トランジスタ３１６は、ソース電極として機能する第１端子がゲート電極として機能す
る第２端子と接続されており、ドレイン電極として機能する第３端子が配線３８６と接続
されている。また、トランジスタ３１６の第１端子は、配線３８５と接続されている。
本発明の一態様に用いることのできる保護回路５１１は、図２４（Ａ）、（Ｂ）、（Ｃ
）に示す回路構成のようにダイオード接続されたトランジスタを使用することもできる。
また、図２４（Ａ）、（Ｂ）、（Ｃ）に示す回路構成において、ソース電極として機能
する第１端子と、ゲート電極として機能する第２端子との接続は、図２５に示す断面模式
図の構成とすることで、任意に抵抗率を制御することが可能となる。
図２５（Ａ）は、保護回路５１１として用いることのできる抵抗素子を表している。ま
た、図２５（Ａ）に示す抵抗素子の断面図では、基板５２１、導電層５５１、絶縁層５３
２、絶縁層５３３、半導体層５５５、導電層５５２、絶縁層５３４、絶縁層５３５、絶縁
層５３６、絶縁層５３７及び導電層５５６を示している。
図２５（Ｂ）は、保護回路５１１として用いることのできる抵抗素子を表している。ま
た、図２５（Ｂ）に示す抵抗素子の断面図では、基板５２１、導電層５５１、絶縁層５３
２、絶縁層５３３、半導体層５５５、導電層５５２、絶縁層５３４、絶縁層５３５、絶縁
層５３６、絶縁層５３７、導電層５５６及び導電層５５７を示している。
図２５（Ｃ）は、保護回路５１１として用いることのできる抵抗素子を表している。ま
た、図２５（Ｃ）に示す抵抗素子の断面図では、基板５２１、導電層５５１、絶縁層５３
２、絶縁層５３３、半導体層５５５、導電層５５２、導電層５５４、絶縁層５３４、絶縁
層５３５、絶縁層５３６、絶縁層５３７、導電層５５６及び導電層５５７を示している。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
〈トランジスタの変形例の構成〉
次いでトランジスタ５２２の変形例について説明する。
以下、上述したトランジスタ５２２を含む、表示装置のトランジスタの作製方法を示す
。
図２６（Ａ）乃至図２７（Ｃ）を用いて、トランジスタ５２２の作製方法を説明する。
図２６（Ａ）乃至図２７（Ｃ）に示す作製方法が、図１１（Ａ）乃至図１２（Ｃ）に示
す作製方法と異なる点は、ゲート電極４０２のチャネル長方向の長さＬ１を酸化物半導体
層のチャネル長方向の長さＬ２よりも大きくする点（Ｌ１＞Ｌ２）、及び島状の酸化物半
導体層４０６を形成する工程において、第２の絶縁層４０４を同時に加工して第２の絶縁
層４１６とする点、にある。当該構成とすることで、ソース電極４０８（またはドレイン
電極４０９）とゲート電極４０２との間に保護回路となる抵抗素子を形成することができ
る。
図２６（Ｄ）に示すような、ゲート電極４０２のチャネル長方向の長さＬ１を酸化物半
導体層のチャネル長方向の長さＬ２よりも大きくする場合、予めゲート電極４０２を加工
する時点で、チャネル長方向の長さＬ１を大きくとって加工を行えばよい。
また図２６（Ｄ）に示すような、島状の酸化物半導体層４０６及び第２の絶縁層４１６
とする場合、島状の酸化物半導体層４０６を加工する際のレジストマスクを残存した状態
で等方性エッチングを施し、第２の絶縁層４１６の一部を除去する構成とすればよい。こ
の場合、第２の絶縁層４１６のエッチングと共に、島状の酸化物半導体層４０６の端部が
エッチングされ、島状の酸化物半導体層４０６の設計による寸法より小さくなることにな
る。
また図２６（Ａ）乃至図２７（Ｃ）に示す作製方法で作製されるトランジスタ５２２を
具備する画素５１８の構成は、図２８（Ａ）、（Ｂ）のようになる。図２８（Ａ）は画素
の構成例を示す平面図であり、図２８（Ｂ）は図２８（Ａ）の切断線Ａ７－Ａ８による断
面図である。
〈液晶表示装置の断面図における変形例の構成〉
次いで、横電界方式の液晶表示装置の断面図の変形例について説明する。
図２９（Ａ）、（Ｂ）に示す断面図では、一例として、図２８（Ｂ）に示した断面図の
変形例である。図２９（Ａ）、（Ｂ）では、画素部の断面図の他、接続部の断面図の構成
をあわせて示している。なお図２９（Ａ）に示す断面図の構成は、半導体層５２３の形成
後に、導電層５２６を形成する構成である。
また図２９（Ｂ）の構成では、ブラックマトリクス５４２に重畳する領域の導電層５２
５及び導電層５７３において、導電性を補助するための導電層５７６を積層して設ける構
成について示している。また図２９（Ａ）、（Ｂ）では、接続部における導電層と直接接
続する導電層として、導電層５７１及び導電層５７２を異ならせて示している。
図２９（Ａ）に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５
３３、半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶
縁層５３６、導電層５２５、導電層５２６、配向膜５３９、液晶層５４０、基板５４１、
ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコート５４４、配向膜５４
５、導電層５７１、導電層５７３を示している。また図２９（Ａ）では、トランジスタ５
２２を図示している。
図２９（Ｂ）に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５
３３、半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶
縁層５３６、導電層５２５、導電層５２６、配向膜５３９、液晶層５４０、基板５４１、
ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコート５４４、配向膜５４
５、導電層５７１、導電層５７３、導電層５７６を示している。また図２９（Ｂ）では、
トランジスタ５２２を図示している。
導電層５７６は、導電層５２５及び導電層５７３の導電性を補助するための電極として
の機能を有する。導電層５７６としては、アルミニウム、チタン、クロム、コバルト、ニ
ッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル及び
タングステンを一種以上含む導電性材料でなる膜を１層又は２層以上で形成するとよい。
次いで図３０に示す断面図の構成では、図２９（Ａ）、（Ｂ）とは異なり、先に導電層
５２６を形成した後に、半導体層５２３の形成を形成する構成である。そのため、図３０
の構成では、導電層５２６に重畳して、絶縁層５３３が残る構成となる。
図３０に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、導電層５２５、導電層５２６、配向膜５３９、液晶層５４０、基板５４１、ブラッ
クマトリクス５４２、カラーフィルタ５４３、オーバーコート５４４、配向膜５４５、導
電層５７２、導電層５７３、導電層５７６を示している。また図３０では、トランジスタ
５２２を図示している。
図３１に示す断面図では、一例として、図６（Ａ）に示した断面図の変形例である。図
３１では、画素部の断面図の他、接続部の断面図の構成をあわせて示している。なお図３
１に示す断面図の構成は、画素電極として機能する導電層５２６の形成後に、共通電極と
して機能する導電層５２５を形成する構成である。
図３１に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜５３９、液晶
層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコ
ート５４４、配向膜５４５、導電層５７１、導電層５７３、導電層５７５を示している。
また図３１では、トランジスタ５２２を図示している。
図３２に示す断面図では、一例として、図６（Ａ）に示した断面図の変形例である。図
３２では、画素部の断面図の他、接続部の断面図の構成をあわせて示している。なお図３
２に示す断面図の構成は、画素電極として機能する導電層５２６が、トランジスタ５２２
を構成する半導体層５２３と重畳して設ける構成である。
図３２に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜５３９、液晶
層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコ
ート５４４、配向膜５４５、導電層５７１、導電層５７３を示している。また図３２では
、トランジスタ５２２を図示している。
図３３に示す断面図では、一例として、図６（Ａ）に示した断面図の変形例である。図
３３では、画素部の断面図の他、接続部の断面図の構成をあわせて示している。なお図３
３に示す断面図の構成は、トランジスタのバックゲート電極として機能する導電層５７６
を導電層５２６に重畳して設け、トランジスタ５２２上に設ける構成である。
図３３に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜５３９、液晶
層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコ
ート５４４、配向膜５４５、導電層５７１、導電層５７３、導電層５７６を示している。
また図３３では、トランジスタ５２２を図示している。
導電層５７６は、トランジスタのバックゲート電極として機能する配線である。導電層
５７６としては、導電層５７５と同様に形成することができる。
図３４に示す断面図では、一例として、図３３に示した断面図の変形例である。図３４
では、画素部の断面図の他、接続部の断面図の構成をあわせて示している。なお図３４に
示す断面図の構成は、トランジスタのバックゲート電極として機能する導電層５７６を、
導電層５１９に直接接続された導電層５２６に重畳して設け、トランジスタ５２２上に設
ける構成である。
図３４に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜５３９、液晶
層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコ
ート５４４、配向膜５４５、導電層５７１、導電層５７３、導電層５７６を示している。
また図３４では、トランジスタ５２２を図示している。
図３５に示す断面図では、一例として、図６（Ａ）に示した断面図の変形例である。図
３５では、画素部の断面図の他、接続部の断面図の構成をあわせて示している。なお図３
５に示す断面図の構成は、トランジスタ５２２と画素電極として機能する導電層５２６と
の接続箇所に導電層５２５を重畳して設ける構成である。
図３５に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜５３９、液晶
層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコ
ート５４４、配向膜５４５、導電層５７１、導電層５７３、導電層５７５を示している。
また図３５では、トランジスタ５２２を図示している。
図３６に示す断面図では、一例として、図３１の断面図の変形例である。図３６では、
画素部の断面図の他、図８に示した保護回路部の断面図の構成をあわせて示している。な
お図３６に示す断面図の構成は、絶縁層５３８を保護回路部における半導体層５５５に直
接接して設ける構成である。
図３６に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜５３９、液晶
層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコ
ート５４４、配向膜５４５、導電層５５２、導電層５５４、半導体層５５５を示している
。また図３６では、トランジスタ５２２を図示している。
図３７に示す断面図では、一例として、図３５の断面図の変形例である。図３７では、
画素部の断面図の他、図８に示した保護回路部の断面図の構成をあわせて示している。な
お図３７に示す断面図の構成は、絶縁層５３８を保護回路部における半導体層５５５に直
接接して設ける構成である。
図３７に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜５３９、液晶
層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコ
ート５４４、配向膜５４５、導電層５５２、導電層５５４、半導体層５５５を示している
。また図３７では、トランジスタ５２２を図示している。
図３８に示す断面図では、一例として、図６（Ａ）の断面図の変形例である。図３８で
は、画素部の断面図の他、図８に示した保護回路部の断面図の構成をあわせて示している
。なお図３８に示す断面図の構成は、絶縁層５３８を保護回路部における半導体層５５５
に直接接して設ける構成である。
図３８に示す断面図では、基板５２１、導電層５１９、絶縁層５３２、絶縁層５３３、
半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３５、絶縁層５
３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜５３９、液晶
層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３、オーバーコ
ート５４４、配向膜５４５、導電層５５２、導電層５５４、半導体層５５５を示している
。また図３８では、トランジスタ５２２を図示している。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、上記実施の形態１で説明した、横電界方式の表示装置にタッチセン
サ（接触検出装置）を設けることで、タッチパネルとして機能させる構成について説明す
る。
本実施の形態では、図３９乃至図４４を用いて、タッチパネルについて説明する。
図３９は液晶表示装置５００をタッチパネルとして機能させたタッチパネルの断面図で
ある。また図４０は、タッチセンサの静電容量が形成される電極として機能する導電層の
構成例を示す平面図である。また図４１（Ａ）は、図４０の切断線Ｃ１－Ｃ２による断面
図であり、図４１（Ｂ）は、図４０の領域４３０における平面図である。
図３９に示す液晶表示装置５００をタッチパネルとして機能させたタッチパネル４２０
の構成例を示す断面図では、一例として、基板５２１、導電層５１９、絶縁層５３２、絶
縁層５３３、半導体層５２３、導電層５２０、導電層５２４、絶縁層５３４、絶縁層５３
５、絶縁層５３６、絶縁層５３７、導電層５２５、導電層５２６、絶縁層５３８、配向膜
５３９、液晶層５４０、基板５４１、ブラックマトリクス５４２、カラーフィルタ５４３
、オーバーコート５４４、配向膜５４５、偏光する機能を有する部材（以下、偏光板４２
１という）、偏光する機能を有する部材（以下、偏光板４２２という）、導電性を有する
層（以下、導電層４２３という）を示している。また図３９では、トランジスタ５２２を
図示している。
タッチパネル４２０は、タッチセンサとして静電容量式のセンサを備えている。基板５
２１の外側に偏光板４２１が取り付けられ、基板５４１の外側に偏光板４２２が取り付け
られている。
偏光板４２１は、自然光や円偏光から直線偏光を作り出すことができるものであれば特
に限定されないが、例えば、二色性の物質を一定方向にそろえて配置することで、光学的
な異方性を持たせたものを用いることができる。このような偏光板は、例えば、ヨウ素系
の化合物などをポリビニルアルコールなどのフィルムに吸着させ、これを一方向に延伸す
ることで作製することができる。なお、二色性の物質としては、ヨウ素系の化合物のほか
、染料系の化合物などが用いられる。偏光板４２２についても、同様である。
導電層４２３は、帯電防止用の導電体、及びタッチセンサの静電容量が形成される一方
の電極として機能する層である。導電層４２３としては、導電層５２５と同様に形成する
ことができる。
図４０に示す、共通電極、及びタッチセンサの静電容量が形成される他方の電極として
機能する導電層５２５、及び導電層４２３の構成例を示す平面図では、一例として、基板
５２１、基板５４１、ＦＰＣ４６１、ＦＰＣ４６２、配線４３１、配線４３２、導電層５
２５、及び導電層４２３を示している。また図４０では、画素部５０１に相当する領域を
点線で図示している。
図４０に示す平面図では、導電層５２５及び導電層４２３はストライプ状の形状を有し
、導電層５２５及び導電層４２３は平面において直交するように配置されている。導電層
５２５は、配線４３１により、基板５２１に取り付けられたＦＰＣ４６１に接続される。
導電層４２３は、配線４３２により基板５４１に取り付けられたＦＰＣ４６２に接続され
る。
図４１（Ａ）に示す、図４０の切断線Ｃ１－Ｃ２による断面図では、基板５２１、トラ
ンジスタ５２２、導電層５２５、導電層５２６、液晶層５４０、基板５４１及び導電層４
２３を示している。
画素電極として機能する導電層５２６は、画素ごとに設けられており、トランジスタ５
２２に接続されている。
また図４１（Ｂ）に示す、図４０の領域４３０における平面図では、画素５１８、導電
層５２５及び導電層４２３を示している。
導電層５２５と導電層４２３とが交差する領域には、複数の画素５１８が設けられる。
導電層５２５及び導電層４２３が交差している領域にタッチセンサの静電容量が形成さ
れる。導電層５２５及び導電層４２３を一対の電極とする容量素子において、導電層５２
５はこの容量素子に電位を与えるための電極である。他方、導電層４２３は、容量素子を
流れる電流を取り出すための電極である。
タッチパネル４２０の動作は、画素に映像信号を入力する表示動作と、接触を検出する
センシング動作に大別できる。表示動作時は、導電層５２５の電位はローレベルに固定さ
れている。センシング期間には、各導電層５２５にパルス信号が順次印加され、その電位
がハイレベルとされる。このとき、指がタッチパネル４２０に接触していると、指による
容量がタッチセンサの容量素子に付加されるため、容量素子を流れる電流が変化し、導電
層４２３の電位が変化する。導電層５２５のパルス信号を順次走査して、導電層４２３の
電位の変化を検出することで、指の接触位置が検出される。
上述したように、液晶表示装置５００でタッチパネルを構成することで、タッチパネル
４２０の静電容量を構成する電極として、ＦＦＳモードの液晶表示装置５００に元々設け
られていた帯電防止用の導電体と、画素の共通電極を用いることができるため、軽量、薄
型で、かつ高表示品位のタッチパネルを提供することが可能である。
（実施の形態５）
本実施の形態では、上記実施の形態４で説明した、表示装置をタッチパネルとして機能
させる構成についての変形例及びその応用例について説明する。
〈外付け方式のタッチパネルの変形例の構成〉
タッチパネルの構造は、静電容量を形成するタッチパネル基板を液晶表示装置５００の
基板５４１側に取り付ける構成、または液晶表示装置５００の基板５４１の外側に取り付
ける帯電防止用の導電膜を用いて、表面容量（ｓｕｒｆａｃｅ ｃａｐａｃｉｔｉｖｅ）
型のタッチセンサとする構成、といった外付け方式のタッチパネルとすることもできる。
以下、図４２（Ａ）乃至図４３を用いて、外付け方式のタッチパネルに適用されるタッチ
センサの構成例を説明する。
図４２（Ａ）は、タッチセンサの構成例を示す分解斜視図であり、図４２（Ｂ）は、タ
ッチセンサの電極の構成例を示す平面図である。図４３は、タッチセンサ４５０の構成例
を示す断面図である。
図４２（Ａ）及び図４２（Ｂ）に示すように、タッチセンサ４５０は、複数の電極４５
１と、複数の電極４５２の平面図に相当する。図４２（Ａ）及び図４２（Ｂ）に示すタッ
チセンサ４５０は、基板４９１上に、Ｘ軸方向に配列された複数の電極４５１と、Ｘ軸方
向と交差するＹ軸方向に配列された複数の電極４５２とが形成されている。
各電極４５１、４５２は、複数の四辺形状の導電膜が接続された構造を有している。複
数の電極４５１及び複数の電極４５２は、導電膜の四辺形状の部分の位置が重ならないよ
うに、配置されている。電極４５１と電極４５２の交差する部分には、電極４５１と電極
４５２が接触しないように間に絶縁膜が設けられている。
図４３は、電極４５１と電極４５２との接続構造の一例を説明する断面図であり、電極
４５１と４５２が交差する部分の断面図を一例として示す。また、図４４は、電極４５１
と電極４５２との交差部分の等価回路図である。図４４に示すように、電極４５１と電極
４５２の交差する部分には、容量素子４５４が形成される。
図４３に示すように、電極４５１は、１層目の導電膜４５１ａおよび導電膜４５１ｂ、
ならびに、絶縁膜４８１上の２層目の導電膜４５１ｃにより構成される。導電膜４５１ａ
と導電膜４５１ｂは、導電膜４５１ｃにより接続されている。電極４５２は、１層目の導
電膜により形成される。電極４５１、４５２及び４７１を覆って絶縁膜４８２が形成され
ている。絶縁膜４８１、４８２として、例えば、酸化窒化シリコン膜を形成すればよい。
なお、基板４９１と電極４５１及び電極４７１の間に絶縁膜でなる下地膜を形成してもよ
い、下地膜としては、例えば、酸化窒化シリコン膜を形成することができる。
電極４５１と電極４５２は、可視光に対して透光性を有する導電材料で形成される。例
えば、透光性を有する導電材料として、酸化珪素を含む酸化インジウムスズ、酸化インジ
ウムスズ、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛等がある。
導電膜４５１ａは、電極４７１に接続されている。電極４７１は、ＦＰＣとの接続用端
子を構成する。電極４５２も、電極４５１と同様、他の電極４７１に接続される。電極４
７１は、例えばタングステン膜から形成することができる。
電極４５１、４５２及び４７１を覆って絶縁膜４８２が形成されている。電極４７１と
ＦＰＣとを電気的に接続するために、電極４７１上の絶縁膜４８１及び絶縁膜４８２には
開口が形成されている。絶縁膜４８２上には、基板４９２が接着剤又は接着フィルム等に
より貼り付けられている。接着剤又は接着フィルムにより基板４９１側を液晶表示装置５
００の基板５４１に取り付けることで、タッチパネルが構成される。
〈外付け方式のタッチパネルの応用例の構成〉
次に、本発明の一態様の表示装置を用いることのできる表示モジュールについて、図４
６を用いて説明を行う。
図４６に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネルセル８００６、バックライトユニット８００７、フレーム８００９、プリン
ト基板８０１０、バッテリー８０１１を有する。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
セル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
セル８００６に重畳して用いることができる。また、表示パネルセル８００６の対向基板
（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示
パネルセル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可
能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８は、バックラ
イトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネルセル８００６の保護機能の他、プリント基板８０１０
の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。また
フレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
（実施の形態６）
本実施の形態においては、図１（Ａ）に示す表示装置の画素回路１０８に用いることの
できる構成について、図４５を用いて説明を行う。本発明の表示装置は、画素回路１０８
が有する表示素子を変えることで様々な表示装置として適用可能である。
本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び
発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有
することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（
エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無
機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トラ
ンジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク
、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル
（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ
、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、
透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例と
しては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、
フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（Ｓ
ＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄ
ｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレ
イ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直
視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動
素子を用いた表示装置の一例としては、電子ペーパーなどがある。
ＥＬ素子の一例としては、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層と、を
有する素子などがある。ＥＬ層の一例としては、１重項励起子からの発光（蛍光）を利用
するもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（
蛍光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、
有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成さ
れたものと無機物によって形成されたものとを含むもの、高分子の材料を含むもの、低分
子の材料を含むもの、又は高分子の材料と低分子の材料とを含むもの、などがある。ただ
し、これに限定されず、ＥＬ素子として様々なものを用いることができる。
液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制御す
る素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお
、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方
向の電界を含む）によって制御される。なお、具体的には、液晶素子の一例としては、ネ
マチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモト
ロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤ
ＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶など
を挙げることができる。また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａ
ｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰ
Ｓ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌ
ｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａ
ｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード
、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌ
ｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎ
ｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉ
ｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａ
ｓｅ）モードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として
様々なものを用いることができる。
電子ペーパーの表示方法の一例としては、分子により表示されるもの（光学異方性、染料
分子配向など）、粒子により表示されるもの（電気泳動、粒子移動、粒子回転、相変化な
ど）、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化により
表示されるもの、分子の光吸収により表示されるもの、又は電子とホールが結合して自発
光により表示されるものなどを用いることができる。具体的には、電子ペーパーの表示方
法の一例としては、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気
泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー
、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明／白
濁変化）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液
晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料による発消色、
フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機
ＥＬなどがある。ただし、これに限定されず、電子ペーパー及びその表示方法として様々
なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによっ
て、泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射
率、広視野角、低消費電力、メモリ性などのメリットを有する。
図１（Ａ）に示す表示装置において、画素回路１０８は、図４５（Ａ）に示すような構
成とすることができる。
図４５（Ａ）に示す画素回路１０８は、液晶素子１３０と、トランジスタ１３１＿１と
、容量素子１３３＿１と、を有する。
また、図４５（Ｂ）に示す画素回路１０８は、トランジスタ１３１＿２と、容量素子１
３３＿２と、トランジスタ１３４と、発光素子１３５と、を有する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態７）
本実施の形態においては、電子機器の例について説明する。
図４７（Ａ）乃至図４７（Ｈ）、図４８（Ａ）乃至図４８（Ｄ）は、電子機器を示す図
である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥ
Ｄランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続
端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離
、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線
、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフ
ォン５００８、等を有することができる。
図４７（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図４７（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図４７（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図４７（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図４７（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図４７（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図４７（Ｇ）はテレビ受像器であり、上述したものの他に、
チューナ、画像処理部、等を有することができる。図４７（Ｈ）は持ち運び型テレビ受像
器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有すること
ができる。図４８（Ａ）はディスプレイであり、上述したものの他に、支持台５０１８、
等を有することができる。図４８（Ｂ）はカメラであり、上述したものの他に、外部接続
ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有することができる
。図４８（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス５
０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を有することができる。
図４８（Ｄ）は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移
動端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。
図４７（Ａ）乃至図４７（Ｈ）、図４８（Ａ）乃至図４８（Ｄ）に示す電子機器は、様
々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など
）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示す
る機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能
、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能
を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム
又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数
の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の
一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮し
た画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに
、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮
影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラ
に内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができ
る。なお、図４７（Ａ）乃至図４７（Ｈ）、図４８（Ａ）乃至図４８（Ｄ）に示す電子機
器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。
次に、表示装置の応用例を説明する。
図４８（Ｅ）に、表示装置を、建造物と一体にして設けた例について示す。図４８（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。表示装置は、壁かけ型として建物と一体となっており、設置するスペー
スを広く必要とすることなく設置可能である。
図４８（Ｆ）に、建造物内に表示装置を、建造物と一体にして設けた別の例について示
す。表示モジュール５０２６は、ユニットバス５０２７と一体に取り付けられており、入
浴者は表示モジュール５０２６の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の
形態はこれに限定されず、様々な建造物に表示装置を設置することができる。
次に、表示装置を、移動体と一体にして設けた例について示す。
図４８（Ｇ）は、表示装置を、自動車に設けた例について示した図である。表示モジュ
ール５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外
から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能
を有していてもよい。
図４８（Ｈ）は、表示装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図４８（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示モジュール５０３
１を設けたときの、使用時の形状について示した図である。表示モジュール５０３１は、
天井５０３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２
の伸縮により乗客は表示モジュール５０３１の視聴が可能になる。表示モジュール５０３
１は乗客が操作することで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示し
たがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノ
レール、鉄道等を含む）、船舶等、様々なものに設置することができる。
（実施の形態８）
なお、上記実施の形態で開示された、導電膜や半導体膜はスパッタ法やプラズマＣＶＤ法
により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣ
ＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良
い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
導電膜や半導体膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜する場
合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお
、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウ
ムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３
）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリ
エチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代え
てジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代え
てＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ－
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形
成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。な
お、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ
層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、
Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良
いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえ
て、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇ
ａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ
２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章にお
いて、その一部分を取り出して、発明の一態様を構成することは可能である。したがって
、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取
り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成す
ることが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオー
ドなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有
機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面
または文章において、その一部分を取り出して、発明の一態様を構成することが可能であ
るものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有
して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容
量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、
Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層
を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個
（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ
）の要素を抜き出して、発明の一態様を構成することは可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章にお
いて、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すこと
は、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べ
る図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位
概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが
可能である。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）
は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能
である。したがって、ある内容について、図に記載されていれば、文章を用いて述べてい
なくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を
構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様
として開示されているものであり、発明の一態様を構成することが可能である。
ＧＬ 走査線
ＤＬ データ線
ＬＣ 液晶素子
ＣＡＰ 容量素子
ＤＬ＿Ｙ データ線
ＤＬ＿ｎ データ線
ＤＬ＿１ データ線
ＧＬ＿Ｘ 走査線
ＧＬ＿ｍ 走査線
ＧＬ＿１ 走査線
１０２ 画素部
１０４ 駆動回路部
１０４ａ ゲートドライバ
１０４ｂ ソースドライバ
１０６ 保護回路
１０６＿１ 保護回路
１０６＿２ 保護回路
１０６＿３ 保護回路
１０６＿４ 保護回路
１０７ 端子部
１０８ 画素回路
１１０ 配線
１１２ 配線
１１４ 抵抗素子
１３０ 液晶素子
１３１＿１ トランジスタ
１３１＿２ トランジスタ
１３３＿１ 容量素子
１３３＿２ 容量素子
１３４ トランジスタ
１３５ 発光素子
１４０ 基板
１４２ 導電層
１４４ 絶縁層
１４６ 絶縁層
１４８ 導電層
１５１ トランジスタ
１５２ トランジスタ
１５３ トランジスタ
１５４ トランジスタ
１５５ トランジスタ
１５６ トランジスタ
１５７ トランジスタ
１５８ トランジスタ
１５９ トランジスタ
１６０ トランジスタ
１６１ トランジスタ
１６２ トランジスタ
１６３ トランジスタ
１６４ トランジスタ
１６５ トランジスタ
１６６ トランジスタ
１７１ 抵抗素子
１７２ 抵抗素子
１７３ 抵抗素子
１７４ 抵抗素子
１７５ 抵抗素子
１７６ 抵抗素子
１７７ 抵抗素子
１７８ 抵抗素子
１７９ 抵抗素子
１８０ 抵抗素子
１８１ 配線
１８２ 配線
１８３ 配線
１８４ 配線
１８５ 配線
１８６ 配線
１８７ 配線
１８８ 配線
１８９ 配線
１９０ 配線
１９１ 配線
１９９ 抵抗素子
３０１ 導電膜
３０２ トランジスタ
３０４ トランジスタ
３０６ トランジスタ
３０８ トランジスタ
３１０ トランジスタ
３１２ トランジスタ
３１４ トランジスタ
３１６ トランジスタ
３５１ 配線
３５２ 配線
３５３ 配線
３５４ 配線
３５５ 配線
３５６ 配線
３８１ 配線
３８２ 配線
３８３ 配線
３８４ 配線
３８５ 配線
３８６ 配線
４００ 基板
４０１ 導電膜
４０２ ゲート電極
４０３ 絶縁膜
４０４ 第２の絶縁層
４０５ 酸化物半導体膜
４０６ 島状の酸化物半導体層
４０６ｓ 酸化物積層
４０７ 導電膜
４０８ ソース電極
４０９ ドレイン電極
４１０ 絶縁層
４１１ 絶縁層
４１２ 絶縁層
４１３ 酸化物半導体層
４１４ 酸化物半導体層
４１４ｓ 酸化物層
４１５ 酸化物半導体層
４１６ 絶縁層
４２０ タッチパネル
４２１ 偏光板
４２２ 偏光板
４２３ 導電層
４３０ 領域
４３１ 配線
４３２ 配線
４５０ タッチセンサ
４５１ 電極
４５１ａ 導電膜
４５１ｂ 導電膜
４５１ｃ 導電膜
４５２ 電極
４５４ 容量素子
４６１ ＦＰＣ
４６２ ＦＰＣ
４７１ 電極
４８１ 絶縁膜
４８２ 絶縁膜
４８６ 配線
４９１ 基板
４９２ 基板
５００ 液晶表示装置
５０１ 画素部
５０２ ゲートドライバ
５０３ ゲートドライバ
５０４ ソースドライバ
５０５ 端子部
５０６ ＦＰＣ
５１１ 保護回路
５１２ シール部材
５１５ スペーサ
５１８ 画素
５１９ 導電層
５２０ 導電層
５２１ 基板
５２２ トランジスタ
５２３ 半導体層
５２４ 導電層
５２５ 導電層
５２６ 導電層
５２８ 開口部
５３２ 絶縁層
５３３ 絶縁層
５３４ 絶縁層
５３５ 絶縁層
５３６ 絶縁層
５３７ 絶縁層
５３８ 絶縁層
５３９ 配向膜
５４０ 液晶層
５４１ 基板
５４２ ブラックマトリクス
５４３ カラーフィルタ
５４４ オーバーコート
５４５ 配向膜
５５１ 導電層
５５１Ｌ 配線
５５２ 導電層
５５２Ｌ 配線
５５３ 開口部
５５４ 導電層
５５５ 半導体層
５５６ 導電層
５５７ 導電層
５５８ 導電層
５５９ 導電層
５６１ 導電層
５７１ 導電層
５７２ 導電層
５７３ 導電層
５７４ 導電層
５７５ 導電層
５７６ 導電層
５８１ 画素部
５８２ 保護回路
５８３ 接続部
５８４ 開口部
５８５ 開口部
５８６ 開口部
６００ 配線
６０１ 配線
６０２ 配線
６０３ 保護回路
６０４Ａ トランジスタ
６０４Ｂ トランジスタ
６０５Ａ トランジスタ
６０５Ｂ トランジスタ
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示モジュール
５０２７ ユニットバス
５０２８ 表示モジュール
５０２９ 車体
５０３０ 天井
５０３１ 表示モジュール
５０３２ ヒンジ部
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネルセル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (3)

  1. 第１の導電層と、第２の導電層と、第３の導電層と、酸化物半導体層と、前記酸化物半導体層と接する第１の絶縁層と、前記酸化物半導体層と接する第２の絶縁層と、を有する保護回路を有し、
    前記第１の絶縁層は、前記酸化物半導体層上及び前記第３の導電層上に配置された領域を有し、
    前記第１の導電層は、前記第１の絶縁層上に配置された領域を有し、
    前記第２の導電層は、前記第１の絶縁層上に配置された領域を有し、
    前記第１の導電層と前記第２の導電層とは、前記第１の絶縁層上において離間して配置され、
    前記第１の導電層は、前記酸化物半導体層と電気的に接続され、
    前記第２の導電層は、前記酸化物半導体層と電気的に接続され、
    前記第２の導電層は、前記第３の導電層と電気的に接続され、
    前記第３の導電層は、前記酸化物半導体層と重ならず、
    前記第２の絶縁層は、前記酸化物半導体層下に配置された領域を有し、
    平面視において、前記酸化物半導体層は、メアンダ形状を有する、半導体装置。
  2. 第１の導電層と、第２の導電層と、第３の導電層と、酸化物半導体層と、前記酸化物半導体層と接する第１の絶縁層と、前記酸化物半導体層と接する第２の絶縁層と、を有する保護回路を有し、
    前記第１の絶縁層は、前記酸化物半導体層上及び前記第３の導電層上に配置された領域を有し、
    前記第１の導電層は、前記第１の絶縁層上に配置された領域を有し、
    前記第２の導電層は、前記第１の絶縁層上に配置された領域を有し、
    前記第１の導電層と前記第２の導電層とは、前記第１の絶縁層上において離間して配置され、
    前記第１の導電層は、前記酸化物半導体層と電気的に接続され、
    前記第２の導電層は、前記酸化物半導体層と電気的に接続され、
    前記第２の導電層は、前記第３の導電層と電気的に接続され、
    前記第３の導電層は、前記酸化物半導体層と重ならず、
    前記第２の絶縁層は、前記酸化物半導体層下に配置された領域を有し、
    平面視において、前記酸化物半導体層は、第１の方向に沿うように延在した領域と、前記第１の方向に垂直な第２の方向に沿うように延在した領域と、を有する半導体装置。
  3. 請求項１又は請求項２において、
    前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを含む、半導体装置。
JP2022145927A 2012-11-28 2022-09-14 半導体装置 Active JP7375142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023182965A JP2024008954A (ja) 2012-11-28 2023-10-25 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012260210 2012-11-28
JP2012260210 2012-11-28
JP2013157232 2013-07-30
JP2013157232 2013-07-30
JP2021010156A JP2021076860A (ja) 2012-11-28 2021-01-26 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021010156A Division JP2021076860A (ja) 2012-11-28 2021-01-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023182965A Division JP2024008954A (ja) 2012-11-28 2023-10-25 表示装置

Publications (2)

Publication Number Publication Date
JP2022183150A JP2022183150A (ja) 2022-12-08
JP7375142B2 true JP7375142B2 (ja) 2023-11-07

Family

ID=50772466

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2013244466A Active JP6347940B2 (ja) 2012-11-28 2013-11-27 半導体装置及び表示装置
JP2018102965A Active JP6553771B2 (ja) 2012-11-28 2018-05-30 半導体装置
JP2019125027A Withdrawn JP2019185054A (ja) 2012-11-28 2019-07-04 表示装置
JP2021010156A Withdrawn JP2021076860A (ja) 2012-11-28 2021-01-26 半導体装置
JP2022145927A Active JP7375142B2 (ja) 2012-11-28 2022-09-14 半導体装置
JP2023182965A Pending JP2024008954A (ja) 2012-11-28 2023-10-25 表示装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2013244466A Active JP6347940B2 (ja) 2012-11-28 2013-11-27 半導体装置及び表示装置
JP2018102965A Active JP6553771B2 (ja) 2012-11-28 2018-05-30 半導体装置
JP2019125027A Withdrawn JP2019185054A (ja) 2012-11-28 2019-07-04 表示装置
JP2021010156A Withdrawn JP2021076860A (ja) 2012-11-28 2021-01-26 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023182965A Pending JP2024008954A (ja) 2012-11-28 2023-10-25 表示装置

Country Status (5)

Country Link
US (1) US9130367B2 (ja)
JP (6) JP6347940B2 (ja)
KR (3) KR102282651B1 (ja)
CN (2) CN103855169B (ja)
TW (5) TWI820614B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104113053B (zh) * 2014-04-21 2017-05-24 京东方科技集团股份有限公司 静电放电保护电路、显示基板和显示装置
TWI726843B (zh) * 2014-05-30 2021-05-11 日商半導體能源研究所股份有限公司 觸控面板
JP5993496B2 (ja) * 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
KR102224457B1 (ko) * 2014-08-06 2021-03-09 엘지디스플레이 주식회사 표시장치와 그 제조 방법
CN110544436B (zh) * 2014-09-12 2021-12-07 株式会社半导体能源研究所 显示装置
US9785339B2 (en) * 2014-12-04 2017-10-10 Microsoft Technology Licensing, Llc Touch input device in a circuit board
KR102425836B1 (ko) * 2015-03-24 2022-07-29 삼성디스플레이 주식회사 유기 발광 표시 장치
JPWO2016181261A1 (ja) * 2015-05-14 2018-03-22 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器
JP2016219483A (ja) * 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
KR102352307B1 (ko) * 2015-08-05 2022-01-19 삼성디스플레이 주식회사 보호 회로 및 이를 포함하는 유기발광 표시장치
CN105445998A (zh) * 2015-12-31 2016-03-30 武汉华星光电技术有限公司 Ltps显示面板及其制备工艺
US10482305B1 (en) * 2016-01-06 2019-11-19 Apple Inc. Electronic devices with thin-film masking layers
CN107833883A (zh) * 2017-10-18 2018-03-23 深圳市华星光电半导体显示技术有限公司 一种静电防护电路结构、显示面板及显示装置
CN109698192B (zh) * 2017-10-23 2021-01-22 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN111223459B (zh) * 2018-11-27 2022-03-08 元太科技工业股份有限公司 移位寄存器以及栅极驱动电路
WO2023155087A1 (en) * 2022-02-17 2023-08-24 Jade Bird Display (shanghai) Limited Electrostatic discharge protection system of micro device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341186A (ja) 2003-05-15 2004-12-02 Casio Comput Co Ltd 薄膜トランジスタパネルおよびその製造方法
JP2010113346A (ja) 2008-10-08 2010-05-20 Semiconductor Energy Lab Co Ltd 表示装置
WO2012121255A1 (ja) 2011-03-09 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2010171394A5 (ja) 2009-12-15 2013-01-17 半導体装置

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63250166A (ja) * 1987-04-06 1988-10-18 Nec Ic Microcomput Syst Ltd 半導体装置
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06151716A (ja) * 1992-11-11 1994-05-31 Hitachi Ltd 半導体集積回路装置
JP2958202B2 (ja) * 1992-12-01 1999-10-06 シャープ株式会社 半導体装置
JPH0738054A (ja) * 1993-07-19 1995-02-07 Hitachi Ltd 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4588300B2 (ja) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4673569B2 (ja) * 2004-03-31 2011-04-20 株式会社リコー 半導体装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006060191A (ja) * 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR101177720B1 (ko) * 2005-09-20 2012-08-28 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR101221951B1 (ko) * 2005-12-28 2013-01-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305646B2 (ja) * 2007-12-18 2013-10-02 株式会社ジャパンディスプレイウェスト 半導体装置、電気光学装置、及び電子機器
JP2009295867A (ja) * 2008-06-06 2009-12-17 Rohm Co Ltd 半導体装置
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101722409B1 (ko) 2008-09-19 2017-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101803720B1 (ko) 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
WO2011096286A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341186A (ja) 2003-05-15 2004-12-02 Casio Comput Co Ltd 薄膜トランジスタパネルおよびその製造方法
JP2010113346A (ja) 2008-10-08 2010-05-20 Semiconductor Energy Lab Co Ltd 表示装置
JP2010171394A5 (ja) 2009-12-15 2013-01-17 半導体装置
WO2012121255A1 (ja) 2011-03-09 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20230012092A (ko) 2023-01-25
KR102282651B1 (ko) 2021-07-27
TW202243240A (zh) 2022-11-01
CN103855169A (zh) 2014-06-11
TW201820612A (zh) 2018-06-01
KR20140068762A (ko) 2014-06-09
KR20210094506A (ko) 2021-07-29
JP2018174331A (ja) 2018-11-08
JP2021076860A (ja) 2021-05-20
JP2019185054A (ja) 2019-10-24
CN109449170A (zh) 2019-03-08
TWI703723B (zh) 2020-09-01
TWI662698B (zh) 2019-06-11
TW202114208A (zh) 2021-04-01
JP2024008954A (ja) 2024-01-19
US20140145181A1 (en) 2014-05-29
JP2015046561A (ja) 2015-03-12
JP6347940B2 (ja) 2018-06-27
JP2022183150A (ja) 2022-12-08
TW201941421A (zh) 2019-10-16
TWI820614B (zh) 2023-11-01
US9130367B2 (en) 2015-09-08
TWI757837B (zh) 2022-03-11
JP6553771B2 (ja) 2019-07-31
TW201423910A (zh) 2014-06-16
TWI613759B (zh) 2018-02-01
CN109449170B (zh) 2023-10-31
KR102489234B1 (ko) 2023-01-18
CN103855169B (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
JP7375142B2 (ja) 半導体装置
JP7199496B2 (ja) 表示装置
JP2022028702A (ja) 表示装置
JP2014186724A (ja) 表示装置
TW201133786A (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231025

R150 Certificate of patent or registration of utility model

Ref document number: 7375142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150