JPS63250166A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63250166A JPS63250166A JP8507087A JP8507087A JPS63250166A JP S63250166 A JPS63250166 A JP S63250166A JP 8507087 A JP8507087 A JP 8507087A JP 8507087 A JP8507087 A JP 8507087A JP S63250166 A JPS63250166 A JP S63250166A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- wiring
- insulation film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 44
- 239000011229 interlayer Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の抵抗の構造に関し、特にマスター
スライス方式の半導体装置において、容易に抵抗値の調
整、変更ができる抵抗素子の構造に関する。
スライス方式の半導体装置において、容易に抵抗値の調
整、変更ができる抵抗素子の構造に関する。
一般に半導体装置に形成する素子を電気的に配線層と接
続する電極は半導体基板上に形成した素子の上部に設け
た絶縁膜を開孔することＫよ）構成する。第３図はその
一例であり半導体基板１上に埋込層２及びＰ型絶縁層４
、Ｎ型抵抗領域３、Ｐ型抵抗層５を形成し、これらの上
部に設けた絶縁膜６を前記Ｐ型抵抗層５の両端で開孔し
、これを抵抗素子の電極としている。
続する電極は半導体基板上に形成した素子の上部に設け
た絶縁膜を開孔することＫよ）構成する。第３図はその
一例であり半導体基板１上に埋込層２及びＰ型絶縁層４
、Ｎ型抵抗領域３、Ｐ型抵抗層５を形成し、これらの上
部に設けた絶縁膜６を前記Ｐ型抵抗層５の両端で開孔し
、これを抵抗素子の電極としている。
また抵抗値はＰ型抵抗層５０層抵抗とその幅及び両端の
電極間の長さより決定される。
電極間の長さより決定される。
マスタースライス方式の半導体装置は、製品を短期間で
作製する為に、通常下地工程として、トランジスタ、抵
抗等の素子及びその電極までをあらかじめ半導体基板上
に形成しておきその電極部を配線層にて接続することに
より回路を構成する。
作製する為に、通常下地工程として、トランジスタ、抵
抗等の素子及びその電極までをあらかじめ半導体基板上
に形成しておきその電極部を配線層にて接続することに
より回路を構成する。
前述した従来の抵抗構造では、抵抗素子の抵抗値は前記
下地工程で既に決定しており、抵抗値の調整や変更をし
たい場合下地工程からのパターン変更が必要になる。よ
って配線工程のみで容易に変更ができない為に製品がで
きるまでの工数が増大するという欠点があった。
下地工程で既に決定しており、抵抗値の調整や変更をし
たい場合下地工程からのパターン変更が必要になる。よ
って配線工程のみで容易に変更ができない為に製品がで
きるまでの工数が増大するという欠点があった。
本発明の目的は特にマスタースライス方式の半導体装置
において配線工程で抵抗素子の抵抗値を変更できる構造
によシ上記欠点を排除することにある。
において配線工程で抵抗素子の抵抗値を変更できる構造
によシ上記欠点を排除することにある。
本発明の抵抗素子の電極構造は多層配線構造の半導体装
置において前記配線層間の絶縁膜を抵抗素子上で開孔し
これを抵抗素子の電極とする構造を有する。
置において前記配線層間の絶縁膜を抵抗素子上で開孔し
これを抵抗素子の電極とする構造を有する。
次に本発明について図面を参照して説明する。
第１図、第２図は本発明の実施例の断面図を示しておシ
、笛１図では半導体基板２１上に埋込層２２、Ｎ形紙抗
領域２３、Ｐ形絶縁層２４、さらにＰ形紙抗層２５を形
成しその上に拡散層と配線層を分離する絶縁膜２６を形
成する。そしてＰ形紙抗層２５直上の絶縁膜２６を開孔
し配線層を構成する。
、笛１図では半導体基板２１上に埋込層２２、Ｎ形紙抗
領域２３、Ｐ形絶縁層２４、さらにＰ形紙抗層２５を形
成しその上に拡散層と配線層を分離する絶縁膜２６を形
成する。そしてＰ形紙抗層２５直上の絶縁膜２６を開孔
し配線層を構成する。
第１配線層２７及び第１−第２配線の層間絶縁膜２８を
形成しＰ形紙抗層２５上の絶縁膜２８を両端で開孔する
ことによシここを単結晶シリコン抵抗素子の電極３２と
する。
形成しＰ形紙抗層２５上の絶縁膜２８を両端で開孔する
ことによシここを単結晶シリコン抵抗素子の電極３２と
する。
第２図では半導体基板４１、絶縁膜４２の上に多結晶シ
リコン抵抗層４３を形成し、さらに拡散層と配線層を分
離する絶縁膜４４を形成する。そして多結晶シリコン抵
抗層４３直上の絶縁膜４４を開孔し配線層を構成する。
リコン抵抗層４３を形成し、さらに拡散層と配線層を分
離する絶縁膜４４を形成する。そして多結晶シリコン抵
抗層４３直上の絶縁膜４４を開孔し配線層を構成する。
第１配線層４５及び第１−第２配線の眉間絶縁縁膜４６
を形成し、多結晶シリコン抵抗層４３上へ絶縁膜４６を
両端で開孔することによりここを多結晶シリコン抵抗素
子の電極５０とする。したがって以上の２つの実施例に
よれば、第１配線層以降の工程で抵抗素子の抵抗値を決
定することができる。
を形成し、多結晶シリコン抵抗層４３上へ絶縁膜４６を
両端で開孔することによりここを多結晶シリコン抵抗素
子の電極５０とする。したがって以上の２つの実施例に
よれば、第１配線層以降の工程で抵抗素子の抵抗値を決
定することができる。
以上説明したように本発明は、特に多層配線構造マスタ
ースライス方式の半導体装置において、拡散層と配線層
との絶縁膜を抵抗素子領域の太きさで開孔し、その上に
形成される配線間の眉間絶縁膜によって抵抗構造の電極
を構成するので、配線工程のみで容易に、抵抗の電極の
位置を変えることができ、任意に抵抗値を決定すること
ができる。よってマスタースライス方式の半導体装置に
おいて抵抗素子の抵抗値を調整、変更したい場合下地工
程に影響することがなく製品の製作工数増加を防止する
効果がある。
ースライス方式の半導体装置において、拡散層と配線層
との絶縁膜を抵抗素子領域の太きさで開孔し、その上に
形成される配線間の眉間絶縁膜によって抵抗構造の電極
を構成するので、配線工程のみで容易に、抵抗の電極の
位置を変えることができ、任意に抵抗値を決定すること
ができる。よってマスタースライス方式の半導体装置に
おいて抵抗素子の抵抗値を調整、変更したい場合下地工
程に影響することがなく製品の製作工数増加を防止する
効果がある。
第１図及び第２図は本発明の抵抗素子を施した半導体装
置の断面図、第３図は従来の抵抗構造の断面図である。 １・・・・・・半導体基板、２・・・・・・埋込み層、
３・・・・・・Ｎ形紙抗領域、４・・・・・・Ｐ形絶縁
層、５・・・・・・Ｐ形紙抗層、６・・・・・・絶縁膜
、７・・・・・・第１配線層、８・・・・・・配線層間
絶縁膜、９・・・・・・第２配ＩＩＡ層、１０・・・・
・・配線層間絶縁膜、１１・・・・・・第３配線層、２
１・・・・・・半導体基板、２２・・・・・・埋込み層
、２３・・・・・・Ｎ形紙抗領域、２４・・・・・・Ｐ
形絶縁層、２５・・・・・・Ｐ形紙抗層、２６・・・・
・・絶Ｒ膜、２７・・・・・・第１配線層、２８・・・
・・・配線層間絶縁膜、２９・・・・・・第２配線層、
３０・・・・・・配線層間絶縁膜、３１・・・・・・第
３配線層、３２・・・・・・電極、４１・・・・・・半
導体基板、４２・・・・・−絶縁膜、４３・・・・・・
多結晶シリコン抵抗層、４４・・・・・・絶縁膜、４５
・・・・・・第１配線層、４６・・・・・・配線層間絶
縁膜、４７・・・・・・第２配線層、４８・・・・・・
配線層間絶縁膜、４９・・・・・・第３配線層、５０・
・・・・・電極。
置の断面図、第３図は従来の抵抗構造の断面図である。 １・・・・・・半導体基板、２・・・・・・埋込み層、
３・・・・・・Ｎ形紙抗領域、４・・・・・・Ｐ形絶縁
層、５・・・・・・Ｐ形紙抗層、６・・・・・・絶縁膜
、７・・・・・・第１配線層、８・・・・・・配線層間
絶縁膜、９・・・・・・第２配ＩＩＡ層、１０・・・・
・・配線層間絶縁膜、１１・・・・・・第３配線層、２
１・・・・・・半導体基板、２２・・・・・・埋込み層
、２３・・・・・・Ｎ形紙抗領域、２４・・・・・・Ｐ
形絶縁層、２５・・・・・・Ｐ形紙抗層、２６・・・・
・・絶Ｒ膜、２７・・・・・・第１配線層、２８・・・
・・・配線層間絶縁膜、２９・・・・・・第２配線層、
３０・・・・・・配線層間絶縁膜、３１・・・・・・第
３配線層、３２・・・・・・電極、４１・・・・・・半
導体基板、４２・・・・・−絶縁膜、４３・・・・・・
多結晶シリコン抵抗層、４４・・・・・・絶縁膜、４５
・・・・・・第１配線層、４６・・・・・・配線層間絶
縁膜、４７・・・・・・第２配線層、４８・・・・・・
配線層間絶縁膜、４９・・・・・・第３配線層、５０・
・・・・・電極。
Claims (1)
- 多層配線構造である半導体装置の抵抗素子において、抵
抗素子直上の、拡散層−配線層間絶縁膜をすべて除去し
、さらに配線層及び配線層間の絶縁膜形成後この絶縁膜
を抵抗素子上の両端で開孔することによりそこを抵抗素
子の電極とすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8507087A JPS63250166A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8507087A JPS63250166A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63250166A true JPS63250166A (ja) | 1988-10-18 |
Family
ID=13848366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8507087A Pending JPS63250166A (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63250166A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018174331A (ja) * | 2012-11-28 | 2018-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1987
- 1987-04-06 JP JP8507087A patent/JPS63250166A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018174331A (ja) * | 2012-11-28 | 2018-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63250166A (ja) | 半導体装置 | |
| JPH01253950A (ja) | ポリシリコン抵抗を有する集積回路装置 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPH05235275A (ja) | 集積回路装置 | |
| JPH02177549A (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH036858A (ja) | マスタスライス方式半導体集積回路装置 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPS5814072B2 (ja) | 半導体集積回路装置及びその製法 | |
| JPS63229735A (ja) | 半導体装置 | |
| JPS60189242A (ja) | 半導体装置 | |
| JPH04243150A (ja) | ポリシリコンヒューズ | |
| JPS63192249A (ja) | 半導体集積回路装置 | |
| JPH0541503A (ja) | マスタスライス方式の半導体装置の製造方法 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPS60214553A (ja) | バイポ−ラ集積回路装置 | |
| JPH02251144A (ja) | 半導体装置の製造方法 | |
| KR930020574A (ko) | 반도체장치 제조방법 | |
| JPH02211663A (ja) | マスタスライス方式の半導体集積回路装置及びその製造方法 | |
| JPS59224158A (ja) | 集積回路装置 | |
| JPH0122989B2 (ja) | ||
| JPH04264771A (ja) | 集積回路の製造方法 | |
| JPH0571181B2 (ja) | ||
| JPS61290757A (ja) | 半導体装置 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH01201964A (ja) | 半導体装置 |