CN107863340B - 一种阵列基板、其制作方法、显示面板及显示装置 - Google Patents

一种阵列基板、其制作方法、显示面板及显示装置 Download PDF

Info

Publication number
CN107863340B
CN107863340B CN201711009629.2A CN201711009629A CN107863340B CN 107863340 B CN107863340 B CN 107863340B CN 201711009629 A CN201711009629 A CN 201711009629A CN 107863340 B CN107863340 B CN 107863340B
Authority
CN
China
Prior art keywords
thin film
film transistor
active layer
protection circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711009629.2A
Other languages
English (en)
Other versions
CN107863340A (zh
Inventor
金慧俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201711009629.2A priority Critical patent/CN107863340B/zh
Publication of CN107863340A publication Critical patent/CN107863340A/zh
Application granted granted Critical
Publication of CN107863340B publication Critical patent/CN107863340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种阵列基板、其制作方法、显示面板及显示装置，通过对静电防护电路中的第一薄膜晶体管和第二薄膜晶体管的设置，使得第一薄膜晶体管中的第一有源层，与第二薄膜晶体管中的第二有源层的材料均包括多晶硅，因此，提高了第一有源层和第二有源层的电子迁移率，进而提高了第一薄膜晶体管和第二薄膜晶体管的开关特性，使得信号线上的静电荷可以迅速地被释放掉，保证信号正常传输的同时，降低了信号传输的延迟现象，从而有效提高了显示面板的效果。

Description

一种阵列基板、其制作方法、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤指一种阵列基板、其制作方法、显示面板及显示装置。
背景技术
随着显示技术的不断发展，显示屏或触摸屏已经广泛应用于人们的生活中，其中，液晶显示器(Liquid Crystal Display，LCD)具有体积小、功耗低、无辐射等特点，在市场中占据重要地位。有机电致发光器件(Organic Light-Emitting Diode，OLED)具有自发光、反应快、视角广、亮度高、色彩艳、轻薄等优点，也已经被广泛应用于市场中。
为了实现显示功能，在显示面板上分布着多种信号线，如栅线、数据线等，并且为了增加信号线的传输能力，避免静电荷对信号传输的影响，一般在信号线的末端设置静电防护电路，用于释放信号线上的静电荷；然而，由于现有的静电防护电路释放静电荷的作用有限，使得信号线上积累的静电荷不能迅速地被释放掉，从而容易引起显示面板的损坏。
基于此，如何快速地将信号线上积累的静电荷释放掉，在保证显示面板不被损坏的同时，实现信号传输，是本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，用以解决现有技术中存在的如何快速地将信号线上积累的静电荷释放掉，在保证显示面板不被损坏的同时，实现信号传输的问题。
本发明实施例提供了一种阵列基板，包括：
显示区域和围绕所述显示区域的非显示区域；
第一信号线；
位于所述非显示区域的静电防护电路，所述静电防护电路包括：至少一个第一薄膜晶体管和至少一个第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管分别与所述第一信号线电连接，其中，所述第一薄膜晶体管和所述第二薄膜晶体管不同时导通；
所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括多晶硅，所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括多晶硅；
位于所述显示区域的多个第三薄膜晶体管，所述第三薄膜晶体管包括第三有源层，所述第三有源层的材料包括非晶硅。
另一方面，本发明实施例还提供了一种显示面板，包括如本发明实施例提供的上述阵列基板。
另一方面，本发明实施例还提供了一种显示装置，包括如本发明实施例提供的上述显示面板。
另一方面，本发明实施例还提供了一种如本发明实施例提供的上述阵列基板的制作方法，所述制作方法包括：
提供一衬底基板；
在所述衬底基板上形成非晶硅半导体层；
在所述非显示区域内，对所述非晶硅半导体层进行图案化和晶化以形成所述第一有源层和所述第二有源层；
在所述显示区域内，对所述非晶硅半导体层进行图案化以形成第三有源层；
在所述衬底基板上形成所述第一信号线。
本发明有益效果如下：
本发明实施例提供的一种阵列基板、其制作方法、显示面板及显示装置，通过对静电防护电路中的第一薄膜晶体管和第二薄膜晶体管的设置，使得第一薄膜晶体管中的第一有源层，与第二薄膜晶体管中的第二有源层的材料均包括多晶硅，因此，提高了第一有源层和第二有源层的电子迁移率，进而提高了第一薄膜晶体管和第二薄膜晶体管的开关特性，使得信号线上的静电荷可以迅速地被释放掉，保证信号正常传输的同时，降低了信号传输的延迟现象，从而有效提高了显示面板的效果。
附图说明
图1至图3分别为本发明实施例中提供的阵列基板的结构示意图；
图4至图7分别为第一有源层和第二有源层的外边缘形状的示意图；
图8为本发明实施例中提供的底栅型薄膜晶体管的结构示意图；
图9为本发明实施例中提供的顶栅型薄膜晶体管的结构示意图；
图10至图12分别为本发明实施例中提供的静电防护电路的结构示意图；
图13为本发明实施例中提供的阵列基板的制作方法的流程图；
图14a、图14b分别为本发明实施例中提供的阵列基板在不同制作步骤时的结构示意图；
图15为本发明实施例中提供的激光退火工艺的结构示意图；
图16为本发明实施例中提供的激光退火工艺中采用的掩膜版的俯视图；
图17为图16中CD处的截面示意图；
图18为本发明实施例中提供的各微透镜工作过程的示意图；
图19为本发明实施例中提供的显示面板的结构示意图；
图20为本发明实施例中提供的显示装置的结构示意图。
具体实施方式
下面将结合附图，对本发明实施例提供的一种阵列基板、其制作方法、显示面板及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
发明人在研究中发现，薄膜晶体管(Thin Film Transistor，TFT)为显示装置的各种电路中的重要部件，已广泛应用于液晶显示器(Liquid Crystal Display，LCD)和有机电致发光(Organic Light-Emitting Diode，OLED)中。现有技术中，由于非晶硅的制程简单，制作成本较低，因而一般采用非晶硅材料作为薄膜晶体管的有源层的材料。因此，现有的静电防护电路中的各薄膜晶体管中的有源层采用非晶硅材料，使得有源层的电子迁移率较小，进而使得薄膜晶体管的开关特性较差，从而使得静电防护电路释放静电荷的能力受到了限制，导致信号无法正常的传输，以至于产生信号延迟现象，并且信号线上静电荷积累后的瞬间释放不仅有可能会损坏显示面板，还会严重显示面板的显示效果。
因此，本发明实施例提供了一种阵列基板，不仅可以有效避免因静电荷无法迅速地被释放掉而导致的信号无法正常传输，还可以有效提高显示面板的显示效果。
具体地，本发明实施例提供的上述阵列基板，如图1至图3所示，可以包括：
显示区域1和围绕显示区域1的非显示区域；
第一信号线；其中，图1至图3中的5a、5b和5c分别表示第一信号线，只是在第一信号线为栅线时，用5a表示；第一信号线为数据线时，用5b表示；第一信号线为数据信号测试线时，用5c表示；
位于非显示区域的静电防护电路2，静电防护电路2包括：至少一个第一薄膜晶体管和至少一个第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管分别与第一信号线电连接，其中，第一薄膜晶体管和第二薄膜晶体管不同时导通；
第一薄膜晶体管包括第一有源层，第一有源层的材料包括多晶硅，第二薄膜晶体管包括第二有源层，第二有源层的材料包括多晶硅；
位于显示区域1的多个第三薄膜晶体管3，第三薄膜晶体管3包括第三有源层，第三有源层的材料包括非晶硅。
本发明实施例提供的上述阵列基板，通过对静电防护电路2中的第一薄膜晶体管和第二薄膜晶体管的设置，使得第一薄膜晶体管中的第一有源层，与第二薄膜晶体管中的第二有源层的材料均包括多晶硅，因此，提高了第一有源层和第二有源层的电子迁移率，进而提高了第一薄膜晶体管和第二薄膜晶体管的开关特性，使得信号线上的静电荷可以迅速地被释放掉，保证信号正常传输的同时，降低了信号传输的延迟现象，从而有效提高了显示面板的效果。
需要说明的是，第一薄膜晶体管和第二薄膜晶体管不同时导通，是指在第一薄膜晶体管导通时，第二薄膜晶体管处于截止状态，而当第二薄膜晶体管导通时，第一薄膜晶体管处于截止状态；因此，第一薄膜晶体管和第二薄膜晶体管不会同时导通，以防止第一信号线上的静电荷无法被释放掉，有助于保证信号的正常传输。
可选地，在本发明实施例提供的上述阵列基板中，第一有源层的电子迁移率与第三有源层的电子迁移率之比不小于10；第二有源层的电子迁移率与第三有源层的电子迁移率之比不小于10；即第一有源层的电子迁移率为第三有源层的电子迁移率的10倍或10倍以上，第二有源层的电子迁移率为第三有源层的电子迁移率的10倍或10倍以上；并且第一有源层和第二有源层的电子迁移率可以相等，也可以不相等，在此不作限定；通过增加第一有源层和第二有源层的电子迁移率，增加第一薄膜晶体管和第二薄膜晶体管对静电荷的释放速度，进而增加静电防护电路对静电荷的释放速度，因而，可以快速地将第一信号线上的静电荷释放掉，不仅可以保证信号的正常传输，避免信号延迟，还可以提高显示面板的显示效果。
具体地，在本发明实施例提供的上述阵列基板中，第三有源层的电子迁移率不小于0.2平方厘米/(伏·秒)且不大于1.5平方厘米/(伏·秒)；第一有源层和第二有源层的电子迁移率均不小于10平方厘米/(伏·秒)且不大于100平方厘米/(伏·秒)。当然，电子迁移率的大小取决于原子排列的情况，所以可以根据实际需求，通过对晶化过程的参数的设置，准确控制第一有源层和第二有源层的电子迁移率。
需要说明的是，在本发明实施例提供的上述阵列基板中，显示区域中具有多个第三薄膜晶体管，该第三薄膜晶体管中的第三有源层的材料包括非晶硅，若显示面板为液晶显示面板时，显示区域中的第三薄膜晶体管一般用于开启对应的像素，对第三薄膜晶体管的开启电流的大小要求较低，因而第三薄膜晶体管可以采用迁移率较低的非晶硅材料，这样在制作工艺过程中，无需通过晶化处理将显示区域中的非晶硅材料转化为多晶硅材料，可以避免漏电流较大而引起的串扰现象，从而避免对显示效果造成不良影响。
可选地，由于第一有源层和第二有源层的材料均包括多晶硅，第三有源层的材料包括非晶硅，使得第一有源层和第二有源层的电子迁移率要明显大于第三有源层，进而第一薄膜晶体管和第二薄膜晶体管的开关特性要明显优于第三薄膜晶体管，因此，第一薄膜晶体管和第二薄膜晶体管可以制作的更小更薄，从而有利于减少非显示区域的占用面积或体积，有利于实现窄边框的设计；基于此，第一有源层和/或第二有源层的面积可以小于第三有源层的面积；当然，可以将第一有源层的面积设置为小于第三有源层的面积，还可以将第二有源层的面积设置为小于第三有源层的面积，或者将第一有源层的面积和第二有源层的面积均设置为小于第三有源层的面积，在此不作限定。
具体地，以第一有源层的面积小于第三有源层的面积为例，由于第一有源层用多晶硅材料，第三有源层采用非晶硅材料，相比于第三有源层，第一有源层的电子迁移率较高，即第一有源层传输电子的能力更强，使得第一有源层的等效电阻较小，这样，即便减少第一有源层的面积，也不会影响第一有源层传输电子的能力；例如，在第一有源层的电子迁移率为第三有源层的电子迁移率的十倍时，可以将第一有源层的面积设置为第三有源层的面积的二分之一，第一有源层的电子传输能力仍然比第三有源层的电子传输能力强很多，因此，可以根据实际需要减少第一有源层的面积，例如可以将第一有源层的面积设置为第三有源层的面积的二分之一或三分之一等，此处只是举例说明，并不对第一有源层的面积大小进行具体限定。
同理，由于第二有源层采用多晶硅材料，与第三有源层相比，具有较高的迁移率，使得第二有源层的等效电阻较小，因而，即便减小第二有源层的面积，依然不会影响第二有源层传输电子的能力；具体地，第二有源层的面积具体减小多少，可以根据实际需要进行设置，在此不作限定。
并且，通过减小第一有源层和/或第二有源层的面积，可以有助于减小非显示区域的占用面积，有利于实现窄边框的设计；需要说明的是，本发明实施例中的第一有源层和/或第二有源层的面积是指第一有源层和/或第二有源层的边缘在阵列基板上的正投影的面积，第三有源层的面积是指第三有源层的边缘在阵列基板上的正投影的面积。
可选地，由于第一有源层和第二有源层的材料均包括多晶硅，第三有源层的材料包括非晶硅，使得第一有源层和第二有源层的电子迁移率要明显大于第三有源层，进而第一薄膜晶体管和第二薄膜晶体管的开关特性要明显优于第三薄膜晶体管，所以第一有源层和/或第二有源层的厚度可以小于第三有源层的厚度；当然，可以将第一有源层的厚度设置为小于第三有源层的厚度，还可以将第二有源层的厚度小于第三有源层的厚度，或者是将第一有源层的厚度和第二有源层的厚度均设置为小于第三有源层的厚度，在此不作限定。
具体地，以第一有源层的厚度小于第三有源层的厚度为例，由于第一有源层采用多晶硅材料，第三有源层采用非晶硅材料，相比于第三有源层，第一有源层的电子迁移率较高，即第一有源层传输电子的能力更强，使得第一有源层的等效电阻较小，这样，即便减少第一有源层的厚度，也不会影响第一有源层传输电子的能力；例如，在第一有源层的电子迁移率为第三有源层的电子迁移率的十倍时，可以将第一有源层的厚度设置为第三有源层的厚度的二分之一，第一有源层的电子传输能力仍然比第三有源层的电子传输能力强很多，因此，可以根据实际需要减少第一有源层的厚度，例如可以将第一有源层的厚度设置为第三有源层的厚度的二分之一或三分之一等，此处只是举例说明，并不对第一有源层的厚度大小进行具体限定。
同理，由于第二有源层采用多晶硅材料，与第三有源层相比，具有较高的迁移率，使得第二有源层的等效电阻较小，因而，即便减小第二有源层的厚度，依然不会影响第二有源层传输电子的能力；具体地，第二有源层的厚度具体减小多少，可以根据实际需要进行设置，在此不作限定。
并且，通过减小第一有源层和/或第二有源层的厚度，可以有助于降低显示面板的厚度，实现显示装置的轻薄化；需要说明的是，本发明实施例中的第一有源层和/或第二有源层的厚度是指第一有源层和/或第二有源层在垂直于阵列基板方向上的长度，第三有源层的厚度是指第三有源层在垂直于阵列基板方向上的长度。
较佳地，第一有源层和/或第二有源层的厚度小于
Figure BDA0001445187050000081
可选地，在对有源层进行晶化处理时，通常采用具有透镜的掩模版和激光器，从激光器中发射出的激光通过掩模版中的透镜汇聚到待晶化处理的基板上，以使非晶硅变成多晶硅；其中，为了简化掩模版的制作工艺，并提高掩模版中透镜的聚光效果，使得聚光更均匀，以使有源层的晶化程度更均匀，需要使第一有源层和第二有源层的外边缘形状为规则的图案，因此，在本发明实施例提供的上述阵列基板中，如图4至图7所示，第一有源层和第二有源层的外边缘形状包括矩形、圆角矩形、圆形或者椭圆形中的至少一种。其中，如图4所示，第一有源层和第二有源层的外边缘形状为矩形，如图5所示，第一有源层和第二有源层的外边缘形状为圆角矩形，如图6所示，第一有源层和第二有源层的外边缘形状为椭圆形，如图7所示，第一有源层和第二有源层的外边缘形状为圆形；当然，除了图5至图7所示的形状，还可以是其他形状，在此不作限定。此外，对于第三有源层，由于用于形成第三有源层的半导体层无需进行晶化处理，所以不需要对第三有源层的外边缘形状进行特殊的设置，以简化制作工艺，降低制作难度。
可选地，在本发明实施例提供的上述阵列基板中，第一薄膜晶体管和第二薄膜晶体管属于静电防护电路，因此，为了简化制作工艺，一般将第一薄膜晶体管和第二薄膜晶体管均设置为底栅型晶体管或顶栅型晶体管；在底栅型结构中，如图8所示，对于第一薄膜晶体管T1和第二薄膜晶体管T2，均包括：栅极、第一极(如源极)和第二极(如漏极)，并且，有源层位于栅极与第一极之间的膜层，即第一有源层Y1位于第一薄膜晶体管T1的栅极G1与第一薄膜晶体管T1的第一极S1之间的膜层；第二有源层Y2位于第二薄膜晶体管T2的栅极G2与第二薄膜晶体管T2的第一极S2之间的膜层。
而在顶栅型结构中，如图9所示，对于第一薄膜晶体管T1和第二薄膜晶体管T2，同样均包括：栅极、第一极(如源极)和第二极(如漏极)，并且，栅极位于有源层与第一极之间的膜层，即第一薄膜晶体管T1中的栅极G1位于第一有源层Y1与第一薄膜晶体管T1中的第一极S1之间的膜层，第二薄膜晶体管T2中的栅极G2位于第二有源层Y2与第二薄膜晶体管T2中的第一极S2之间的膜层。
可选地，对于静电防护电路2的结构，以静电防护电路2只包括一个第一薄膜晶体管T1和一个第二薄膜晶体管T2为例，可以有以下几种结构：第一种结构，如图10所示，在非显示区域具有一条总线时，若总线为图1和图2中的4a，即公共电压信号线时，第一信号线为栅线(用5a表示)时，第一薄膜晶体管T1的栅极G1和第一极S1均与栅线5a电连接，第二极D1与公共电压信号线4a电连接，第二薄膜晶体管T2的栅极G2和第一极S2均与公共电压信号线4a电连接，第二极D2与栅线5a电连接，其中，第一薄膜晶体管T1和第二薄膜晶体管T2的类型相同，即同为P型晶体管或同为N型晶体管；通过此种结构的静电防护电路，可以将第一信号线上积累的静电荷释放到总线上，或将总线上积累的静电荷释放到第一信号线上，以避免因局部静电荷积累过多引起静电击穿而导致显示面板无法正常显示的问题出现；并且，此种结构的静电防护电路既可以用于大尺寸的显示面板，又可以用于小尺寸的显示面板，在此不作限定。
第二种结构，如图11所示，在非显示区域具有两条总线，如第一总线4c和第二总线4d时，以第一信号线为栅线，用5a表示为例，第一薄膜晶体管T1的栅极G1和第一极S1均与第一总线电4c连接，第二极D2与栅线5a电连接，第二薄膜晶体管T2的栅极G2和第一极S2均与第二总线4d电连接，第二极D2与栅线5a电连接；其中，第一薄膜晶体管T1和第二薄膜晶体管T2的类型不同，即第一薄膜晶体管T1为P型晶体管，第二薄膜晶体管T2为N型晶体管；或，第一薄膜晶体管T1为N型晶体管，第二薄膜晶体管T2为P型晶体管；图11只是举例说明，对于具体的第一薄膜晶体管T1和第二薄膜晶体管T2的类型，在此不作限定；此外，此种结构的静电防护电路，可以将第一信号线上积累的静电荷快速地释放掉，以避免因第一信号线上局部静电荷过多引起的静电击穿而导致信号无法正常传输的问题出现，保证信号的正常传输；并且，此种结构的静电防护电路既可以用于小尺寸的显示面板，又可以用于大尺寸的显示面板，在此不作限定。
然而，在第一种结构中，静电防护电路是设置在第一信号线和总线之间的，但也可以将部分静电防护电路设置在相邻两条第一信号线之间，然后再将部分静电防护电路设置于第一信号线和总线之间；但为了简化静电防护电路的设置结构，简化阵列基板的结构，优选地，对于多条第一信号线，除位于开头的第一信号线之外，其余相邻两条第一信号线之间均设置一个静电防护电路，而位于开头的第一信号线与总线之间设置一个静电防护电路；或者，除位于最后的第一信号线之外，其余相邻两条第一信号线之间均设置一个静电防护电路，而位于最后的第一信号线与总线之间设置一个静电防护电路。本发明实施例所提供的技术方案，只需要保证可以将第一信号线上积累的静电荷释放到总线上，以及能够将总线上积累的静电荷释放到第一信号线上，以避免局部积累过多的静电荷，保证显示面板的正常显示即可，其中，对于具体通过哪条第一信号线与总线进行连接，本发明在此不作限定。
例如，如图12所示，以5c1和5c2分别表示相邻的两条第一信号线，且第一信号线为数据信号测试线，总线为公共电压信号线(用4b表示)，那么第一薄膜晶体管T1的栅极G1和第一极S1均与5c2电连接，第二极D1与5c1电连接，而第二薄膜晶体管T2的栅极G2和第一极S2均与5c1电连接，第二极D2与5c2电连接，即通过第一静电防护电路2a将各第一信号线串联；而位于串联的最后一条第一信号线，如5c2，可以通过第二静电防护电路2b中的第一薄膜晶体管T1的栅极G1和第一极S1均与公共电压信号线4b电连接，第二极D1与5c2连接，第二薄膜晶体管T2的栅极G2和第一极S2均与5c2电连接，第二极D2与公共电压信号线4b电连接。
具体地，在制作显示面板时，可以采用上述三种静电防护电路中的其中一种，当然，还可以将三种静电防护电路的结构进行混合使用，例如，在同一显示面板中，在制作栅线的静电防护电路时，采用第一种结构(如图10所示的结构)的静电防护电路；在制作数据线的静电防护电路时，采用第二种结构(如图11所示的结构)的静电防护电路；在制作数据信号测试线的静电防护电路时，采用第三种结构(如图12所示的结构)的静电防护电路，只要能够实现所需要的静电防护，能够保证信号的正常传输，保证显示面板的正常显示即可，在此不作限定。
需要说明的是，本发明实施例提供的上述阵列基板可以是液晶显示面板中的阵列基板，如图1至图3所示，显示区域1设置有呈阵列排布的像素单元，图中仅示出了部分像素单元，第三薄膜晶体管3位于像素单元内，并且第三薄膜晶体管3的第二极(即漏极)与像素电极6电连接，在栅线5a输入扫描信号时，对应行的第三薄膜晶体管3开启，将数据信号传输至像素电极6，通过像素电极6与公共电极(未示出)之间形成的电场驱动液晶分子发生偏转而实现显示。
具体地，关于第一种结构，在本发明实施例提供的上述阵列基板中，如图1所示，还可以包括：位于非显示区域且与静电防护电路2电连接的一条总线(如4a或4b)；
第一薄膜晶体管的栅极和第一极均与第一信号线电连接，第一薄膜晶体管的第二极与总线电连接，第二薄膜晶体管的栅极和第一极均与总线电连接，第二薄膜晶体管的第二极与第一信号线电连接；
第一薄膜晶体管与第二薄膜晶体管的类型相同。
进一步地，在总线为公共电压信号线时，在本发明实施例提供的上述阵列基板中，如图1所示，第一信号线包括位于显示区域1的数据线5b以及位于非显示区域数据信号测试线5c中的一种或多种。
可选地，在第一信号线为数据线时，如图1和图2中的5b，此时4b表示公共电压信号线，为了避免数据线5b的信号延迟现象，在数据线5b的末端设置静电防护电路2；其中，静电防护电路2连接于数据线5b与公共电压信号线4b之间；结合图10所示的静电防护电路2的结构，以第一薄膜晶体管T1和第二薄膜晶体管T2均为N型薄膜晶体管为例，静电防护电路2的工作过程为：当数据线5b上积累的静电荷引起的电压大于第一预设阈值时，使得第一薄膜晶体管T1开启，并将静电荷传输至公共电压信号线4b上，以使数据线5b上积累的静电荷快速地被释放掉；而当公共电压信号线4b上积累的静电荷引起的电压大于第二预设阈值时，第二薄膜晶体管T2开启，以使公共电压信号线4b上积累的静电荷快速地被释放掉；因此，通过静电防护电路2，可以有效分散积累在数据线5b或公共电压信号线4b上的静电荷，以避免局部静电荷过多而导致的静电击穿，从而可以保证显示区域1正常显示图像。
同理，在第一薄膜晶体管T1和第二薄膜晶体管T2均为P型薄膜晶体管时，需要数据线5b上积累的静电荷引起的电压小于第三预设阈值，或者公共电压信号线4b上积累的静电荷引起的电压小于第四预设阈值，以使第一薄膜晶体管T1或第二薄膜晶体管T2开启，以便于将静电荷释放出去，避免局部静电荷积累过多而导致静电击穿，保证显示区域1正常显示图像。
当然，第一预设阈值和第三预设阈值可以是第一薄膜晶体管T1的开启电压，第二预设阈值和第四预设阈值可以是第二薄膜晶体管T2的开启电压；并且，第一预设阈值与第二预设阈值可以相同，也可以不相同，需要根据实际的需求，对第一薄膜晶体管T1和第二薄膜晶体管T2的开启电压进行相应地设置，在此不作限定。
可选地，在第一信号线为数据信号测试线时，如图1中的5c，则公共电压信号线仍然为4b，为了能够准确地测试显示面板的显示情况，在数据信号测试线5c的末端设置静电防护电路2；其中，静电防护电路2连接于数据信号测试线5c与公共电压信号线4b之间；结合图10所示的静电防护电路2的结构，以第一薄膜晶体管T1和第二薄膜晶体管T2均为N型薄膜晶体管为例，静电防护电路2的工作过程为：当数据信号测试线5c上积累的静电荷引起的电压大于第一预设阈值时，使得第一薄膜晶体管T1开启，将数据信号测试线5c上积累的静电荷传输至公共电压信号线4b上，以使静电荷快速地被释放掉；而当公共电压信号线4b上积累的静电荷引起的电压大于第二预设阈值时，第二薄膜晶体管T2开启，将公共电压信号线4b上积累的静电荷释放到数据信号测试线5c上；因此，通过静电防护电路2，可以有效分散积累在数据信号测试线5c或公共电压信号线4b上的静电荷，以避免局部静电荷过多而导致的静电击穿，同时保证向显示区域1输入稳定的测试信号，以准确地测试显示面板的显示情况。
同理，在第一薄膜晶体管T1和第二薄膜晶体管T2均为P型薄膜晶体管时，需要数据信号测试线5c上积累的静电荷引起的电压小于第三预设阈值，或者公共电压信号线4b上积累的静电荷引起的电压小于第四预设阈值，以使第一薄膜晶体管T1或第二薄膜晶体管T2开启，以便于将静电荷释放出去，避免局部静电荷积累过多而导致静电击穿，保证显示区域1正常显示图像。
当然，第一预设阈值和第三预设阈值可以是第一薄膜晶体管T1的开启电压，第二预设阈值和第四预设阈值可以是第二薄膜晶体管T2的开启电压；并且，第一预设阈值与第二预设阈值可以相同，也可以不相同，需要根据实际的需要，对第一薄膜晶体管T1和第二薄膜晶体管T2的开启电压进行相应地设置，在此不作限定。
此外，如图1所示，数据信号测试线5c一般会通过设置在非显示区域的数据信号测试开关晶体管7与数据线5b电连接，当需要部分像素显示图像时，开启对应的数据信号测试开关晶体管7，将测试信号通过数据线5b输入至对应的像素单元中，以使对应像素单元显示图像；因此，通过数据信号测试开关晶体管7的设置，可以准确地控制需要测试的像素单元，精确地掌握每个像素单元的显示情况，便于后期对每个像素单元的显示情况进行调整，以提高显示效果。
可选地，在总线为静电短路环时，静电短路环上一般连接有固定电位，因此，在本发明实施例提供的上述阵列基板中，如图1所示，第一信号线包括位于显示区域1的栅线5a。
具体地，在第一信号线为栅线时，如图1和图2中所示的5a，则静电短路环为4a，为了避免栅线5a的扫描信号延迟现象，在栅线5a的末端设置静电防护电路2；其中，静电防护电路2连接于栅线5a与静电短路环4a之间；结合图10所示的静电防护电路2的结构，以第一薄膜晶体管T1和第二薄膜晶体管T2均为N型薄膜晶体管为例，静电防护电路2的工作过程为：当栅线5a上积累的静电荷引起的电压大于第一预设阈值时，使得第一薄膜晶体管T1开启，并将静电荷传输至静电短路环4a上，以使静电荷快速地被释放掉；而当静电短路环4a上积累的静电荷引起的电压大于第二预设阈值时，第二薄膜晶体管T2开启，将静电短路环4a上积累的静电荷释放到栅线5a上，以使静电荷快速地被释放掉；因此，通过静电防护电路2，可以有效分散积累在栅线5a和静电短路环4a上的静电荷，以避免局部静电荷过多而导致的静电击穿，以保证显示区域1正常显示图像。
同理，在第一薄膜晶体管T1和第二薄膜晶体管T2均为P型薄膜晶体管时，需要栅线5a上积累的静电荷引起的电压小于第三预设阈值，或者静电短路环4a上积累的静电荷引起的电压小于第四预设阈值，以使第一薄膜晶体管T1或第二薄膜晶体管T2开启，以便于将静电荷释放出去，避免局部静电荷积累过多而导致静电击穿，保证显示区域1正常显示图像。
当然，第一预设阈值和第三预设阈值可以是第一薄膜晶体管T1的开启电压，第二预设阈值和第四预设阈值可以是第二薄膜晶体管T2的开启电压；并且，第一预设阈值与第二预设阈值可以相同，也可以不相同，需要根据实际的需要，对第一薄膜晶体管T1和第二薄膜晶体管T2的开启电压进行相应地设置，在此不作限定。
较佳地，静电短路环4a一般接地，以使静电荷有效地被释放掉而不会对显示面板造成不良影响。
可选地，在本发明实施例提供的上述阵列基板中，如图2所示，以及如图12所示的局部示意图，第一薄膜晶体管T1的栅极G1和第一极S1分别与静电防护电路2的第一端电连接，第一薄膜晶体管T1的第二极D1与静电防护电路2的第二端电连接，第二薄膜晶体管T2的栅极G2和第一极S2分别与静电防护电路2的第二端电连接，第二薄膜晶体管T2的第二极D2与静电防护电路2的第一端电连接，第一薄膜晶体管T1与第二薄膜晶体管T2的类型相同；
第一信号线包括位于非显示区域的数据信号测试线5c，阵列基板还包括设置于非显示区域的数据信号测试开关晶体管7，数据信号测试开关晶体管7的第一极m1和第二极m2分别与数据信号测试线5c和数据线5b电连接；
静电防护电路2包括第一静电防护电路2a，第一静电防护电路2a的第一端和第二端分别与相邻的两条数据信号测试线5c电连接，任意相邻的两条数据信号测试线5c均通过一个第一静电防护电路2a电连接；
静电防护电路2还包括第二静电防护电路2b，第二静电防护电路2b的第一端与一条数据信号测试线5c电连接，第二静电防护电路2b的第二端与公共电压信号线4b电连接。
具体地，在第一信号线为数据信号测试线5c时，静电防护电路2的设置位置还可以如图2所示，通过第一静电防护电路2a将各数据信号测试线5c串联；具体的如图12所示，其中，5c1、5c2和5c3分别表示三条第一信号线，并且通过第一静电防护电路2a，可以将5c1、5c2和5c3串联连接，而5c2通过第二静电防护电路2b与公共电压信号线4b电连接；但不管是第一静电防护电路2a，还是第二静电防护电路2b，均是为了将数据信号测试线5c上的静电荷释放掉，或将公共电压信号4b上的静电荷释放掉，以避免局部静电荷积累过多而导致的静电击穿；具体的工作过程为：当5c2上积累的静电荷引起的电压大于第一预设阈值且大于第二预设阈值时，第一静电防护电路2a中的第一薄膜晶体管T1开启，第二静电防护电路2b中的第二薄膜晶体管T2也开启，此时，可以将5c2上积累的静电荷同时释放到公共电压信号线4b上和5c1上；同理，在5c1上积累的静电荷引起的电压大于第一预设阈值且大于第二预设阈值时，可以将静电荷同时释放到5c3和5c2上；因此，此种结构的设置，可以使得静电荷在释放后分布更加均匀，而不会出现在静电荷被释放到一条总线或一条第一信号线上时，使得接收到静电荷的总线或第一信号线也具有较多的静电荷，从而大大降低局部静电荷过多的风险，提高静电荷分散的效率。
可选地，关于第二种结构，在本发明实施例提供的上述阵列基板中，如图3所示，还可以包括：位于非显示区域且与静电防护电路2电连接的第一总线4c和第二总线4d，第一总线4c用于提供第一电压信号，第二总线4d用于提供第二电压信号，第一电压信号与第二电压信号不同；
如图11所示，第一薄膜晶体管T1的栅极G1和第一极S1均与第一总线4c电连接，第一薄膜晶体管T1的第二极D1与第一信号线(如5a、5b或5c)电连接，第二薄膜晶体管T2的栅极G2和第一极S2均与第二总线4d电连接，第二薄膜晶体管T2的第二极D2与第一信号线(如5a、5b或5c)电连接；
第一薄膜晶体管T1和第二薄膜晶体管T2的类型不同。
具体地，第一薄膜晶体管T1为P型晶体管，第二薄膜晶体管T2为N型晶体管；第一电压信号的电位高于第二电压信号的电位；例如，第一电压信号可以是开态电压，即VGH，第二电压信号可以是关态电压，即VGL；当然，第一薄膜晶体管T1和第二薄膜晶体管T2的类型并不限于上述描述，第一薄膜晶体管T1还可以为N型晶体管，第二薄膜晶体管T2还可以为P型晶体管，此时，第一电压信号的电位低于第二电压信号的电位，使得第一电压信号可以是关态电压，即VGL，第二电压信号为开态电压，即VGH，在此不作限定。
进一步地，在本发明实施例提供的上述阵列基板中，如图3所示，第一信号线可以包括位于显示区域1的栅线5a、位于显示区域1的数据线5b以及位于非显示区域的数据信号测试线5c中的一种或者多种。
可选地，在第一信号线为栅线时，如图3中所示的5a，为了避免栅线5a的扫描信号延迟现象，在栅线5a的末端设置静电防护电路2；其中，静电防护电路2连接于与栅线5a、第一电压信号线4c与第二电压信号线4d之间；结合图11所示的静电防护电路2的结构，以第一薄膜晶体管T1为P型薄膜晶体管，第二薄膜晶体管T2为N型薄膜晶体管为例，静电防护电路2的工作过程为：当栅线5a上存在静电荷时，如果该静电荷的电压高于第一电压信号4c，则第一薄膜晶体管T1打开，静电荷通过第一电压信号线4c导走；当栅线5a上存在静电荷时，如果该静电荷的电压低于第二电压信号，则第二薄膜晶体管T2打开，静电荷通过第二电压信号线4d导走；因此，通过静电防护电路2，可以保证栅线5a向显示区域1输入稳定的扫描信号，有助于显示区域1正常显示图像。
相应地，在第一薄膜晶体管T1为N型薄膜晶体管，第二薄膜晶体管T2为P型薄膜晶体管，对于栅线5a上静电荷的电压分别与第一电压信号和第二信号的情况，与上述正好相反，即静电荷的电压低于第一电压信号，则第一薄膜晶体管T1开启，若静电荷的电压高于第二电压信号，则第二薄膜晶体管T2开启，实现静电荷的释放，以保证栅线5a向显示区域1输入稳定的扫描信号，有助于显示区域1正常显示图像。
可选地，在第一信号线为数据线时，如图3中所示的5b，为了避免数据线5b的信号延迟现象，在数据线5b的末端设置静电防护电路2；其中，静电防护电路2连接于数据线5b、第一电压信号线4c与第二电压信号线4d之间；具体的静电防护电路2的工作过程可以结合图11所示的结构，同时可以参见上述描述，重复之处不再赘述。
可选地，在第一信号线为数据信号测试线时，如图3中所示的5c，为了能够准确地测试显示面板的显示情况，在数据信号测试线5c的末端设置静电防护电路2；其中，静电防护电路2连接于数据信号测试线5c、第一电压信号线4c与第二电压信号线4d之间；并且静电防护电路2的工作过程，可结合图11所示的结构，并参见上述描述，重复之处不再赘述。
此外，在第一信号线为数据信号测试线5c时，同样地，在非显示区域还设置有数据信号测试开关晶体管7，数据信号测试线5c通过数据信号测试开关晶体管7与数据线5b电连接，通过数据信号测试开关晶体管7的开启和关闭，控制向对应的数据线5b输入测试信号，以便于精确地掌握每个像素单元的显示情况，便于后期对每个像素单元的显示情况进行调整，以提高显示效果。
基于同一发明构思，一种如本发明实施例提供的上述阵列基板的制作方法，如图13所示，以制作顶栅型薄膜晶体管为例，制作方法可以包括：
S1301、提供一衬底基板；
S1302、在衬底基板上形成非晶硅半导体层；
具体地，可以通过镀膜设备(如化学气相沉积设备)在衬底基板10上形成非晶硅半导体层。
S1303、在非显示区域内，对非晶硅半导体层进行图案化和晶化以形成第一有源层和第二有源层；
具体地，在形成半导体层之后，对非显示区域内的半导体层进行图案化处理和晶化处理，以形成第一有源层Y1和第二有源层Y2(如图14a所示)。
S1304、在显示区域内，对非晶硅半导体层进行图案化以形成第三有源层；
具体地，在显示区域1，对半导体层进行图案化处理，以形成第三有源层Y3(如图14a所示)。
当然，可以在形成有第一有源层Y1、第二有源层Y2和第三有源层Y3的衬底基板10之上，沉积一层第一绝缘层11，然后再继续沉积栅极金属层，并通过构图工艺(即图案化处理)形成栅极(如图14b所示的G1、G2或G3)；接着，可以继续沉积一层第二绝缘层12，然后采用蒸镀设备在第二绝缘层12上制作一层金属层，并通过构图工艺制作得到第一极S2和第二极D2(如图14b所示)，即源极和漏极，以完成第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管的制作。
S1305、在衬底基板上形成第一信号线。
具体地，第一信号线可以包括位于显示区域的数据线、栅线以及位于非显示区域内的数据信号测试线中的一种或多种。示例性的，如图14b所示，当第一信号线包括位于显示区域的栅线时，第一信号线可以栅极G1、G2以及G3通过同一道工艺制作完成；而示例性的，如图14b所示，当第一信号线包括位于显示区域的数据线和位于非显示区域的数据信号测试线时，第一信号线可以与第一极S2和第二极D2，即薄膜晶体管的源极和漏极通过同一道工艺制作完成。
当然，上述过程仅是以顶栅型薄膜晶体管的制作过程为例进行说明的，而当薄膜晶体管为底栅型，例如，第一信号线包括位于显示区域的栅线时，步骤S1305可以先于步骤S1302与栅极同一道工艺形成；而当薄膜晶体管为底栅型，例如，第一信号线包括位于显示区域的数据线和位于非显示区域的数据信号测试线时，步骤S1305可以晚于步骤S1302与薄膜晶体管的源极和漏极通过同一道工艺制作完成。需要说明的是，在本发明实施例中，步骤S1305既可以早于步骤S1302完成，也可以晚于步骤S1302完成，在此不作限定。
可选地，在形成半导体层之后，可以在形成半导体层之后，在非显示区域内，先对半导体层进行晶化处理，再进行图案化处理，以降低晶化过程中激光对半导体层之下结构的影响；当然，还可以先对半导体层进行图案化处理，再进行晶化处理以得到第一有源层和第二有源层，以有效避免图案化处理过程中刻蚀液对多晶硅材料造成影响；因此，在本发明实施例提供的上述制作方法中，在非显示区域内，非晶硅半导体层的图案化过程先于晶化过程，或者，非晶硅半导体层的晶化过程先于图案化过程。
可选地，在本发明实施例提供的上述制作方法中的步骤S1303中在非显示区域内，非晶硅半导体层的晶化过程，可以具体包括：
采用透镜掩膜的方式，对位于非显示区域中的非晶硅半导体层进行激光退火；
在激光退火的过程中采用的掩膜版包括遮光区域和透光区域，透光区域包括多个透镜组，透镜组包括层叠设置的第一微透镜、第二微透镜和第三微透镜，第二微透镜位于第一微透镜和第三微透镜之间，各透镜组的焦点位于同一焦平面内。
具体地，在本发明实施例提供的上述制作方法中，采用透镜掩膜的方式，对非显示区域中的非晶硅半导体层进行激光退火工艺，由于透镜掩膜的方式聚光效果更好，可以使晶化的均一性更好。
图15所示的激光退火工艺，可以是在进行了图案化处理之后进行，还可以先进行激光退火工艺，再进行图案化处理，在此不作限定；并且，在图15所示的结构中，也并没有限定是底栅型薄膜晶体管，还是顶栅型薄膜晶体管，图15仅是为了表示激光退火工艺过程；其中，使用激光器20发射激光对非晶硅半导体层进行照射以晶化非晶硅，采用的掩膜版21包括遮光区域和透光区域，由掩膜版21的遮光区域遮挡不需要晶化的部位，例如，使遮光区域覆盖显示区域，以及覆盖非显示区域中除第一有源层和第二有源层图像以外的位置，以使激光只能通过透光区域照射到第一有源层和第二有源层的图形上。
图16为图15中非显示区域中使用的掩膜版21的俯视结构图，该掩膜版21，包括：遮光区域a和透光区域b，为了形成特定的第一有源层和第二有源层的图形，一般将透光区域b的图形设置为分别与第一有源层和第二有源层的图形一致，透光区域b中包括多个透镜组，例如在图16中每个椭圆形的透光区域b中可以设置一个透镜组22。
具体地，如图17所示，图17为图16中虚线CD处的截面图，该掩膜版，可以包括：第一子掩膜版21-1，第二子掩膜版21-2，以及第三子掩膜版21-3；从图中可以看出，第一子掩膜版21-1，第二子掩膜版21-2，以及第三子掩膜版21-3层叠设置，且第二子掩膜版21-2位于第一子掩膜版21-1和第三子掩膜版21-3之间，为了使激光可以通过透光区域b照射到非晶硅半导体层上，优选为将第一子掩膜版21-1，第二子掩膜版21-2，以及第三子掩膜版21-3的图形设置为一致，位于同一位置的透光区域b中的三个透镜构成一个透镜组22，即每一个透镜组22，包括：层叠设置的第一微透镜22-1、第二微透镜22-2以及第三微透镜22-3，第二微透镜22-2位于第一微透镜22-1和第三微透镜22-3之间，采用多个微透镜层叠设置的方式，相对于只采用一个微透镜，多个微透镜层叠设置增强了对激光的汇聚能力，使激光退火的位置更加精确，形成的第一薄膜晶体管和第二薄膜晶体管的性能更好。
此外，优选为将各透镜组22的焦点设置在同一焦平面内，这样可以使照射在非晶硅半导体层上的激光更加均匀，从而使晶化后的多晶硅半导体层具有均一性。
由于本发明实施例需要晶化的非晶硅半导体层均是位于非显示区域内，距离显示区域中的无需晶化的非晶硅半导体层较远(一般大于1mm)，可见，本发明实施例中对非显示区域中的非晶硅半导体层进行晶化，不会对显示区域中的像素造成影响。
需要说明的是，为了能够将激光汇聚至待晶化区域，三个微透镜之间的距离可以根据实际需要，以及各微透镜的直径和厚度而确定；如图18所示，以一个透镜组22为例，其中，当一束平行的激光经过第一微透镜22-1后，经过汇聚焦点P后进入第二微透镜22-2，以使激光从第二微透镜22-2射出时大致为一束平行的激光；然后，该束平行激光再经过第三微透镜22-3后汇聚至待晶化区域，以使该区域的非晶硅结晶后成为多晶硅，以完成晶化处理；因此，三个微透镜的直径和厚度可以设置为相同，以简化掩模版的制作工艺，或者三个微透镜的直径和厚度还可以设置为不相同，以减少各微透镜之间的距离，从而减薄掩模版的厚度，降低掩模版的制作难度。
基于同一发明构思，本发明实施例还提供了一种显示面板，如图19所示，可以包括：如本发明实施例提供的上述阵列基板。
可选地，在显示面板为液晶显示面板时，如图19所示，还包括：与阵列基板100相对而置的对向基板200，以及设置于阵列基板100与对向基板200之间的液晶分子300，其中，可以通过控制各处液晶分子300的偏转来控制显示面板显示画面。由于该显示面板解决问题的原理与上述阵列基板相似，因此该显示面板的实施可以参见上述阵列基板的实施，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括：如本发明实施例提供的上述显示面板。当然，该显示装置也可以为手机(如图20所示，其中，g表示显示面板)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。由于该显示装置解决问题的原理与上述显示面板相似，因此该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。
本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，通过对静电防护电路中的第一薄膜晶体管和第二薄膜晶体管的设置，使得第一薄膜晶体管中的第一有源层，与第二薄膜晶体管中的第二有源层的材料均包括多晶硅，因此，提高了第一有源层和第二有源层的电子迁移率，进而提高了第一薄膜晶体管和第二薄膜晶体管的开关特性，使得信号线上的静电荷可以迅速地被释放掉，保证信号正常传输的同时，降低了信号传输的延迟现象，从而有效提高了显示面板的效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (20)

1.一种阵列基板，其特征在于，包括：
显示区域和围绕所述显示区域的非显示区域；
第一信号线；
位于所述非显示区域的静电防护电路，所述静电防护电路包括：至少一个第一薄膜晶体管和至少一个第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管分别与所述第一信号线电连接，其中，所述第一薄膜晶体管和所述第二薄膜晶体管不同时导通；
所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括多晶硅，所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括多晶硅；
位于所述显示区域的多个第三薄膜晶体管，所述第三薄膜晶体管包括第三有源层，所述第三有源层的材料包括非晶硅；
所述第一有源层的电子迁移率与所述第三有源层的电子迁移率之比不小于10；
所述第二有源层的电子迁移率与所述第三有源层的电子迁移率之比不小于10。
2.如权利要求1所述的阵列基板，其特征在于，所述第一有源层和所述第二有源层的外边缘形状包括矩形、圆角矩形、圆形或者椭圆形中的至少一种。
3.如权利要求1所述的阵列基板，其特征在于，所述第三有源层的电子迁移率不小于0.2平方厘米/(伏·秒)且不大于1.5平方厘米/(伏·秒)；
所述第一有源层和所述第二有源层的电子迁移率均不小于10平方厘米/(伏·秒)且不大于100平方厘米/(伏·秒)。
4.如权利要求1所述的阵列基板，其特征在于，所述第一有源层和/或所述第二有源层的面积小于所述第三有源层的面积。
5.如权利要求1所述的阵列基板，其特征在于，所述第一有源层和/或所述第二有源层的厚度小于所述第三有源层的厚度。
6.如权利要求5所述的阵列基板，其特征在于，所述第一有源层和/或所述第二有源层的厚度小于
Figure FDA0002314342280000021
7.如权利要求1所述的阵列基板，其特征在于，所述第一有源层位于所述第一薄膜晶体管的栅极与所述第一薄膜晶体管的第一极之间的膜层；
所述第二有源层位于所述第二薄膜晶体管的栅极与所述第二薄膜晶体管的第一极之间的膜层。
8.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述非显示区域且与所述静电防护电路电连接的一条总线；
所述第一薄膜晶体管的栅极和第一极均与所述第一信号线电连接，所述第一薄膜晶体管的第二极与所述总线电连接，所述第二薄膜晶体管的栅极和第一极均与所述总线电连接，所述第二薄膜晶体管的第二极与所述第一信号线电连接；
所述第一薄膜晶体管与所述第二薄膜晶体管的类型相同。
9.如权利要求8所述的阵列基板，其特征在于，所述总线为公共电压信号线；
所述第一信号线包括位于所述显示区域的数据线以及位于所述非显示区域数据信号测试线中的一种或多种。
10.如权利要求8所述的阵列基板，其特征在于，所述总线为静电短路环，所述静电短路环上连接有固定电位；
所述第一信号线包括位于所述显示区域的栅线。
11.如权利要求10所述的阵列基板，其特征在于，所述静电短路环接地。
12.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的栅极和第一极分别与所述静电防护电路的第一端电连接，所述第一薄膜晶体管的第二极与所述静电防护电路的第二端电连接，所述第二薄膜晶体管的栅极和第一极分别与所述静电防护电路的第二端电连接，所述第二薄膜晶体管的第二极与所述静电防护电路的第一端电连接，所述第一薄膜晶体管与所述第二薄膜晶体管的类型相同；
所述第一信号线包括位于所述非显示区域的数据信号测试线，所述阵列基板还包括设置于所述非显示区域的数据信号测试开关晶体管，所述数据信号测试开关晶体管的第一极和第二极分别与所述数据信号测试线和数据线电连接；
所述静电防护电路包括第一静电防护电路，所述第一静电防护电路的第一端和第二端分别与相邻的两条所述数据信号测试线电连接，任意相邻的两条所述数据信号测试线均通过一个所述第一静电防护电路电连接；
所述静电防护电路还包括第二静电防护电路，所述第二静电防护电路的第一端与一条所述数据信号测试线电连接，所述第二静电防护电路的第二端与公共电压信号线电连接。
13.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述非显示区域且与所述静电防护电路电连接的第一总线和第二总线，所述第一总线用于提供第一电压信号，所述第二总线用于提供第二电压信号，所述第一电压信号与第二电压信号不同；
所述第一薄膜晶体管的栅极和第一极均与所述第一总线电连接，所述第一薄膜晶体管的第二极与所述第一信号线电连接，所述第二薄膜晶体管的栅极和第一极均与所述第二总线电连接，所述第二薄膜晶体管的第二极与所述第一信号线电连接；
所述第一薄膜晶体管和所述第二薄膜晶体管的类型不同。
14.如权利要求13所述的阵列基板，其特征在于，所述第一薄膜晶体管为P型晶体管，所述第二薄膜晶体管为N型晶体管；
所述第一电压信号的电位高于所述第二电压信号的电位。
15.如权利要求13所述的阵列基板，其特征在于，所述第一信号线包括位于所述显示区域的栅线、位于所述显示区域的数据线以及位于所述非显示区域的数据信号测试线中的一种或者多种。
16.一种显示面板，其特征在于，包括如权利要求1-15中任一项所述的阵列基板。
17.一种显示装置，其特征在于，包括如权利要求16所述的显示面板。
18.一种如权利要求1-15任一项所述的阵列基板的制作方法，其特征在于，所述制作方法包括：
提供一衬底基板；
在所述衬底基板上形成非晶硅半导体层；
在所述非显示区域内，对所述非晶硅半导体层进行图案化和晶化以形成所述第一有源层和所述第二有源层；
在所述显示区域内，对所述非晶硅半导体层进行图案化以形成第三有源层；
在所述衬底基板上形成所述第一信号线。
19.如权利要求18所述的制作方法，其特征在于，在所述非显示区域内，所述非晶硅半导体层的图案化过程先于晶化过程，或者，所述非晶硅半导体层的晶化过程先于图案化过程。
20.如权利要求18所述的制作方法，其特征在于，在所述非显示区域内，所述非晶硅半导体层的晶化过程，具体包括：
采用透镜掩膜的方式，对位于所述非显示区域中的所述非晶硅半导体层进行激光退火；
在所述激光退火的过程中采用的掩膜版包括遮光区域和透光区域，所述透光区域包括多个透镜组，所述透镜组包括层叠设置的第一微透镜、第二微透镜和第三微透镜，所述第二微透镜位于所述第一微透镜和所述第三微透镜之间，各所述透镜组的焦点位于同一焦平面内。
CN201711009629.2A 2017-10-25 2017-10-25 一种阵列基板、其制作方法、显示面板及显示装置 Active CN107863340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711009629.2A CN107863340B (zh) 2017-10-25 2017-10-25 一种阵列基板、其制作方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711009629.2A CN107863340B (zh) 2017-10-25 2017-10-25 一种阵列基板、其制作方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN107863340A CN107863340A (zh) 2018-03-30
CN107863340B true CN107863340B (zh) 2020-04-10

Family

ID=61697689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711009629.2A Active CN107863340B (zh) 2017-10-25 2017-10-25 一种阵列基板、其制作方法、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN107863340B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108646483B (zh) * 2018-04-26 2021-08-24 上海中航光电子有限公司 阵列基板、显示面板和显示装置
CN108628499A (zh) * 2018-05-25 2018-10-09 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
TWI667780B (zh) * 2018-08-02 2019-08-01 友達光電股份有限公司 顯示面板
CN109346463B (zh) * 2018-10-10 2020-11-03 深圳市华星光电半导体显示技术有限公司 具有静电防护的显示面板及其制造方法
CN111638617A (zh) 2020-06-05 2020-09-08 武汉华星光电技术有限公司 一种静电防护线路、静电防护线路制程方法及显示面板
WO2024119452A1 (zh) * 2022-12-08 2024-06-13 京东方科技集团股份有限公司 静电释放电路、阵列基板及显示装置
CN116799002B (zh) * 2023-08-03 2024-01-30 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236338A (zh) * 2006-11-29 2008-08-06 三星电子株式会社 阵列基板和具有该阵列基板的显示面板
CN202259302U (zh) * 2011-10-27 2012-05-30 京东方科技集团股份有限公司 一种静电保护电路、阵列基板和显示装置
CN102629049A (zh) * 2011-07-18 2012-08-08 京东方科技集团股份有限公司 静电防护结构、阵列基板、液晶面板及显示装置
CN102651547A (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 一种静电放电保护电路及包括该保护电路的显示装置
CN202796953U (zh) * 2012-07-27 2013-03-13 北京京东方光电科技有限公司 一种静电保护esd结构及阵列基板、显示装置
CN105467707A (zh) * 2016-01-29 2016-04-06 京东方科技集团股份有限公司 一种放电电路、阵列基板、液晶显示面板及显示装置
CN107045239A (zh) * 2017-04-05 2017-08-15 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236338A (zh) * 2006-11-29 2008-08-06 三星电子株式会社 阵列基板和具有该阵列基板的显示面板
CN102629049A (zh) * 2011-07-18 2012-08-08 京东方科技集团股份有限公司 静电防护结构、阵列基板、液晶面板及显示装置
CN202259302U (zh) * 2011-10-27 2012-05-30 京东方科技集团股份有限公司 一种静电保护电路、阵列基板和显示装置
CN102651547A (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 一种静电放电保护电路及包括该保护电路的显示装置
CN202796953U (zh) * 2012-07-27 2013-03-13 北京京东方光电科技有限公司 一种静电保护esd结构及阵列基板、显示装置
CN105467707A (zh) * 2016-01-29 2016-04-06 京东方科技集团股份有限公司 一种放电电路、阵列基板、液晶显示面板及显示装置
CN107045239A (zh) * 2017-04-05 2017-08-15 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN107863340A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
CN107863340B (zh) 一种阵列基板、其制作方法、显示面板及显示装置
CN107887420B (zh) 一种阵列基板、其制作方法、显示面板及显示装置
EP3089212B1 (en) Array substrate, manufacturing method therefor, and display device
US10216057B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US8742437B2 (en) Pixel structure and manufacturing method thereof
US10510815B2 (en) Active matrix organic light emitting diode back plate for display device and method for manufacturing the same
WO2021254053A9 (zh) 显示基板及其制备方法、驱动方法、显示装置
US10038015B2 (en) Array substrate and fabrication method thereof, display panel
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US10810944B2 (en) Array substrate, display panel and display device
WO2015109758A1 (zh) 阵列基板、其制备方法及显示装置
CN109244269A (zh) 显示面板及其制造方法、显示装置
KR20070095620A (ko) 표시 장치 및 그 제조 방법
US11302877B2 (en) Manufacturing method of flexible display panel and base substrate for manufacturing flexible display panel
JP7053858B2 (ja) 表示パネル、ディスプレイ及び表示端末
CN107861302B (zh) 一种阵列基板、其制作方法、显示面板及显示装置
US20170294459A1 (en) Display device
US9899532B2 (en) Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus
CN113920937B (zh) 显示基板及显示装置
JP2009199080A (ja) 有機電界発光表示装置及びその製造方法
WO2019165824A1 (zh) 薄膜晶体管及其制造方法、阵列基板和电子装置
CN107845664B (zh) 一种阵列基板、显示面板和显示装置
CN110416286B (zh) 一种显示面板、其制作方法及显示装置
CN104299972B (zh) 薄膜晶体管阵列基板及其制造方法、液晶显示器
CN113345967B (zh) 薄膜晶体管及led背板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant