JP4439861B2 - 表示装置の作製方法 - Google Patents

表示装置の作製方法 Download PDF

Info

Publication number
JP4439861B2
JP4439861B2 JP2003327039A JP2003327039A JP4439861B2 JP 4439861 B2 JP4439861 B2 JP 4439861B2 JP 2003327039 A JP2003327039 A JP 2003327039A JP 2003327039 A JP2003327039 A JP 2003327039A JP 4439861 B2 JP4439861 B2 JP 4439861B2
Authority
JP
Japan
Prior art keywords
film
wiring
conductive
forming
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003327039A
Other languages
English (en)
Other versions
JP2004139057A (ja
JP2004139057A5 (ja
Inventor
舜平 山崎
光明 納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003327039A priority Critical patent/JP4439861B2/ja
Publication of JP2004139057A publication Critical patent/JP2004139057A/ja
Publication of JP2004139057A5 publication Critical patent/JP2004139057A5/ja
Application granted granted Critical
Publication of JP4439861B2 publication Critical patent/JP4439861B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、半導体素子(具体的には薄膜トランジスタ)を有する半導体装置に関する。また本発明は発光素子を備えたEL表示装置(発光装置)、液晶表示装置その他の表示装置及びその作製方法、特に大型表示装置及びその作製方法に関する。
近年、EL表示装置や液晶表示装置といったアクティブマトリクス型半導体装置において、画面の大型化、高精細化が進み、信号線や走査線等の配線の数及び配線の長さが増大する傾向にある。そのため、配線抵抗による電圧降下や、画素への信号の書き込み不良や階調不良などを防止することが求められている。
特に、EL表示装置において、多階調の画像を表示するときの駆動方法である信号線から電圧が入力される電圧入力方式、又は信号線から電流が入力される電流入力方式であって、発光素子へ電流値形式のデータ(駆動電流)を書き込むことにより輝度を制御する方式(電流書き込み方式)や発光素子へ電圧値形式のデータを書き込むことにより輝度を制御する方式(電圧書き込み方式)では、配線抵抗の問題が生じてしまった。配線抵抗により信号線の終端への信号伝達の遅れや、電源線(特に、電流供給線)の電圧降下により所定の電流値や電圧値を供給することが難しくなってしまった。そして発光素子の発光輝度は、信号線を介して供給される電流値や電圧値に比例するため、結果としては表示ムラが生じてしまった。さらにEL表示装置や液晶表示装置において、電圧降下により配線を介して入力されるパルス信号の波形が鈍ってしまう問題があった。
また低抵抗な材料である銅(Cu)を用いて配線を形成するには、埋め込み配線(ダマシン構造)を形成する方法がある。しかし、ダマシン構造を形成するため、配線を形成する箇所に絶縁膜等を設け、当該絶縁膜に配線を形成するための溝を形成し、その後当該溝にCu配線を形成している(例えば、特許文献1参照)。
また従来の表示装置では、プリント基板上のPWB側配線を異方導電性フィルムにより素子側配線と電気的に接続するとき、PWB側配線として低抵抗な銅箔を用いて、素子側配線の電圧降下や信号遅延を低減しているものもある(例えば、特許文献2参照)。
特開2000―58650号公報 特開2001−236025号公報
そこで本発明は、上述のような配線抵抗による電圧降下の影響や画素への駆動電流の書き込み不良や階調不良などを防止し、より高画質のEL表示装置や液晶表示装置を代表とする表示装置や中央演算処理装置(CPU)を代表とする半導体装置を提供することを課題とする。そして本発明は、より少ない工程で配線抵抗が低減される配線を形成し、該低抵抗配線を有する表示装置又は半導体装置を提供することを課題とする。
上記課題を鑑み本発明は、EL表示装置や液晶表示装置を代表とする表示装置に用いられる電極や配線を、Cuを有する配線として形成することを特徴とする。なお「Cuを有する配線」は、単層構造を有する配線や電極上に、Cuを主成分とする導電膜(以下、Cu配線と表記する)を積層した配線を含む。また「Cuを有する配線」は、積層構造を有する配線や電極上にCu配線を積層した配線や電極、若しくは積層構造を有する配線や電極の一部の層がCu配線となっている構成を含む。なお配線や電極の具体例は、信号線、走査線、電流供給線、電源線、ソース電極、ドレイン電極、ゲート電極である。
なお、電極や配線は導電膜を機能的に表記したものであり、例えば薄膜トランジスタ(以下、TFTと表記する)のゲート電極、ソース電極又はドレイン電極等や信号線、走査線又は電流供給線等を想定する。そして電極及び配線は、導電膜を所定の形状にパターニングして得ることができるため、電極と配線を合わせて導電膜と表記することができる。なお、配線と想定している信号線、電流供給線又は走査線の一部はそれぞれソース・ドレイン電極やゲート電極となっており、電極と配線との実際上の区別は明確でない。
このような配線材料であるCuは、半導体膜や層間絶縁膜へ拡散し、TFTの電気的特性にとって好ましくない影響を与えてしまう。そこで本発明は、TFTの活性層(島状にパターニングされた半導体膜ともいう)にCuが侵入しないように、少なくとも活性層とCu配線との間にバリア膜(バリア層)を設けることを特徴とする。
このバリア膜は、窒素又は炭素を有する導電膜(導電性バリア膜)から形成され、窒化タンタル(TaN)、窒化チタン(TiN)又は窒化タングステン(WN)、炭化タンタル(TaC)、炭化チタン(TiC)から選ばれた一種或いは複数種の材料を用いればよい。また、導電性バリア膜にSiを有する3元系アモルファスバリア膜を用いてもよい。この導電性バリア膜を、配線や電極の一部の層とした積層構造の配線や電極を形成することもできる。
更に好ましくは、Cu配線を覆うために、窒素を有する絶縁膜で形成されるバリア膜(絶縁性バリア膜)を形成する。窒素を有する絶縁性バリア膜は、例えば窒化シリコン(SiN)、窒化酸化シリコン(SiNO)及び窒化アルミニウム(AlN、Alxy)から選ばれた一種或いは複数種の材料を用いて形成すればよい。
そして本発明のCu配線は、スパッタリング法により形成することを特徴とする。そして少なくとも、導電性バリア膜と、Cu配線と、絶縁性バリア膜とをスパッタリング法により連続成膜すると好ましい。
図11には、本発明の配線や電極の具体的な構成を例示する。なお図11では、導電性バリア膜上に形成されたCu配線が絶縁性バリア膜で覆われている構成例を説明する。
図11(A)に示す配線の断面構成は、基板側から順にTiと、導電性バリア膜であるTiNと、Cu配線とが積層された配線であって、Cu配線を覆って絶縁性バリア膜であるSiNが設けられている。以下、積層構造を基板から順にTi/TiN/Cu/SiNと表記する。なお図11(A)では、Ti、及びTiNを同時にパターニングし、その後Cu配線を形成し、SiNを形成する。そのため断面構成において、Ti、及びTiNの幅は一致するが、Cu配線の幅は、Ti、及びTiNの幅より短くなっている。なお幅とは、チャネル長方向の長さを指す。
また図11(B)に示す配線の断面構成は、導電性バリア膜としてTiNが設けられ、絶縁性バリア膜としてSiNが設けられ、配線の導電膜が積層構造となっており、基板側から順にTi/Al/TiN/Cu/SiNとなっている。なお図11(B)では、Ti、Al、及びTiNを同時にパターニングし、その後Cu配線を形成し、SiNを形成する。そのため断面構成において、Ti、Al、及びTiNの幅は一致するが、Cu配線の幅は、Ti、Al、及びTiNより短くなっている。
図11(C)に示す配線の断面構成は、導電性バリア膜としてTaNが設けられ、絶縁性バリア膜としてSiNが設けられ、基板から順にTi/TaN/Cu/SiNとなっている。なお図11(C)では、Ti、TaNを同時にパターニングし、その後Cu配線を形成し、SiNを形成する。そのため断面構成において、Ti、及びTaNの幅は一致するが、Cu配線の幅は、Ti、及びTaNより短くなっている。
図11(D)に示す配線の断面構成は、導電性バリア膜としてWNが設けられ、絶縁性バリア膜としてSiNOが設けられ、基板から順にTi/WN/Cu/SiNOとなっている。なお図11(D)では、Ti、WNを同時にパターニングし、その後Cu配線を形成し、SiNOを形成する。そのため断面構成において、Ti、及びWNの幅は一致するが、Cu配線の幅は、Ti、及びWNの幅より短く形成されている。
すなわち断面構成において本発明の配線の幅は、導電膜と導電性バリア膜とは一致するが、Cu配線の幅は導電膜及び導電性バリア膜より狭くなるように形成されている。なお、画素部における導電膜及び導電性バリア膜の幅は30〜40μm程度であり、Cu配線の幅は5〜20μm程度が好ましく、Cu配線の高さは0.1〜1μm程度が好ましい。
また、TFTのソース電極やドレイン電極を、Cuを有する配線としても構わない。このとき、図11に示す配線と同様な構成を用いればよい。特に電流の供給が大きいTFT(例えば、駆動回路部が有するバッファ回路を構成するTFT)のソース電極やドレイン電極を、Cuを有する配線とするとよい。
またゲート電極を、Cuを有する配線としても構わない。このとき、ゲート電極の一部となる導電性バリア膜上にCu配線を形成すればよい。なお、ゲート電極と同時に形成される走査線を、Cuを有する配線とし、導電性バリア膜上にCu配線を形成してもよい。
すなわち本発明は、信号線、走査線、電流供給線、ソース電極、ドレイン電極又はゲート電極といった配線や電極のいずれにもCuを有する配線を適応することが可能である。Cuは電気抵抗値が低く、大電流を流すことができるという利点があるため、Cuを有する配線を用いることにより、電圧降下や信号波形のなまりを低減することができる。特に、5インチ以上の中型、大型のEL表示装置や液晶表示装置になると、配線に大電流を流すことが必要となり、本発明は有用である。また、低抵抗なCu配線を有する表示装置は、配線や電極の面積を小さくすることができ、狭額縁化を達成することができる。
以上のように本発明は、信号線、走査線、電流供給線、ソース電極、ドレイン電極又はゲート電極といった配線や電極のいずれもCuを有する配線とすることができる。低抵抗であり、大電流を流すことのできるCuを配線や電極に用いることにより、電圧降下や信号波形のなまりを低減することができる。特に、中型、大型のパネルに本発明のCuを有する配線を用いることは有効である。また、低抵抗なCuを有する配線を有する表示装置は、配線や電極の面積を小さくすることができ、狭額縁化を達成することができる。
また本発明は、マスクを用いたスパッタリング法により形成し、高精度にCu配線を作製することができる。そのためダマシン法のような複雑な工程を経る必要がなく、低コストな表示装置を歩留まりよく提供することができる。
以下に、本発明の実施の形態を図面に基づいて説明する。なお以下の説明において、トランジスタはゲート電極、ソース電極、ドレイン電極の3端子を有するが、ソース電極、ドレイン電極に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第1の電極、他方を第2の電極と表記する。
(実施の形態1)
本実施の形態では図1〜図4を参照して、信号線及び電流供給線にCuを有する配線を適応した場合を説明する。
図1(A)はEL表示装置の一画素の等価回路を示している。図1(A)に示すように、EL表示装置の一画素は、少なくとも信号線101、電流供給線102、走査線103、複数のTFT104、105、容量素子106、発光素子107を有する。なお各TFTは、シングルゲート構造でなく、ダブルゲート構造やトリプルゲート構造といったマルチゲート構造を有していてもよい。またTFT104、105のゲート容量が大きく、リーク電流が許容範囲である場合、容量素子106は設ける必要はない。
ここで配線抵抗が問題となるのは、信号線101、電流供給線102、走査線103である。特に表示装置が大型化するにつれ、信号線101や電流供給線102において、配線抵抗による電圧降下を考慮する必要がある。そこで本実施の形態は、少なくとも信号線101、及び電流供給線102を、Cuを有する配線とする。
図1(B)は、画素電極(発光素子の第1電極)107’が形成された状態の図1(A)の上面図を示し、信号線101、電流供給線102上に、Cu配線108を積層する構成を特徴とする。またTFT104の第1の電極は信号線101と接続され、第2の電極は容量素子106と、TFT105のゲート電極と接続されている。そして走査線103の一部がTFT104のゲート電極となっている。また、TFT105の第1の電極は画素電極107’と接続され、第2の電極は電流供給線102と接続されている。また、容量素子106は電流供給線102と半導体膜とが積層された領域に形成されている。
次に図1(B)に示すA−A’の断面図の構成について図2(A)を用いて説明する。図2(A)は、絶縁表面を有する基板111であり、ガラス基板、セラミック基板、石英基板、シリコン基板又はプラスチック基板(プラスチックフィルムを含む)を用いることができる。そして基板111上に、下地膜として酸化窒化シリコン膜112aと、酸化窒化シリコン膜112bとを積層する。勿論、これらの材料に限定する必要はない。更に、酸化窒化シリコン膜112b上にはTFT105の活性層となる半導体膜及び容量素子106領域に設けられる半導体膜(いずれも半導体膜113という)が設けられている。
またTFTの半導体膜113はゲート絶縁膜114に覆われ、その上に窒化タンタル(TaW)115とタングステン(W)116とが積層されたゲート電極が設けられている。本実施の形態では、ゲート絶縁膜114は酸化窒化シリコン膜を用いるが、比誘電率の高い窒化アルミニウム膜等の窒化絶縁膜を用いると、素子の占有面積を小さくできるため、集積度の向上に有効である。またゲート電極の金属膜は相互に選択比が高いため、エッチング条件を選択することによりこのような構造とすることが可能である。このエッチング条件については、本出願人による特開2001−313397号公報を参照すればよい。その後、ゲート電極又はレジストをマスクとして、該半導体膜はソース領域、ドレイン領域、チャネル形成領域を形成し、更に適宜LDD領域やゲート電極と重なるGOLD領域を形成する。その後、加熱炉又はレーザを用いて不純物領域の活性化を行う。なお、不純物が添加されているソース領域、ドレイン領域、LDD領域又はGOLD領域を不純物領域と表記する。
また、ゲート電極を覆う絶縁膜117として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられている。本実施の形態では、プラズマCVD法を用いて、窒化酸化シリコン膜形成する。更に、絶縁膜117上には平坦化を目的として、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、スパッタリング法やCVD法や塗布法による無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、又はこれらの積層など用いて層間絶縁膜となる第1の絶縁膜118を形成する。
次いで、第1の絶縁膜118上に、窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜)からなる第1のパッシベーション膜119を形成する。本実施の形態では第1のパッシベーション膜119に窒化珪素膜を用いる。その後、ウェットエッチング法又はドライエッチング法を用いて第1のパッシベーション膜119、第1の絶縁膜118、絶縁膜117及びゲート絶縁膜114にコンタクト(開口部)を形成する。
なお図2(A)に示す層間絶縁膜に設けられたコンタクトは、下に向かうにつれ直径が小さくなるテーパ形状を有し、層間絶縁膜の上面とコンタクトの斜面と(コンタクトの角部という)のなす角度は95〜135度程度である。そして、コンタクトにドレイン電極又はソース電極(以下、双方をあわせて電極ともいう)120を形成し、ソース領域又はドレイン領域と接続される。このとき、同じレイヤ(同一層)をパターニングすることにより、同時に信号線101及び電流供給線102が形成される。本実施の形態において、電極、信号線及び電流供給線はTi/Al/TiNの積層膜で形成し、TiNが導電性バリア膜として機能する。
その後、信号線101及び電流供給線102上にCu配線108を形成する。このとき、Cu配線はマスクを用いてDCスパッタリング法により形成する。なお詳細な形成方法は実施の形態4を参照すればよい。
以上のようにして信号線及び電流供給線上にCu配線を形成し、信号線及び電流供給線を、Cuを有する配線として形成することができる。
図2(B)は、コンタクトの角部が角度を有するテーパの形状となっている図2(A)と異なり、コンタクトの角部が丸みを帯び、下に向かうにつれ直径が小さくなっている。このとき層間絶縁膜の材料として、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)を用い、露光し、ウェットエッチング法又はドライエッチング法によりコンタクトを有する形状とすればよい。但し、感光性有機材料を用いる場合は、露光することで、エッチングすることなくコンタクトが形成される。層間絶縁膜の材料に有機材料を用いる場合、層間絶縁膜にコンタクトを設けた後、第1のパッシベーション膜119を設けるとよい。
また図2(C)は、更にコンタクトのテーパの形状が異なっており、コンタクトの角部は丸みを帯び、且つコンタクトは異なる2つの曲率半径を有する斜面を有している。このとき層間絶縁膜の材料として、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)を用い、露光し、ウェットエッチング法又はドライエッチング法によりコンタクトを有する形状とすればよい。但し、感光性有機材料を用いる場合は、露光することで、エッチングすることなくコンタクトが形成される。層間絶縁膜の材料に有機材料を用いる場合、層間絶縁膜にコンタクトを設けた後、第1のパッシベーション膜119を設けるとよい。
図2(A)〜(C)に示す層間絶縁膜に形成されるコンタクトの形状により、容量素子106に設けられる配線102や、TFT105に設けられる配線120の段切れを防止することができる。
その後好ましくは、図3(A)に示すように、Cu配線を覆う絶縁性バリア膜204を形成する。絶縁性バリア膜204は窒化シリコン(SiN)、窒化酸化シリコン(SiNO)を用いて形成すればよい。なお本実施の形態では窒化シリコンを高周波スパッタリング法により形成する。なお詳細な形成方法は実施の形態4を参照すればよい。絶縁性バリア膜204により、Cu配線が覆われるため、Cuが半導体膜へ拡散する危険性がさらに低減される。
次いで、フォトマスクを用いて絶縁性バリア膜204に開口部を形成し、開口部を覆って画素電極107’を形成する。このとき、開口部を介して画素電極107’と配線120とが接続される。
なお図3(B)、(C)は、配線120、絶縁性バリア膜204或いは画素電極107’の形成順序又は絶縁性バリア膜204の開口部の形成方法が図3(A)異なる場合の構成である。
例えば、図3(B)は、図3(A)に示す構成と異なり、画素電極107’を設けた後、配線120、信号線101及び電流供給線102を形成し、該信号線101及び電流供給線102上にCu配線108を形成し、次いで絶縁性バリア膜204を形成し、最後に絶縁性バリア膜204に開口部を設ける構成である。
また、図3(C)に示す構成は、図3(A)と同様に、配線120、信号線101及び電流供給線102を形成し、該信号線101及び電流供給線102上にCu配線108を形成し、絶縁性バリア膜204を形成する。その後図3(A)と異なり、第2の層間絶縁膜となる絶縁膜118’を形成し、絶縁膜118’上に第2のパッシベーション膜119’を形成する。そして絶縁膜118’及び第2のパッシベーション膜119’に開口部を設け、該開口部に画素電極107’を設け、配線120と接続する構成である。なお、絶縁膜118’は第1の絶縁膜118と同様の材料や方法で形成し、第2のパッシベーション膜119’は第1のパッシベーション膜119と同様の材料や方法で形成すればよい。
また、図3(D)に示す構成は、絶縁性バリア膜204の作製方法が図3(A)〜(C)異なり、Cu配線108を形成後、マスクを用いて少なくともCu配線を覆う領域のみに絶縁性バリア膜204を形成する構成である。そのため、フォトマスクを用いて絶縁性バリア膜204に開口部を設ける必要がない。
このとき絶縁性バリア膜204の代わりに導電性バリア膜を用いても構わない。これは画素電極と導電性バリア膜との絶縁は、後に形成される第2の絶縁膜により確保されるからである。導電性バリア膜は絶縁性バリア膜と比べて容量が小さいため、全面を導電性バリア膜で覆われるCu配線は高速動作に適す。
なお、図3(D)に示す構成は、図3(A)〜(C)に示す構成の絶縁性バリア膜204の作製方法に適応することが可能である。そして、絶縁性バリア膜の代わりに導電性バリア膜を用いることが可能となる。
次に図4に示すように、バンク(隔壁、障壁、土手などとも呼ばれる)として機能する第2の絶縁膜を設け、該第2の絶縁膜の画素電極上に開口部を形成し、画素電極上に発光層、第2の電極を設ける工程を説明する。
図4(A)には、図3(A)に示した構成において、画素電極107’の両端に第2の絶縁膜205を形成する。第2の絶縁膜205は、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、CVD法やスパッタリング法や塗布法による無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、又はこれらの積層などを用いて形成する。そして第2の絶縁膜205として感光性の有機材料を用いる場合、感光性の有機材料は大きく分けて2種類、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型があるが、どちらかを適宜使用し、画素電極107’上方に開口部を形成し、画素電極107’の両端に第2の絶縁膜205が形成される。
その後、開口部に有機化合物を含む発光層206を形成し、発光層上に第2の電極207を形成する。また、有機化合物を含む発光層の形成前又は形成後には、真空加熱を行って脱気を行うことが好ましい。また有機化合物を含む層206は、極めて薄いため、第1の電極の表面は平坦であることが好ましく、例えば、第1の電極のパターニング前、又はパターニング後に化学的及び機械的に研磨する処理(代表的にはCMP技術等)により平坦化を行えばよい。また、画素電極の表面における清浄度を向上させるため、異物(ゴミなど)をクリーニングするための洗浄(ブラシ洗浄やベルクリン洗浄)を行ってもよい。
また図4(A)に示す第2の絶縁膜205の開口部は、下に向かうにつれ直径が小さくなるテーパ形状を有し、第2の絶縁膜の上面とコンタクトの斜面と(コンタクトの角部)のなす角度は95〜135度程度である。
そして図4(B)は、開口部の角部が角度を有するテーパの形状となっている図4(A)と異なり、コンタクトの角部が丸みを帯び、下に向かうにつれ直径が小さくなっている。このとき第2の絶縁膜の材料として、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)を用い、ウェットエッチング法又はドライエッチング法を使用してコンタクトを形成すればよい。但し、感光性有機材料を用いる場合は、露光することで、エッチングすることなくコンタクトが形成される。
また図4(C)は、更にコンタクトのテーパの形状が異なっており、コンタクトの角部は丸みを帯び、且つコンタクトは異なる2つの曲率半径R1、R2を有する斜面を有している。このとき第2の絶縁膜の材料として、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)を用い、ウェットエッチング法又はドライエッチング法を使用してコンタクトを形成すればよい。但し、感光性有機材料を用いる場合は、露光することで、エッチングすることなくコンタクトが形成される。
なお、図4(A)〜(C)は、図3(A)に示す構成を用いて説明したが、図3(B)〜(D)、更に図2(A)〜(C)に示した構成のいずれとも組み合わせて用いることが可能である。
本実施の形態では、発光素子を有する表示装置の場合で説明したが、液晶素子を有する表示装置における信号線、電極、その他の配線を、Cuを有する配線としてもよいことはいうまでもない。
このように、本実施の形態は信号線や電流供給線を代表とする配線を、Cuを有する配線、具体的には、該配線上にCu配線を設けた配線構造とすることを特徴とする。そのため、あらゆるTFT、画素電極又は配線の構成や作製工程に、Cu配線を適応することができる。
そして本実施の形態は、Cuを有する配線を用いることにより、電圧降下や信号波形のなまりを低減することができる。また、低抵抗なCuを有する配線を有する表示装置は、配線や電極の面積を小さくすることができ、狭額縁化を達成することができる。
(実施の形態2)
本実施の形態では図5を参照して、ゲート電極にCuを有する配線を適応した例を説明する。
図5(A)はEL表示装置の一画素の等価回路を示している。図5(A)に示すように、EL表示装置の一画素は、少なくとも信号線601、電流供給線602、走査線603、複数のTFT604、605、容量素子606、発光素子607を有する。なお各TFTは、シングルゲート構造でなく、ダブルゲート構造やトリプルゲート構造といったマルチゲート構造を有していてもよい。
また図5(B)は、画素電極(発光素子の第1電極)607’が形成された状態の図5(A)の上面図を示し、信号線601、電流供給線602、走査線603、TFT604、605、容量素子606、発光素子の画素電極607’を有し、走査線603上及びTFT604のゲート電極、つまりゲート電極と同じレイア(同一層)で形成される配線上にCu配線608を設ける。
そして図5(C)は、図5(B)のB−B’における断面図を示す。まず図2と同様に、絶縁表面を有する基板611と、下地膜として酸化窒化シリコン膜612aと、酸化窒化シリコン膜612bと、TFT604及びTFT605の半導体膜613と、が設けられている。そして半導体膜613を覆うようにゲート絶縁膜614が設けられ、半導体膜上に導電性バリア膜615及びCu配線608を設ける。つまり本実施の形態では、ゲート電極にCuを有する配線を用いることを特徴とする。なお、Cu配線の形成方法は、実施の形態4を参照すればよい。また導電性バリア膜615は、窒化タンタル(TaN)、窒化チタン(TiN)又は窒化タングステン(WN)から選ばれた一種或いは複数種の積層膜を用いて形成する。この導電性バリア膜は、拡散によりCuが半導体膜613へ侵入しないための保護膜としての機能とを有している。ゲート電極と同じレイヤ(同一層)をパターニングすることにより、ゲート電極と同時に走査線603が形成されている。すなわち、走査線603は導電性バリア膜とCu配線との積層構造を有している。
その後、ゲート電極又はレジストをマスクとして、該半導体膜はソース領域、ドレイン領域、チャネル形成領域を形成し、更に適宜LDD領域やゲート電極と重なるGOLD領域を形成する。なお、不純物が添加されているソース領域、ドレイン領域、LDD領域又はGOLD領域を不純物領域と呼ぶ。そして、ゲート電極を覆う絶縁膜617として窒化シリコン膜又は窒化酸化シリコン膜が設ける。この絶縁膜617が絶縁性バリア膜として機能する。
次いで、加熱炉又はレーザを用いて不純物領域の活性化を行う。このとき活性化における加熱により、Cuが拡散し半導体膜に侵入することを防ぐため、好ましくは、基板の裏面(半導体膜が形成されている面と反対の面)からレーザ(例えばエキシマレーザ)を照射して活性化を行う。更に好ましくは、導電性バリア膜615を形成した後、不純物領域を形成し、その後加熱炉又はレーザを用いて不純物領域を活性化し、Cu配線を形成するとよい。
更に、絶縁膜617上には平坦化を目的として、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、スパッタリング法やCVD法や塗布法による無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、又はこれらの積層など用いて層間絶縁膜618を形成する。
次いで、層間絶縁膜618上に、窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜)からなる第1のパッシベーション膜619を形成する。本実施の形態では第1のパッシベーション膜619に窒化珪素膜を用いる。その後、ウェットエッチング法又はドライエッチング法を用いて第1のパッシベーション膜619、層間絶縁膜618、絶縁膜617及びゲート絶縁膜614にコンタクト(開口部)を形成する。なお、コンタクトの形状、すなわち層間絶縁膜の形状は図2(A)〜(C)のいずれの構造を用いてもよい。
そして、コンタクトにドレイン配線又はソース配線を形成し、ソース領域又はドレイン領域と接続される。このとき、同じレイヤ(同一層)をパターニングすることにより、同時に信号線601及び電流供給線602が形成される。その後、図3、図4に示すように発光層等を形成する。なお形成される画素電極においては、図3(A)〜(D)のいずれの構成を用いてもよく、発光層を形成するときの絶縁膜等の構成は、図4(A)〜(C)のいずれの構成を用いてもよい。
このように、ゲート電極にCuを有する配線を適応することも可能である。更にゲート電極にCuを有する配線、且つ信号線や電流供給線にCuを有する配線を用いてもよい。
以上のように、ゲート電極や走査線にCuを有する配線を適応することにより、電圧降下や波形のなまりを低減することができ、更には表示装置の狭額縁化を達成することができる。
(実施の形態3)
本実施の形態では、Cu配線を適用しうるEL(エレクトロルミネッセンス)表示装置の全体の構成について、図6(A)を用いて説明する。図6は、TFTが形成された素子基板をシーリング材によって封止されたEL表示装置の上面図であり、図6(B)は、図6(A)のB−B’における断面図、図6(C)は、図6(A)のA−A’における断面図である。
基板301上には、画素部(表示部)302、該画素部302を囲むように設けられた信号線駆動回路(ソース線駆動回路)303、走査線駆動回路(ゲート線駆動回路)304a、304b及び保護回路305が配置され、これらを囲むようにしてシール材306が設けられている。そして、信号線、電流供給線及び信号線駆動回路からFPC(フレキシブルプリントサーキット、入力端子)までの引き回し配線上にCu配線300が設けられている。 画素部302の構造、特に配線の構造については、実施の形態1、2及びその説明を参照すればよい。シーリング材307としては、ガラス材、金属材(代表的にはステンレス材)、セラミックス材、プラスチック材(プラスチックフィルムも含む)を用いることができるが、絶縁膜のみで封止することも可能である。
また、発光素子からの光の放射方向によっては、透光性材料を用いる必要がある。例えば、図4に示す画素電極107’を透明電極(例えばITO)とする場合、光は基板側へ放射され、第2の電極207を透明電極(例えばITO)とする場合、光は基板と反対側へ放射される。
このシール材306は、信号線駆動回路303、走査線駆動回路304a、304b及び保護回路305の一部に重畳させて設けてもよい。そして、該シール材306を用いてシーリング材307が設けられ、基板301、シール材306及びシーリング材307によって密閉空間308が形成される。シーリング材307には予め凹部の中に吸湿剤(酸化バリウムもしくは酸化カルシウム等)309が設けられ、上記密閉空間308の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光層の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材310で覆われており、該カバー材310は、空気や水分は通し、吸湿剤309は通さない。なお、密閉空間308は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
本実施の形態において、保護回路305は入力端子部311と信号線駆動回路303との間に設けられ、両者の間に突発的なパルス信号等の静電気が入った際に、該パルス信号を外部へ逃がす役割を果たす。その際、まず瞬間的に入る高電圧の信号を鈍らせてから、半導体膜を用いて構成した回路によって外部へと逃がすことができる。勿論、保護回路は、他の場所、例えば画素部302と信号線駆動回路303との間や画素部302と走査線駆動回路304a、304bの間などに設けても構わない。
また、基板301上には、信号線駆動回路303及び走査線駆動回路304a、304bに信号を伝達するための入力端子部311が設けられ、該入力端子部311へはFPC312を介してビデオ信号等のデータ信号が伝達される。また図示しないが、FPCには発光素子の第2の電極からの引き回し配線や走査線からの引き回し配線も接続されている。
入力端子部311の断面は、図6(B)の通りであり、走査線(ゲート配線)、信号線(ソース配線)と同時に形成される配線313の上に酸化物導電膜314を積層した構造の入力配線とFPC312側に設けられた配線315とを、導電体316を分散させた樹脂317を用いて電気的に接続してある。なお、導電体316としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用いればよい。
図7(A)は入力端子部311(特に図6(A)の320)の拡大図を示す。図7(A)には、信号線や電流供給線と同時に形成され、FPCと接続するための引き回し配線となる第1の配線701、第1の配線上に設けられたCu配線702、第1の絶縁膜に設けられたコンタクト703、透明電極(例えばITO膜)704の上面図を示す。
また図7(B)には、図7(A)のA−A’における断面図を示す。まず、ゲート配線と同時に形成された走査線706上に、層間絶縁膜と同時に形成された第1の絶縁膜707が形成される。その後、第1の絶縁膜707にコンタクト(開口部)を形成し、引き回し配線となる第1の配線701を形成し、コンタクトを介して走査線706と接続される。次いで第1の配線701上にCu配線702を形成するが、Cu配線はコンタクトの手前まで延在するようにパターニングする。このとき、第1の配線701と接するように透明電極704を形成してもよい。このとき、透明電極704は第1の絶縁膜707上から延在して形成される。その後、第1の絶縁膜上に第1の配線及びCu配線を覆うように第2の絶縁膜711を形成し、透明電極704の周囲(端、縁ともいう)を覆うように第2の絶縁膜711に開口部を形成する。すると、透明電極704がむき出しとなった状態となる(図7(A)の上面図参照)。なお、第1の絶縁膜707と第2の絶縁膜711とのマージンdは、数μm、例えば3μmとする。
図7(C)には、保護回路720周辺の拡大図を示す。FPCとの接続領域付近(以下、接続領域)において、TFTの活性層と同時に形成される珪素を有する半導体膜が、矩形を有し階段状(ジグザグ)に設けられている。そして、半導体膜712は第1の配線701と、走査線706とにコンタクトを介して接続され、保護回路として機能している。このような保護回路を設けることにより、半導体膜が抵抗として機能し、駆動回路部や画素部へ静電気等による過大な電流が流れることを防止することができる。
また半導体膜以外にTFTや薄膜ダイオードを設けてもよい。例えば信号線駆動回路や走査線駆動回路に入力されるスタートパルスやクロックパルスが入力される信号線(信号入力線)にTFT又は薄膜ダイオードを設け、保護回路として用いればよい。もちろん半導体膜、TFT、薄膜ダイオードを複数設けても構わない。
またFPCの端子と、引き回し配線との接続は、引き回し配線の接続先が発光素子の電極や駆動回路部の配線とにより異なる。すなわち、引き回し配線の接続先が発光素子の電極の場合、極力低抵抗としたいため、配線の幅が広く設計されており、引き回し配線に対して2つのFPC端子が接続される。一方、引き回し配線の接続先が駆動回路の配線の場合、配線の幅が上記と比較すると狭く設計されており、引き回し配線に対して1つの端子が接続される。このように引き回し配線の接続先を考慮して、接続されるFPC端子の数を設定する。また保護回路は、発光素子の電極や駆動回路部の配線毎に設ければよい。
そして図7(A)の上面図には記載されないが、第2の絶縁膜711の開口部に導電体708を含む樹脂713を形成し、FPC側に設けられたFPCの配線709を介してFPC710を接続する。
以上のように本実施の形態では、引き回し配線の必要箇所にCu配線を設けることにより、配線抵抗が低減され、配線からの発熱を防止することができる。特に、 中型、大型のパネルになってくると配線に大電流を流すことが必要になり、本実施の形態のように電気抵抗値が低いCu配線を用いることは大電流を流すことができるという利点あり、有用である。
(実施の形態4)
Cu配線はDC方式のスパッタリング法、RF方式のスパッタリング法、リモートプラズマ法を用いて形成される。本実施の形態では、Cu配線の形成方法について、図8〜図10を用いて説明する。
図10には、導電性バリア膜を形成する第1の成膜室31と、Cu配線を形成する第2の成膜室32と、絶縁性バリア膜を形成する第3の成膜室33と、基板の取り出しを行う取出室34と、ロード室36とが搬送室35を中心としたマルチチャンバーを示す。そして各成膜室等と搬送室とは搬送口40a〜40dを介して設置されている。なお、成膜時にはマルチチャンバーは減圧状態に保たれている。
図10に示すようなマルチチャンバーを用いることにより、導電性バリア膜、Cu配線及び絶縁性バリア膜を大気に曝すことなく連続成膜することが可能となる。このように連続成膜を行うことにより、界面への不純物の付着を防止することができ、良好な成膜を行うことが可能となる。
図8には、図10に示す第2の成膜室の成膜装置の一例を示す。成膜装置は、被処理物(基板)の取り出しを行う搬送口(取り出し口)22を備えた成膜室11を有している。そして成膜室11内にはCuからなるターゲット17が設けられており、バッキングプレートを介して冷媒19により冷却(水冷)されている。永久磁石18はターゲット面と平行な方向に円運動又は直線運動することにより対向する基板表面に膜厚の均一性のよい被膜の形成を可能とする。シャッター23は成膜開始前後に開閉し、放電初期においてプラズマが不安定な状態で被膜が形成されるのを防いでいる。
そして基板ホルダー27及びマスクホルダー28が移動することにより、基板保持手段12に、基板13とマスク14とを設置する。このとき、基板とマスクのアライメントは成膜室内に設けられたCCDカメラ16を用いて行うとよい。また、基板保持手段12には磁性体(磁石)15が設けられており、基板13とマスク14が固定されるようになっている。このとき基板とマスクが接しないようにスペーサを設けてギャップ(高さ)を保持してもよい。また、ターゲット17を保持する手段は、ターゲットを上下させる手段26を有し、成膜時に基板13とターゲット17との距離を制御することができる。もちろん基板保持手段12に、上下させる手段を設置し、成膜時に基板13とターゲット17との距離を制御しても構わない。
更に、基板保持手段12に加熱手段としてシーズヒーターを埋め込み、更に加熱された希ガス(Arガス)を基板裏側から導入して均熱性を高めるとよい。またガス導入手段21から、希ガスや酸素ガスが導入され、成膜室11内の圧力は、コンダクタンスバルブ25により制御される整流板24は成膜室11内でのスパッタリングガスの流れを整流する目的で設けられている。ターゲットには高周波電源20が接続され、高周波電力を印加することによりスパッタリングが成される。
図8の構成によるスパッタリングにより、CuをターゲットとしてCu配線を形成することができる。Cu配線の成膜条件としては、成膜室は室温でよく、好ましくは基板への加熱する状態で成膜するとよい。また、下地との密着性をより高めるには成膜室を100〜300℃、好ましくは150〜200℃に加熱をするとよい。印加する高周波電力の周波数は、典型的には13.56MHzである。
なお、第1の成膜室及び第3の成膜室も図8に示す成膜装置と同様の構成を有している。そして例えば、窒化シリコン膜はシリコンターゲットを用い、窒素又は窒素と希ガスとをスパッタリングガスとして用いる。印加する高周波電力の周波数は、典型的には13.56MHzであるが、それより高い27〜120MHzの周波数を適用してもよい。周波数の増加に従って成膜の機構はより化学的反応が優先的となり、緻密で下地へのダメージが少ない膜形成が期待できる。スパッタリングガスとして用いる希ガスは、基板を加熱するためのガスとしても利用し、図8で示すように基板の裏側から希ガスを導入してもよい。
また導電性バリア膜に用いるTiN膜の場合、窒素とアルゴンとをスパッタリングガスとし、出力150Wで成膜すればよい。そして形成されるTiN膜は、多結晶構造を有し、粒界の存在により拡散防止機能が向上される。なおこのとき、スパッタの出力を上げたり、アルゴンガスの流量比を大きくしたり、基板の温度を高くして成膜することにより、緻密な膜を形成し、バリア性を高めることができる。
次にCu配線を成膜するとき用いるマスク14の例を図9に示し、走査線駆動回路811a、811b、信号線駆動回路812及び画素部813の配置を点線で記載する。図9には、引き回し配線、信号線、及び信号線駆動回路812に設けられたバッファTFTのソース電極及びドレイン電極の上にCu配線を形成する場合のマスク800を示している。そのため、マスク800には引き回し配線用のスリット801及び信号線用のスリット802、ソース電極及びドレイン電極用のスリット803が形成されている。なお、マスクのスリットの幅は5μm以上であり、5〜20μmといった幅の狭いCu配線を設ける画素部の信号線用や、150〜1000μmといった幅の広いCu配線を設ける引き回し配線用で適宜設定すればよい。また、成膜精度を向上させるため、スリットの断面を基板へ向かったテーパ形状とすると好ましい。
なおマスクには、補強するために補助配線804がスリットに直交して設けられている。補助配線804の幅や長さ、更に配置は成膜時の障害とならないように適宜設定すればよい。そしてCu配線の成膜時には、補助配線が基板の成膜面に密着する密着面と対向する面側となるように、つまりマスクの対向面に補助配線807を固定する。このような補助配線を用いることにより、成膜領域の幅がばらついたり、蛇行したりすることを防止できる。以上のようなマスクは、ニッケル、白金、銅、ステンレス又は石英ガラスから形成される。特に、金属材料から形成されるマスクをメタルマスクという。また、成膜する配線の幅にもよるが、マスクは5〜25μm程度の厚みを有するように形成するとよい。
以上のような成膜方法により、Cu配線を形成することができる。そして配線抵抗を低減し、発熱の少ない表示装置を作製することができる。
(実施の形態5)
本発明の表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、大型画面を有する大型テレビ等に本発明のCu配線を用いることが望ましい。それら電子機器の具体例を図12に示す。
図12(A)は大型の表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明のCuを有する配線は表示部2003に設けられる配線や電極に用いることができ、本発明により図12(A)に示す表示装置が完成されている。本発明のCuを有する配線を設け低抵抗化することにより、配線長が長い大型の表示装置において、電圧降下や信号なまりの低下を図ることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図12(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明のCuを有する配線は表示部2203に設けられる配線や電極に用いることができ、本発明により図12(B)に示すノート型パーソナルコンピュータが完成されている。
図12(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明のCuを有する配線はこれら表示部A、B2403、2404に設けられる配線や電極に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
なお、出力した画像情報を含む光をレンズ等で拡大投影するフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、発光装置は発光している部分が電力を消費するため、発光部分に正確な信号を供給する必要がある。従って、本発明のCuを有する配線を携帯情報端末に用いてもよい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施の形態1から4に示したいずれの構成を用いることができる。
本発明の表示装置の画素を示す図。 本発明の表示装置の画素の断面を示す図。 本発明の表示装置の画素の断面を示す図。 本発明の表示装置の画素の断面を示す図。 本発明の表示装置及びその断面を示す図。 本発明の表示装置及びその断面を示す図。 本発明の表示装置を示す図。 本発明の配線を形成する成膜装置を示す図。 本発明の配線を形成するマスクを示す図。 本発明の配線を形成する成膜装置を示す図。 本発明の配線を示す図。 本発明の電子機器を示す図。

Claims (14)

  1. 第1の配線と銅を主成分とする第1の導電膜とを含む信号線と、
    第2の配線と銅を主成分とする第2の導電膜とを含む電流供給線と、
    を有する表示装置の作製方法であって、
    基板上に半導体膜を形成し、
    前記半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜を間に介して前記半導体膜上にゲート電極を形成し、
    前記ゲート電極上に層間絶縁膜を形成し、
    前記層間絶縁膜及び前記ゲート絶縁膜に、前記半導体膜に達する開口部を形成し、
    前記開口部が形成された前記層間絶縁膜上に、第3の導電膜と第1の導電性バリア膜とが順に積層された積層膜を形成し、
    前記積層膜をパターニングすることにより、前記開口部を介して前記半導体膜と電気的に接続される第1の電極と、前記第1の配線と、前記第2の配線と、を同時に形成し、
    前記第1の配線上に前記第1の配線よりも幅が狭い前記第1の導電膜を積層して前記信号線を形成し、
    前記第2の配線上に前記第2の配線よりも幅が狭い前記第2の導電膜を積層して前記電流供給線を形成し、
    前記信号線及び前記電流供給線の上に第1の絶縁性バリア膜を形成することにより、前記第1の絶縁性バリア膜と前記第1の導電性バリア膜とにより前記第1の導電膜を封止するとともに、前記第1の絶縁性バリア膜と前記第1の導電性バリア膜とにより前記第2の導電膜を封止し、
    前記第1の配線及び前記第2の配線は前記積層膜をパターニングすることによって所定の形状に形成され、
    前記第1の導電膜及び前記第2の導電膜はスリットを有する第1のマスクを介してスパッタリング法により成膜することによって所定の形状に形成される
    ことを特徴とする表示装置の作製方法。
  2. 第1の配線と銅を主成分とする第1の導電膜とを含む信号線と、
    第2の配線と銅を主成分とする第2の導電膜とを含む電流供給線と、
    第2の電極と銅を主成分とする第4の導電膜とを含む走査線と、
    第3の電極と銅を主成分とする第5の導電膜とを含むゲート電極を備えたトランジスタと、
    を有する表示装置の作製方法であって、
    基板上に半導体膜を形成し、
    前記半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第2の導電性バリア膜を形成し、
    前記第2の導電性バリア膜をパターニングすることにより、前記第2の電極と、前記ゲート絶縁膜を間に介して前記半導体膜上に形成される前記第3の電極と、を同時に形成し、
    前記第2の電極上に前記第2の電極よりも幅が狭い前記第4の導電膜を積層して前記走査線を形成し、
    前記第3の電極上に前記第3の電極よりも幅が狭い前記第5の導電膜を積層して前記ゲート電極を形成し、
    前記ゲート電極及び前記走査線の上に第2の絶縁性バリア膜を形成することにより、前記第2の絶縁性バリア膜と前記第2の導電性バリア膜とにより前記第4の導電膜を封止するとともに、前記第2の絶縁性バリア膜と前記第2の導電性バリア膜とにより前記第5の導電膜を封止し、
    前記第2の絶縁性バリア膜上に層間絶縁膜を形成し、
    前記層間絶縁膜及び前記ゲート絶縁膜に、前記半導体膜に達する開口部を形成し、
    前記開口部が形成された前記層間絶縁膜上に、第3の導電膜と第1の導電性バリア膜とが順に積層された積層膜を形成し、
    前記積層膜をパターニングすることにより、前記開口部を介して前記半導体膜と電気的に接続される第1の電極と、前記第1の配線と、前記第2の配線と、を同時に形成し、
    前記第1の配線上に前記第1の配線よりも幅が狭い前記第1の導電膜を積層して前記信号線を形成し、
    前記第2の配線上に前記第2の配線よりも幅が狭い前記第2の導電膜を積層して前記電流供給線を形成し、
    前記信号線及び前記電流供給線の上に第1の絶縁性バリア膜を形成することにより、前記第1の絶縁性バリア膜と前記第1の導電性バリア膜とにより前記第1の導電膜を封止するとともに、前記第1の絶縁性バリア膜と前記第1の導電性バリア膜とにより前記第2の導電膜を封止し、
    前記第2の電極及び前記第3の電極は前記第2の導電性バリア膜をパターニングすることによって所定の形状に形成され、
    前記第4の導電膜及び前記第5の導電膜はスリットを有する第2のマスクを介してスパッタリング法により成膜することによって所定の形状に形成され、
    前記第1の配線及び前記第2の配線は前記積層膜をパターニングすることによって所定の形状に形成され、
    前記第1の導電膜及び前記第2の導電膜はスリットを有する第1のマスクを介してスパッタリング法により成膜することによって所定の形状に形成される
    ことを特徴とする表示装置の作製方法。
  3. 請求項2において、
    窒化タンタル、窒化チタン、窒化タングステン、炭化タンタル、又は炭化チタンのいずれかを用いて前記第2の導電性バリア膜を形成することを特徴とする表示装置の作製方法。
  4. 請求項2又は請求項3において、
    窒化シリコン膜、窒化酸化シリコン膜、又は窒化アルミニウムのいずれかを用いて前記第2の絶縁性バリア膜を形成することを特徴とする表示装置の作製方法。
  5. 請求項2において、
    窒素を有する導電膜を用いて前記第2の導電性バリア膜を形成し、
    窒素を有する絶縁膜を用いて前記第2の絶縁性バリア膜を形成することを特徴とする表示装置の作製方法。
  6. 請求項2乃至請求項5のいずれか一において、
    前記第2の導電性バリア膜及び前記第2の絶縁性バリア膜の成膜は、スパッタリング法により行うことを特徴とする表示装置の作製方法。
  7. 請求項1乃至請求項6のいずれか一において、
    チタンを用いて前記第3の導電膜を形成することを特徴とする表示装置の作製方法。
  8. 請求項1乃至請求項7のいずれか一において、
    窒化タンタル、窒化チタン、窒化タングステン、炭化タンタル、又は炭化チタンのいずれかを用いて前記第1の導電性バリア膜を形成することを特徴とする表示装置の作製方法。
  9. 請求項1乃至請求項8のいずれか一において、
    窒化シリコン膜、窒化酸化シリコン膜、又は窒化アルミニウムのいずれかを用いて前記第1の絶縁性バリア膜を形成することを特徴とする表示装置の作製方法。
  10. 請求項1乃至請求項7のいずれか一において、
    窒素を有する導電膜を用いて前記第1の導電性バリア膜を形成し、
    窒素を有する絶縁膜を用いて前記第1の絶縁性バリア膜を形成することを特徴とする表示装置の作製方法。
  11. 請求項1乃至請求項10のいずれか一において、
    前記第1の導電性バリア膜及び前記第1の絶縁性バリア膜の成膜は、スパッタリング法により行うことを特徴とする表示装置の作製方法。
  12. 請求項1乃至請求項11のいずれか一において、
    前記第1の配線及び前記第2の配線の幅は、それぞれ、30μm乃至40μmにすることを特徴とする表示装置の作製方法。
  13. 請求項1乃至請求項12のいずれか一において、
    前記第1の導電膜及び前記第2の導電膜の幅は、それぞれ、5μm乃至20μmにすることを特徴とする表示装置の作製方法。
  14. 請求項1乃至請求項13のいずれか一において、
    5μm乃至20μm幅のスリットを有する前記第1のマスクを用いることを特徴とする表示装置の作製方法。


JP2003327039A 2002-09-20 2003-09-19 表示装置の作製方法 Expired - Fee Related JP4439861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003327039A JP4439861B2 (ja) 2002-09-20 2003-09-19 表示装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002276295 2002-09-20
JP2003327039A JP4439861B2 (ja) 2002-09-20 2003-09-19 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004139057A JP2004139057A (ja) 2004-05-13
JP2004139057A5 JP2004139057A5 (ja) 2006-10-12
JP4439861B2 true JP4439861B2 (ja) 2010-03-24

Family

ID=32473026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327039A Expired - Fee Related JP4439861B2 (ja) 2002-09-20 2003-09-19 表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP4439861B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626665B2 (en) 2004-08-31 2009-12-01 Tohoku University Copper alloys and liquid-crystal display device
US7940361B2 (en) 2004-08-31 2011-05-10 Advanced Interconnect Materials, Llc Copper alloy and liquid-crystal display device
JP4706296B2 (ja) * 2005-03-25 2011-06-22 カシオ計算機株式会社 ディスプレイパネル
JP4687179B2 (ja) * 2005-03-25 2011-05-25 カシオ計算機株式会社 ディスプレイパネル
JP2008010801A (ja) * 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
WO2007148795A1 (ja) * 2006-06-22 2007-12-27 National University Corporation Kitami Institute Of Technology 窒化金属膜、酸化金属膜、炭化金属膜またはその複合膜の製造方法、およびその製造装置
JP5201381B2 (ja) * 2006-08-03 2013-06-05 カシオ計算機株式会社 表示装置の製造方法
US7642552B2 (en) 2007-01-12 2010-01-05 Tohoku University Liquid crystal display device and manufacturing method therefor
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
US7782413B2 (en) 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
KR20120093864A (ko) * 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102971857A (zh) 2010-07-02 2013-03-13 合同会社先端配线材料研究所 薄膜晶体管
WO2013042637A1 (ja) * 2011-09-21 2013-03-28 シャープ株式会社 表示装置および表示システム
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機

Also Published As

Publication number Publication date
JP2004139057A (ja) 2004-05-13

Similar Documents

Publication Publication Date Title
US10090373B2 (en) Display device and manufacturing method thereof
JP6613007B2 (ja) 表示装置
JP4439861B2 (ja) 表示装置の作製方法
US20060252260A1 (en) Manufacturing method of semiconductor device
JP2004004757A (ja) 表示装置及びその作製方法
JP4493933B2 (ja) 表示装置
JP4663224B2 (ja) 半導体装置の作製方法
JP2005141213A (ja) 表示装置の作製方法
JP2005148728A (ja) 集積回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4439861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees