JPH02187030A - 半導体装置への保護膜の形成方法 - Google Patents
半導体装置への保護膜の形成方法Info
- Publication number
- JPH02187030A JPH02187030A JP662389A JP662389A JPH02187030A JP H02187030 A JPH02187030 A JP H02187030A JP 662389 A JP662389 A JP 662389A JP 662389 A JP662389 A JP 662389A JP H02187030 A JPH02187030 A JP H02187030A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- semiconductor device
- protective film
- ammonia
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 72
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 72
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 64
- 229910021529 ammonia Inorganic materials 0.000 claims description 31
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 abstract 4
- 239000007789 gas Substances 0.000 description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 12
- 229910000077 silane Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の完成後、半導体装置表面に保護
膜である窒化シリコン膜を成長させる。
膜である窒化シリコン膜を成長させる。
半導体装置への保護膜の形成方法に関する。
従来から窒化シリコン騰は、例えばアルカリイオンに対
し強い阻止能力があるので、LSI表面の保護膜として
用いられている。
し強い阻止能力があるので、LSI表面の保護膜として
用いられている。
半導体装置表面への窒化シリコン膜の形成は、従来から
、モノシランとアンモニアとを用いてプラズマCVD法
によって行われている。
、モノシランとアンモニアとを用いてプラズマCVD法
によって行われている。
窒化シリコン膜は一般に圧縮応力を有するため、半導体
装置表面に直接窒化シリコン膜を形成すると、半導体装
置表面に形成された配線パターンの切断の虞がある。
装置表面に直接窒化シリコン膜を形成すると、半導体装
置表面に形成された配線パターンの切断の虞がある。
そこで、引っ張り応力を有する例えばPSG(リンガラ
ス)を窒化シリコン膜と半導体装置表面との間に形成し
て、窒化シリコン膜の圧縮応力を緩和することにより配
線パターン切断の虞を無くしていた。
ス)を窒化シリコン膜と半導体装置表面との間に形成し
て、窒化シリコン膜の圧縮応力を緩和することにより配
線パターン切断の虞を無くしていた。
しかしながら、上記従来例では、保護膜をPSGと窒化
シリコンの組成の異なる二層構造としているために、製
造の途中でガスの組成を変更しなければならない結果、
製造工程が複雑となり、保護膜の製造に要する時間も長
くなると云う課題が生じていた。
シリコンの組成の異なる二層構造としているために、製
造の途中でガスの組成を変更しなければならない結果、
製造工程が複雑となり、保護膜の製造に要する時間も長
くなると云う課題が生じていた。
そこでこの出願の発明は、製造効率が良好な状態で保護
膜を形成することが可能であり、さらにこのような保護
膜を形成しても半導体装置特性の劣化がない、半導体装
置への保護膜の形成方法を提供することを目的とする。
膜を形成することが可能であり、さらにこのような保護
膜を形成しても半導体装置特性の劣化がない、半導体装
置への保護膜の形成方法を提供することを目的とする。
上記目的を達成するために本発明は、半導体装置表面に
保護膜を形成してなる半導体装置への保護膜の形成方法
において、半導体装置の表面にCVD方法により、アン
モニアを用いることなく窒化シリコン膜を形成する第1
工程と、該第1工程で形成した窒化シリコン膜上にCV
D方法により、アンモニアを用いて窒化シリコン膜を形
成する第2工程と、を有し、前記第1工程及び第2工程
で形成した窒化シリコン膜により前記保護膜を形成する
ことを特徴とするものである。
保護膜を形成してなる半導体装置への保護膜の形成方法
において、半導体装置の表面にCVD方法により、アン
モニアを用いることなく窒化シリコン膜を形成する第1
工程と、該第1工程で形成した窒化シリコン膜上にCV
D方法により、アンモニアを用いて窒化シリコン膜を形
成する第2工程と、を有し、前記第1工程及び第2工程
で形成した窒化シリコン膜により前記保護膜を形成する
ことを特徴とするものである。
CVD法により、半導体装置表面に保護膜である窒化シ
リコン膜を形成する際、ガス中のアンモニアの濃度が大
きくなるに従って、窒化シリコン膜の性質は圧縮応力か
ら引っ張り応力に変化する。
リコン膜を形成する際、ガス中のアンモニアの濃度が大
きくなるに従って、窒化シリコン膜の性質は圧縮応力か
ら引っ張り応力に変化する。
第1工程では、アンモニアが存在しない状態で窒化シリ
コン膜を形成しているため、この窒化シリコン膜は圧縮
応力を有する。
コン膜を形成しているため、この窒化シリコン膜は圧縮
応力を有する。
第2工程では、アンモニアが存在する状態で窒化シリコ
ン膜を形成しているため、この窒化シリコン膜は引っ張
り応力を有する。
ン膜を形成しているため、この窒化シリコン膜は引っ張
り応力を有する。
従って、第1工程の窒化シリコン膜と第2工程の窒化シ
リコン膜とは、互いに応力を打ち消し合って、半導体装
置表面に形成された配線パターンの切断を防止し得る。
リコン膜とは、互いに応力を打ち消し合って、半導体装
置表面に形成された配線パターンの切断を防止し得る。
本発明において、保護膜を応力が無い状態で同じ組成の
窒化シリコン膜で形成できるため、ガス組成を変更する
必要が無い結果、保護膜製造の効率が良好となる。また
、アンモニアを使用すると得られるシリコン膜中には5
t−Nの結合種の他に5i−HやN−Hの結合種が発生
するために、その結合種のHの存在が半導体装置の電気
的特性を劣化させる。所謂プラズマダメージ、例えばV
Hの変動やLOCO3間のリークなどが大きくなる。し
かし、第1工程によってアンモニアが無い状態で製造さ
れる窒化シリコン膜を下層とすることにより、上記のよ
うなプラズマダメージがなく半導体装置の特性を劣化さ
せることもない。
窒化シリコン膜で形成できるため、ガス組成を変更する
必要が無い結果、保護膜製造の効率が良好となる。また
、アンモニアを使用すると得られるシリコン膜中には5
t−Nの結合種の他に5i−HやN−Hの結合種が発生
するために、その結合種のHの存在が半導体装置の電気
的特性を劣化させる。所謂プラズマダメージ、例えばV
Hの変動やLOCO3間のリークなどが大きくなる。し
かし、第1工程によってアンモニアが無い状態で製造さ
れる窒化シリコン膜を下層とすることにより、上記のよ
うなプラズマダメージがなく半導体装置の特性を劣化さ
せることもない。
次に本発明に係わる半導体装置への保護膜の形成方法の
一実施例について説明する。
一実施例について説明する。
第1図はこの実施例によって保護膜が形成される過程を
示す、半導体装置の断面構成図であり、第2図は半導体
装置表面に保護膜を形成するための枚葉式プラズマCV
D装置の断面構成図である。
示す、半導体装置の断面構成図であり、第2図は半導体
装置表面に保護膜を形成するための枚葉式プラズマCV
D装置の断面構成図である。
第1図(1)の工程で示される半導体装置は、保護膜が
形成される前のpチャネル間O3である。
形成される前のpチャネル間O3である。
第1図(1)において、1はN型Sl基板を示し、2は
P型拡散層を示し、3はシリコン酸化膜を示し、4はポ
リシリコン・ゲート層を示し、5はドレインA1配線を
示し、6はソースA1配線を示し、7はゲート酸化膜を
示し、8はゲートAl配線を示す。
P型拡散層を示し、3はシリコン酸化膜を示し、4はポ
リシリコン・ゲート層を示し、5はドレインA1配線を
示し、6はソースA1配線を示し、7はゲート酸化膜を
示し、8はゲートAl配線を示す。
このような構成を有するウェハを第2図に示す枚葉式プ
ラズマCVD装置20に搬入して、表面に窒化シリコン
からなる保護膜を形成する。
ラズマCVD装置20に搬入して、表面に窒化シリコン
からなる保護膜を形成する。
第2図において、21は上部電極、22はこの上部電極
に対向して配置された下部電極を示す。
に対向して配置された下部電極を示す。
この上部電極21の下部電極22側は、スリット状に形
成されており、図示しないガス源から、反応ガスとキア
リアガス25とがガス供給部24を介してスリットを通
過し、下部電極22上に載置されたウェハ23(第1図
(1)に示すpチャネル間O3を表面に具備する)に達
する。
成されており、図示しないガス源から、反応ガスとキア
リアガス25とがガス供給部24を介してスリットを通
過し、下部電極22上に載置されたウェハ23(第1図
(1)に示すpチャネル間O3を表面に具備する)に達
する。
そして、26は上部電極または下部電極を絶縁する絶縁
体、27はガス排出部、28は下部電極に隣設されたヒ
ータを示す。
体、27はガス排出部、28は下部電極に隣設されたヒ
ータを示す。
上部電極21には、図示しないRF電源が接続されてお
り、上部電極21と下部電極22との間でプラズマを発
生させて、第1図(1)で示すpチャネルMO3上に窒
化シリコンからなる保護膜を形成する。
り、上部電極21と下部電極22との間でプラズマを発
生させて、第1図(1)で示すpチャネルMO3上に窒
化シリコンからなる保護膜を形成する。
先ず第2図のCVD装置の稼動の初期条件を次のように
する。
する。
ヒータ28による加熱温度を200−400℃とし、装
置内圧力をITorr前後とし、発振周波数を13.5
6MHzとする。
置内圧力をITorr前後とし、発振周波数を13.5
6MHzとする。
次いで下部電極22上に第1図(1)のウェハを載置し
、電源の大きさ2〜3KWとし、図示しないガス源から
、反応ガスであるシラン(SiH4)とキアリアガスで
ある窒素(N2)を装置内に供給する。
、電源の大きさ2〜3KWとし、図示しないガス源から
、反応ガスであるシラン(SiH4)とキアリアガスで
ある窒素(N2)を装置内に供給する。
この時のガス流量は、シランが40〜100CC/分で
あり、窒素が1500〜2300 c c/分とした。
あり、窒素が1500〜2300 c c/分とした。
また、シラン及び窒素共に100%濃度のものを使用し
た。
た。
この状態で20分程度経過すると、第1図(2)に示す
ようにpチャネルMO3表面に、下記(1)の反応式に
基づいて、下層窒化シリコン膜9が形成される。
ようにpチャネルMO3表面に、下記(1)の反応式に
基づいて、下層窒化シリコン膜9が形成される。
3 S i H4+ 2 Nz→S i 3N4+ 6
Hz ・・−・・−・(1)この時、電源電圧の
パワーは2〜3KWとの如く高いレベルにあるため、ガ
スの分解効率が向上し製膜速度が大きくなる。従って、
pチャネル間O8表面に窒化シリコン膜9を形成するこ
とが可能となる。
Hz ・・−・・−・(1)この時、電源電圧の
パワーは2〜3KWとの如く高いレベルにあるため、ガ
スの分解効率が向上し製膜速度が大きくなる。従って、
pチャネル間O8表面に窒化シリコン膜9を形成するこ
とが可能となる。
窒化シリコン膜9を形成するする際、ガス中にアンモニ
アが含まれていないため、第3図のアンモニアとシラン
の流量比と窒化シリコン膜の応力との関係図に示される
ように、窒化シリコンWi49の内部応力は圧縮応力と
なる。尚、条件にもよるが、下層窒化シリコン膜9の圧
縮応力を4〜8×10”dyne/cm”の範囲内で制
御することができる。
アが含まれていないため、第3図のアンモニアとシラン
の流量比と窒化シリコン膜の応力との関係図に示される
ように、窒化シリコンWi49の内部応力は圧縮応力と
なる。尚、条件にもよるが、下層窒化シリコン膜9の圧
縮応力を4〜8×10”dyne/cm”の範囲内で制
御することができる。
保護膜が窒化シリコン膜9のみであると、pチャネルM
O3表面のAt配線6〜8に窒化シリコン膜9の応力が
かかり、A1配線の切断の虞がある。そこで、窒化シリ
コン膜9の応力を打ち消す。
O3表面のAt配線6〜8に窒化シリコン膜9の応力が
かかり、A1配線の切断の虞がある。そこで、窒化シリ
コン膜9の応力を打ち消す。
引っ張り応力を有する上層窒化シリコン膜10を第1図
(3)に示す如く、下層窒化シリコン膜9の上に積層形
成する。
(3)に示す如く、下層窒化シリコン膜9の上に積層形
成する。
上層窒化シリコン膜lOの形成については、電源の大き
さを先の2/3程度とし、シラン流量に対して約6倍量
の100%濃度アンモニアをガス中に混入し、次の(2
)式に基づいて、窒化シリコン膜9上に新たに同じ窒化
シリコン膜10を積層形成する。
さを先の2/3程度とし、シラン流量に対して約6倍量
の100%濃度アンモニアをガス中に混入し、次の(2
)式に基づいて、窒化シリコン膜9上に新たに同じ窒化
シリコン膜10を積層形成する。
3 S i Ha + 4 N )13→S i 3N
4 + 12 Ht・・・・・−・(2)第3図から明
らかなように、シランの6倍量のアンモニアが存在する
と窒化シリコン膜の内部応力は、圧縮応力から引っ張り
応力に変化することが分かる。第4図に示すように圧縮
応力を有する窒化シリコン膜9上に引っ張り応力を有す
る窒化シリコン膜10を積層すると、両者の応力が互い
に打ち消し合ってAt配線に応力がかからないようにす
ることができる。尚、上層窒化シリコン膜10の引っ張
り応力を1〜2 d y n e/cm’の範囲内で制
御することができる。
4 + 12 Ht・・・・・−・(2)第3図から明
らかなように、シランの6倍量のアンモニアが存在する
と窒化シリコン膜の内部応力は、圧縮応力から引っ張り
応力に変化することが分かる。第4図に示すように圧縮
応力を有する窒化シリコン膜9上に引っ張り応力を有す
る窒化シリコン膜10を積層すると、両者の応力が互い
に打ち消し合ってAt配線に応力がかからないようにす
ることができる。尚、上層窒化シリコン膜10の引っ張
り応力を1〜2 d y n e/cm’の範囲内で制
御することができる。
下層窒化シリコン膜9に対して上層窒化シリコン膜10
をどの程度の厚さで形成するかは、下層窒化シリコン膜
10の圧縮応力を打ち消すのに十分な厚みの上層窒化シ
リコン膜10を形成する。
をどの程度の厚さで形成するかは、下層窒化シリコン膜
10の圧縮応力を打ち消すのに十分な厚みの上層窒化シ
リコン膜10を形成する。
アンモニア流量が00時の応力の大きさに比較して、ア
ンモニアとシランの流量比が6のところの応力の大きさ
は小さいため、本実施例では上層の窒化シリコン膜10
を下層の窒化シリコン膜9に比較して厚く形成する。
ンモニアとシランの流量比が6のところの応力の大きさ
は小さいため、本実施例では上層の窒化シリコン膜10
を下層の窒化シリコン膜9に比較して厚く形成する。
一般に窒化シリコン膜の圧縮応力は引っ張り応力に比較
して大きいため、アンモニアが存在しない状態で製造さ
れる下層窒化シリコン膜9を薄く形成するのが望ましい
。
して大きいため、アンモニアが存在しない状態で製造さ
れる下層窒化シリコン膜9を薄く形成するのが望ましい
。
下層の窒化シリコン膜9から上層の窒化シリコン膜10
を形成する過程では、アンモニアの流量を制御すればよ
いため、従来のPSGを下層の保護膜として用いる場合
と比較して、新たに組成の異なるガスを混入する必要が
ないため、保護膜製造の効率が向上する。
を形成する過程では、アンモニアの流量を制御すればよ
いため、従来のPSGを下層の保護膜として用いる場合
と比較して、新たに組成の異なるガスを混入する必要が
ないため、保護膜製造の効率が向上する。
下層の窒化シリコン膜9はアンモニアが存在しない状態
で形成されるため、プラズマダメージの原因となるN−
H,5t−H結合が存在しない結果、養護膜を窒化シリ
コン膜の単独組成としても半導体装置の電気的特性を劣
化させることもない。
で形成されるため、プラズマダメージの原因となるN−
H,5t−H結合が存在しない結果、養護膜を窒化シリ
コン膜の単独組成としても半導体装置の電気的特性を劣
化させることもない。
上記上層窒化シリコン膜lOは、アンモニアが存在する
状態で形成されるため、窒化シリコン膜の製膜速度が大
きいため、電源パワーを当初の2/3程度にまで減少さ
せることができる。
状態で形成されるため、窒化シリコン膜の製膜速度が大
きいため、電源パワーを当初の2/3程度にまで減少さ
せることができる。
このようにして形成された窒化シリコンの保護膜9.1
0はアルカリイオン等に対して阻止能力が高いため、半
導体装置を外部環境から保護することができる。
0はアルカリイオン等に対して阻止能力が高いため、半
導体装置を外部環境から保護することができる。
以上説明した実施例では、上層窒化シリコン膜10を形
成する際、アンモニア濃度を一定の値に固定しているが
、アンモニア濃度を徐々に高くする場合であっても同様
の効果を得ることができる。
成する際、アンモニア濃度を一定の値に固定しているが
、アンモニア濃度を徐々に高くする場合であっても同様
の効果を得ることができる。
また、アンモニア濃度をステップ状に高(することも可
能である。
能である。
また、上記実施例では、窒化シリコン膜をプラズマCV
D法によって形成しているが、これに限定されることな
く、他の減圧CVD、常圧CVD。
D法によって形成しているが、これに限定されることな
く、他の減圧CVD、常圧CVD。
有機金属CVD、光CVDの各法を用いることもできる
。
。
また、上層窒化シリコン膜10を形成する際、アンモニ
アとシランの流量比を約6としたが、これに限定される
ことなく、窒化シリコン膜が引っ張り応力を有する範囲
でアンモニア流量を変化させることができる。
アとシランの流量比を約6としたが、これに限定される
ことなく、窒化シリコン膜が引っ張り応力を有する範囲
でアンモニア流量を変化させることができる。
さらに、上記実施例はpチャネルMO3について本発明
を適用した場合について説明したが、これに限定される
ことなく、他の半導体装置例えば、nチャネルMO3,
CMO3等にも適用することができる。
を適用した場合について説明したが、これに限定される
ことなく、他の半導体装置例えば、nチャネルMO3,
CMO3等にも適用することができる。
また、実施例のガス流量、温度等の値はいずれも一例に
すぎず、これに限定されることなく他の値を選択するこ
とも可能である。
すぎず、これに限定されることなく他の値を選択するこ
とも可能である。
さらに、下層窒化シリコン膜9はアンモニアの流量がO
の状態で製造されたが、プラズマダメージの原因となら
ない範囲でアンモニアがガス中に混入される場合も、本
発明の範囲内である。
の状態で製造されたが、プラズマダメージの原因となら
ない範囲でアンモニアがガス中に混入される場合も、本
発明の範囲内である。
以上説明したように本発明によれは、半導体表面の保護
膜を同じ組成の窒化シリコン膜で形成しているために、
保護膜形成の際にガス成分を変更すること等を必要とし
ないため、保護膜を効率が良い状態で製造できる。
膜を同じ組成の窒化シリコン膜で形成しているために、
保護膜形成の際にガス成分を変更すること等を必要とし
ないため、保護膜を効率が良い状態で製造できる。
そして、半導体表面に直接形成される下層の窒化シリコ
ン膜は、アンモニアが存在しない状態で形、成されてい
るため、プラズマダメージ要因が存在しない。従って、
半導体装置の特性を劣化させることもない。
ン膜は、アンモニアが存在しない状態で形、成されてい
るため、プラズマダメージ要因が存在しない。従って、
半導体装置の特性を劣化させることもない。
第1図はこの実施例によって保護膜が形成される過程を
示す、半導体装置の断面構成図、第2図は、半導体装置
表面に保護膜を形成するための枚葉式プラズマ(、VD
装置の断面構成図、第3図は、アンモニアとシランの流
量比と窒化シリコン膜の応力との関係を示す特性図、第
4図は、下層の窒化シリコン膜と上層の窒化シリコン膜
との内部応力が共に打ち消し合う状態を示す説明図であ
る。 図中5はドレインAI配線、6はソースAI配線、8は
ゲートAI配線、9は下層窒化シリコン膜、10は上層
窒化シリコン膜である。 第1図 5・−ド゛し1ンAIfJl、’、ぶ 10−・・」二号IイLレリコンA興 20−−−キ′1漂]代゛ラズ了 CVO殻置 24− カ′′スイ気、佑音p 25°°゛刀゛ス 第 図 NH3/SiH4 第 図
示す、半導体装置の断面構成図、第2図は、半導体装置
表面に保護膜を形成するための枚葉式プラズマ(、VD
装置の断面構成図、第3図は、アンモニアとシランの流
量比と窒化シリコン膜の応力との関係を示す特性図、第
4図は、下層の窒化シリコン膜と上層の窒化シリコン膜
との内部応力が共に打ち消し合う状態を示す説明図であ
る。 図中5はドレインAI配線、6はソースAI配線、8は
ゲートAI配線、9は下層窒化シリコン膜、10は上層
窒化シリコン膜である。 第1図 5・−ド゛し1ンAIfJl、’、ぶ 10−・・」二号IイLレリコンA興 20−−−キ′1漂]代゛ラズ了 CVO殻置 24− カ′′スイ気、佑音p 25°°゛刀゛ス 第 図 NH3/SiH4 第 図
Claims (1)
- (1)半導体装置表面に保護膜を形成してなる半導体装
置への保護膜の形成方法において、 半導体装置の表面にCVD方法により、アンモニアを用
いることなく窒化シリコン膜を形成する第1工程と、 該第1工程で形成した窒化シリコン膜上にCVD方法に
より、アンモニアを用いて窒化シリコン膜を形成する第
2工程と、 を有し、前記第1工程及び第2工程で形成した窒化シリ
コン膜により前記保護膜を形成することを特徴とする半
導体装置への保護膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP662389A JPH02187030A (ja) | 1989-01-13 | 1989-01-13 | 半導体装置への保護膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP662389A JPH02187030A (ja) | 1989-01-13 | 1989-01-13 | 半導体装置への保護膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02187030A true JPH02187030A (ja) | 1990-07-23 |
Family
ID=11643486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP662389A Pending JPH02187030A (ja) | 1989-01-13 | 1989-01-13 | 半導体装置への保護膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02187030A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300678A (ja) * | 2007-05-31 | 2008-12-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及び半導体素子 |
JP2009522823A (ja) * | 2006-01-10 | 2009-06-11 | クリー, インコーポレイティッド | 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造 |
JP2015012021A (ja) * | 2013-06-26 | 2015-01-19 | 東京エレクトロン株式会社 | 成膜方法、記憶媒体及び成膜装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55134938A (en) * | 1979-04-10 | 1980-10-21 | Fujitsu Ltd | Preparation of semiconductor device |
JPS6213032A (ja) * | 1985-07-10 | 1987-01-21 | Nec Corp | 半導体装置の製造方法 |
JPS62204575A (ja) * | 1986-03-05 | 1987-09-09 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置およびその製造方法 |
JPS6353933A (ja) * | 1986-08-23 | 1988-03-08 | Hitachi Ltd | 半導体集積回路装置 |
JPS63155626A (ja) * | 1986-12-18 | 1988-06-28 | Oki Electric Ind Co Ltd | 半導体装置の表面保護膜及びその形成方法 |
-
1989
- 1989-01-13 JP JP662389A patent/JPH02187030A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55134938A (en) * | 1979-04-10 | 1980-10-21 | Fujitsu Ltd | Preparation of semiconductor device |
JPS6213032A (ja) * | 1985-07-10 | 1987-01-21 | Nec Corp | 半導体装置の製造方法 |
JPS62204575A (ja) * | 1986-03-05 | 1987-09-09 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置およびその製造方法 |
JPS6353933A (ja) * | 1986-08-23 | 1988-03-08 | Hitachi Ltd | 半導体集積回路装置 |
JPS63155626A (ja) * | 1986-12-18 | 1988-06-28 | Oki Electric Ind Co Ltd | 半導体装置の表面保護膜及びその形成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009522823A (ja) * | 2006-01-10 | 2009-06-11 | クリー, インコーポレイティッド | 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造 |
JP2008300678A (ja) * | 2007-05-31 | 2008-12-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及び半導体素子 |
JP2015012021A (ja) * | 2013-06-26 | 2015-01-19 | 東京エレクトロン株式会社 | 成膜方法、記憶媒体及び成膜装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7001844B2 (en) | Material for contact etch layer to enhance device performance | |
KR100274601B1 (ko) | 반도체장치의식각마스크형성방법 | |
JPH06132284A (ja) | 半導体装置の保護膜形成方法 | |
US6235650B1 (en) | Method for improved semiconductor device reliability | |
JPS61234534A (ja) | 窒化珪素被膜作成方法 | |
JPS62156822A (ja) | 絶縁薄膜とその形成方法及び形成装置 | |
JPH04151839A (ja) | シリコンオキシナイトライド膜の製造方法 | |
JPH02187030A (ja) | 半導体装置への保護膜の形成方法 | |
JP3045945B2 (ja) | 窒化珪素薄膜の形成方法 | |
KR970005943B1 (ko) | 반도체 장치의 텅스텐 실리사이드 제조방법 | |
JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
US6232234B1 (en) | Method of reducing in film particle number in semiconductor manufacture | |
US20060148139A1 (en) | Selective second gate oxide growth | |
JPH0629222A (ja) | 半導体装置の製造方法 | |
JPH04184932A (ja) | パッシベーション膜の形成方法 | |
KR100280797B1 (ko) | 반도체 소자의 제조방법 | |
JP2000040675A (ja) | 半導体装置の製造方法およびそれによる半導体装置 | |
JP2504306B2 (ja) | 半導体装置の製造方法 | |
JP3437111B2 (ja) | 半導体装置の製造方法 | |
JPH0215630A (ja) | 半導体装置の保護膜形成方法 | |
JPH06342786A (ja) | 絶縁膜の形成方法および減圧cvd装置 | |
KR20200073452A (ko) | 저온 실리콘 절연막 증착 방법 | |
US20070187803A1 (en) | Plasma Enhanced Deposited, Fully Oxidized PSG Film | |
JPH0467632A (ja) | 半導体装置の多層配線の形成方法 | |
JPH056889A (ja) | 非晶質窒化シリコン薄膜の製造方法 |