KR970005943B1 - 반도체 장치의 텅스텐 실리사이드 제조방법 - Google Patents
반도체 장치의 텅스텐 실리사이드 제조방법 Download PDFInfo
- Publication number
- KR970005943B1 KR970005943B1 KR1019930009361A KR930009361A KR970005943B1 KR 970005943 B1 KR970005943 B1 KR 970005943B1 KR 1019930009361 A KR1019930009361 A KR 1019930009361A KR 930009361 A KR930009361 A KR 930009361A KR 970005943 B1 KR970005943 B1 KR 970005943B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten silicide
- gas
- sih
- polysilicon
- tungsten
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title description 14
- 238000004519 manufacturing process Methods 0.000 title description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 229920005591 polysilicon Polymers 0.000 abstract description 18
- 238000000926 separation method Methods 0.000 abstract description 5
- 239000007789 gas Substances 0.000 abstract 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 abstract 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 238000000137 annealing Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 4
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Silicon Compounds (AREA)
Abstract
내용 없음.
Description
제1도는 일반적인 반도체 장치의 텅스텐 실리사이드의 단면도.
제2도는 종래 텅스텐 실리사이드의 실리콘과 텅스텐의 분포도.
제3도는 본 발명에 따른 텅스텐 실리사이드의 실리콘과 텅스텐의 분포도.
제4도는 본 발명에 따른 반도체 장치의 텅스텐 실리사이드의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 폴리실리콘
3 : 텅스텐 실리사이드층
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 텅스텐 실리사이드 제조시 실리콘을 함유하고 분해가 쉬운 가스를 첨가하여 폴리실리콘과 텅스텐 실리사이드 계면에서 실리콘(Si) 분포를 균일하게 함으로써 폴리실리콘으로부터 텅스텐 실리사이드가 분리되지 않도록 하는 반도체 장치의 텅스텐 실리사이드 제조방법에 관한 것이다.
일반적으로 반도체 장치의 텅스텐 실리사이드 제조공정은 제1도에 도시된 바와 같이 반도체 기판(1)에 폴리실리콘(2)을 소정 두께로 증착한 다음 텅스텐 실리사이드를 형성하기 위해 WF6가스의 량은 1-5 sccm/wafer, 다이클로 사일랜가스와 WF6의 가스비를 25~60, 온도를 470°~600℃, 압력은 200mTorr~10Torr 조건에서 주입하여 텅스텐 실리사이드(3)를 소정 두께로 형성시키게 되며 이때의 반응식은
2WF6+10SiH2Cl2→ 2WSi2+3SiF4+3SiCl4+8HCl+6H2
로 된다.
상기와 같은 공정으로 이루어지는 종래 반도체 장치의 텅스텐 실리사이드 제조방법은, 다이클로 사일랜(DCS : SiH2Cl2) 가스와 WF6가스의 반응에 의해 텅스텐 실리사이드를 증착시킬때 600℃ 이하의 온도에서는 반응을 시키지 않게 된다.
그 이유는 저온에서 텅스텐 실리사이드막을 형성할 경우 제2도에서와 같이 실리콘 조성비가 깊게 변화에도 거의 일정하다가 폴리실리콘(2)과 텅스텐 실리사이드(3)의 계면에 도달할수록 실리콘(Si)과 텅스텐(W)과의 조성비가 불균일하게 되어 폴리실리콘과 텅스텐 실리사이드 경계면 근처에서 텅스텐 실리사이드내의 실리콘 함유량이 현저히 감소하게 되며(빗금부분), 이럴 경우 이후에 진행되는 열공정에 의해 텅스텐 실리사이드가 폴리실리콘으로부터 분해될 가능성이 높아지게 됨으로서 반도체 장치의 신뢰성이 저하되는 문제점이 발생하게 되는 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 다이클로 사일랜(SiH2Cl2) 가스와 WF6가스의 반응에 의해 텅스텐 실리사이드를 형성할때 반응초기에 실리콘을 함유하고 분해가 쉬운 가스를 첨가하여 1차로 텅스텐 실리사이드를 형성하여 텅스텐 실리사이드내 실리콘 함유량을 조절하고, 다음 단계에서 SiH4가스를 제외한 나머지 가스로 2차 텅스텐 실리사이드 공정을 진행함으로서 후속 열공정에 의해 폴리실리콘과 텅스텐 실리사이드가 분리되는 현상을 방지토록 하는 반도체 장치의 텅스텐 실리사이드 제조방법을 제공하는데 본 발명의 목적이 있는 것이다.
본 발명은 기판 상에 텅스텐을 포함한 가스와 실리콘 소오스 가스로 SiH4및 SiH2Cl2가스를 사용하여 제1텅스텐 실리사이드층을 형성하는 공정과, 상기 제1텅스텐 실리사이드층 상에 텅스텐을 포함한 가스와 실리콘 소오스 가스로 SiH2Cl2가스를 사용하여 제2텅스텐 실리사이드층을 형성하는 공정을 포함한다.
이하, 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제4도는 본 발명에 따른 반도체 장치의 텅스텐 실리사이드의 단면도이다.
먼저 반도체 기판(1)에 폴리실리콘(2)을 소정 두께로 증착한다. 그리고, 폴리실리콘(2) 상에 텅스텐 실리사이드층(3)을 형성한다. 텅스텐 실리사이드층(3)은 연속 성장하는 제1 및 제2텅스텐 실리사이드층(3a)(3b)으로 이루어진다. 상기에서, 제1텅스텐 실리사이드층(3a)을 텅스텐의 소오스 가스로 WF6와 실리콘의 소오스 가스로 SiH4가스와 다이클로 사일랜(SiH2Cl2) 가스를 사용하여 형성하며, 제2텅스텐 실리사이드층(3b)을 텅스텐의 소오스 가스로 제1텅스텐 실리사이드층(3a)과 동일한 WF6를 사용하나 실리콘의 소오스 가스로 SiH4 가스의 공급을 중단하고 다이클로 사일랜(SiH2Cl2) 가스만를 사용하여 형성한다. 즉, 텅스텐 실리사이드층(3)을 형성하기 위해 WF6가스의 량은 1~5sccm/wafer을, 실리콘의 소오스 가스로 SiH4가스의 량은 1~30sccm (squar cubic centimeter)을, 다이클로 사일랜 가스(SiH2Cl2)은 WF6가스의 비가 25~60 정도로, 그리고 온도는 470~600℃, 압력 200mTorr~10Torr 조건에서 주입하여 제1텅스텐 실리사이드(3a)을 100~500Å 두께로 형성시킨다. 이때의 반응식은
WF6+SiH4→ WSix+HF
로 된다.
그리고, 상기 공정이 완료되면 SiH4가스를 제외한 나머지 WF6가스의 량은 1~5 sccm/wafer, 다이클로 사일랜 가스(SiH2Cl2)는 WF6가스의 비가 25~60 정도로, 그리고 온도는 470~600℃, 압력 200mTorr~10Torr 조건에서 주입하여 제2텅스텐 실리사이드층(3b)을 소정 두께로 형성하여 텅스텐 실리사이드층(3)의 형성을 완료한다.
상기와 같은 공정에 의해 형성된 텅스텐 실리사이드층(3)은 제3도에 도시된 바와 같이 폴리실리콘(2)과 제1텅스텐 실리사이드층(3a)의 경계면 부근에서 텅스텐 실리사이드층(3)내의 실리콘 함량이 증가되고 텅스텐과 실리콘이 균일하게 분포된다. 그러므로, 폴리실리콘(2)과 제1텅스텐 실리사이드층(3a)의 경계면에서 부근에서 텅스텐 실리사이드층(3)내의 실리콘 함량의 감소에 의해 폴리실리콘(2)으로부터 텅스텐 실리사이드층(3)이 분리되는 것을 방지한다.
이상에서 상술한 바와 같이 본 발명은 다이클로 사일랜(SiH2Cl2) 가스와 WF6가스의 반응에 의해 텅스텐 실리사이드를 형성할때 반응초기에 SiH4또는 Si2H6의 가스를 첨가하여 1차로 텅스텐 실리사이드를 형성하여 텅스텐 실리사이드내 실리콘 함유량을 조절하고, 다음 단계에서 SiH4가스를 제외한 나머지 가스로 2차 텅스텐 실리사이드 공정을 진행함으로서 후속 열공정에 의해 폴리실리콘과 텅스텐 실리사이드가 분리되는 현상을 방지토록 함으로서 반도체 장치의 신뢰성 향상에 기여할 수 있는 것이다.
Claims (2)
- 기판상에 텅스텐을 포함한 가스와 실리콘 소오스 가스로 SiH4및 SiH2Cl2가스를 사용하여 제1텅스텐 실리사이드층을 형성하는 공정과, 상기 제1텅스텐 실리사이드층 상에 텅스텐을 포함한 가스와 실리콘 소오스 가스로 SiH2Cl2가스를 사용하여 제2텅스텐 실리사이드층을 형성하는 공정을 포함하는 반도체 장치의 텅스텐 실리사이드 제조방법.
- 제1항에 있어서, 제1텅스텐 실리사이드층의 형성시 사용되는 SiH4가스의 양이 1~30sccm인 반도체 장치의 텅스텐 실리사이드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930009361A KR970005943B1 (ko) | 1993-05-27 | 1993-05-27 | 반도체 장치의 텅스텐 실리사이드 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930009361A KR970005943B1 (ko) | 1993-05-27 | 1993-05-27 | 반도체 장치의 텅스텐 실리사이드 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027077A KR940027077A (ko) | 1994-12-10 |
| KR970005943B1 true KR970005943B1 (ko) | 1997-04-22 |
Family
ID=19356225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930009361A KR970005943B1 (ko) | 1993-05-27 | 1993-05-27 | 반도체 장치의 텅스텐 실리사이드 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970005943B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680969B1 (ko) * | 2005-08-18 | 2007-02-09 | 주식회사 하이닉스반도체 | 텅스텐실리사이드 박막 형성방법 |
| KR20220020444A (ko) | 2020-08-11 | 2022-02-21 | 현대자동차주식회사 | 차량용 우산 수납장치 및 제어방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341247B1 (ko) * | 1995-12-29 | 2002-11-07 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| EP0785574A3 (en) * | 1996-01-16 | 1998-07-29 | Applied Materials, Inc. | Method of forming tungsten-silicide |
| KR19990064906A (ko) * | 1999-05-20 | 1999-08-05 | 주재훈 | 열전원리를 이용한 고효율 냉,난방장치 |
-
1993
- 1993-05-27 KR KR1019930009361A patent/KR970005943B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680969B1 (ko) * | 2005-08-18 | 2007-02-09 | 주식회사 하이닉스반도체 | 텅스텐실리사이드 박막 형성방법 |
| KR20220020444A (ko) | 2020-08-11 | 2022-02-21 | 현대자동차주식회사 | 차량용 우산 수납장치 및 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940027077A (ko) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573182B2 (en) | Chemical vapor deposition using organometallic precursors | |
| KR100278562B1 (ko) | 내화성금속의선택적침착방법및그에의해형성된실리콘기판과그를포함하는집적회로 | |
| KR100373853B1 (ko) | 반도체소자의 선택적 에피택시얼 성장 방법 | |
| US5998289A (en) | Process for obtaining a transistor having a silicon-germanium gate | |
| KR100871006B1 (ko) | 얇은 텅스텐 실리사이드층 증착 및 게이트 금속 집적화 | |
| JPH05226269A (ja) | 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術 | |
| US4966869A (en) | Tungsten disilicide CVD | |
| JPH0794506A (ja) | 半導体装置の製造方法 | |
| KR100274601B1 (ko) | 반도체장치의식각마스크형성방법 | |
| KR970005943B1 (ko) | 반도체 장치의 텅스텐 실리사이드 제조방법 | |
| EP0591086A2 (en) | Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration | |
| KR100510473B1 (ko) | 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법 | |
| KR100447031B1 (ko) | 텅스텐 실리사이드막의 형성방법 | |
| US6174805B1 (en) | Titanium film forming method | |
| JPS6261668B2 (ko) | ||
| JP2847645B2 (ja) | 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| Goulding | The selective epitaxial growth of silicon | |
| JPH07100860B2 (ja) | タングステンシリサイド膜の形成方法 | |
| KR100379333B1 (ko) | 티타늄 실리사이드막 제조방법 | |
| US5595936A (en) | Method for forming contacts in semiconductor device | |
| JP2002270606A (ja) | 半導体装置の製造方法および半導体装置 | |
| US6362114B1 (en) | Semiconductor processing methods of forming an oxynitride film on a silicon substrate | |
| KR100260525B1 (ko) | 반도체소자의도전층형성방법 | |
| KR20200073452A (ko) | 저온 실리콘 절연막 증착 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |