JP2002270606A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP2002270606A JP2002270606A JP2001062837A JP2001062837A JP2002270606A JP 2002270606 A JP2002270606 A JP 2002270606A JP 2001062837 A JP2001062837 A JP 2001062837A JP 2001062837 A JP2001062837 A JP 2001062837A JP 2002270606 A JP2002270606 A JP 2002270606A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- silicon carbonitride
- manufacturing
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 シリコン酸化膜に対するエッチング選択比の
高い絶縁膜を用いた半導体装置の製造方法および半導体
装置を提供すること。 【解決手段】 本発明は、シリコン炭化窒化膜（ＳｉＣ
Ｎ膜１２ａ）を用いる半導体装置の製造方法において、
ＳｉＣＮ膜１２ａを、少なくともＳｉ（ＣＨ3）nＨ
(4-n)を含む反応ガスによって化学気相成長させる方法
である。また、本発明は、絶縁膜としてＳｉＣＮ膜１２
ａを用いる半導体装置１でもある。
高い絶縁膜を用いた半導体装置の製造方法および半導体
装置を提供すること。 【解決手段】 本発明は、シリコン炭化窒化膜（ＳｉＣ
Ｎ膜１２ａ）を用いる半導体装置の製造方法において、
ＳｉＣＮ膜１２ａを、少なくともＳｉ（ＣＨ3）nＨ
(4-n)を含む反応ガスによって化学気相成長させる方法
である。また、本発明は、絶縁膜としてＳｉＣＮ膜１２
ａを用いる半導体装置１でもある。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン炭化窒化
膜を用いる半導体装置の製造方法および半導体装置に関
する。
膜を用いる半導体装置の製造方法および半導体装置に関
する。
【０００２】
【従来の技術】近年、半導体装置の微細化に伴い、シリ
コン酸化膜とのエッチング選択比が大きい膜が必要にな
ってきている。特に、セルフアラインコンタクトとい
う、微細化に伴って導入された技術において必要であ
り、従来は、シリコン酸化膜と選択比を有し、ＬＳＩ製
造プロセスと整合性のよい、シリコン窒化膜が使用され
ている。
コン酸化膜とのエッチング選択比が大きい膜が必要にな
ってきている。特に、セルフアラインコンタクトとい
う、微細化に伴って導入された技術において必要であ
り、従来は、シリコン酸化膜と選択比を有し、ＬＳＩ製
造プロセスと整合性のよい、シリコン窒化膜が使用され
ている。
【０００３】ここで、セルフアラインコンタクトとは、
例えば、ゲート電極とコンタクトプラグの絶縁性を確保
するために、ゲート電極の左右にシリコン窒化膜を形成
するという技術である。シリコン窒化膜は、コンタクト
ホールをシリコン酸化膜中に形成する際にエッチングさ
れにくく、コンタクトプラグホールがゲート電極に近接
するのを避けるため、絶縁性を確保することができる。
例えば、ゲート電極とコンタクトプラグの絶縁性を確保
するために、ゲート電極の左右にシリコン窒化膜を形成
するという技術である。シリコン窒化膜は、コンタクト
ホールをシリコン酸化膜中に形成する際にエッチングさ
れにくく、コンタクトプラグホールがゲート電極に近接
するのを避けるため、絶縁性を確保することができる。
【０００４】また、有機系シラン化合物を用いて、Ｓｉ
Ｎ膜を成膜する技術は、特開２０００−７７４０３号公
報で開示されており、酸素含有ケイ素化合物としてビス
（ｔｅｒｔ−ブチルアミノ）シランを用いている。
Ｎ膜を成膜する技術は、特開２０００−７７４０３号公
報で開示されており、酸素含有ケイ素化合物としてビス
（ｔｅｒｔ−ブチルアミノ）シランを用いている。
【０００５】しかし、ｔｅｒｔ−ブチルアミノ配位子は
良好な離脱基として挙動してイソブチレンを生成し、熱
分解中にたやすく除かれる。これは、一部は、Ｎ−Ｈ結
合を有する化合物のためであると考えられる。この追加
の利点は、成長した膜を汚染することなく全ての炭素を
きれいに除去するのを助ける点である。
良好な離脱基として挙動してイソブチレンを生成し、熱
分解中にたやすく除かれる。これは、一部は、Ｎ−Ｈ結
合を有する化合物のためであると考えられる。この追加
の利点は、成長した膜を汚染することなく全ての炭素を
きれいに除去するのを助ける点である。
【０００６】
【発明が解決しようとする課題】しかしながら、次世代
の微細化に対応するには、セルフアラインに使用する膜
を極力薄くする必要がある。従来使用されているシリコ
ン窒化膜は、シリコン酸化膜に対して、エッチング選択
比が７〜８程度で、次世代の微細化に対しては不十分で
ある。そこで、選択比が従来のシリコン窒化膜よりも高
く、かつ、従来プロセスとの親和性の高い薄膜が求めら
れている。
の微細化に対応するには、セルフアラインに使用する膜
を極力薄くする必要がある。従来使用されているシリコ
ン窒化膜は、シリコン酸化膜に対して、エッチング選択
比が７〜８程度で、次世代の微細化に対しては不十分で
ある。そこで、選択比が従来のシリコン窒化膜よりも高
く、かつ、従来プロセスとの親和性の高い薄膜が求めら
れている。
【０００７】
【課題を解決するための手段】本発明は、このような課
題を解決するために成されたものである。すなわち、本
発明は、シリコン炭化窒化膜を用いる半導体装置の製造
方法において、シリコン炭化窒化膜を、少なくともＳｉ
（ＣＨ3）nＨ(4-n)を含む反応ガスによって化学気相成
長させる方法である。また、本発明は、絶縁膜としてシ
リコン炭化窒化膜を用いる半導体装置でもある。
題を解決するために成されたものである。すなわち、本
発明は、シリコン炭化窒化膜を用いる半導体装置の製造
方法において、シリコン炭化窒化膜を、少なくともＳｉ
（ＣＨ3）nＨ(4-n)を含む反応ガスによって化学気相成
長させる方法である。また、本発明は、絶縁膜としてシ
リコン炭化窒化膜を用いる半導体装置でもある。
【０００８】このような本発明では、例えば半導体装置
の絶縁膜としてシリコン炭化窒化膜を用いているため、
従来プロセスとの親和性を損なうことなく、シリコン窒
化膜よりエッチングの選択比を高くできるようになる。
これにより、例えばＭＯＳトランジスタのゲート電極の
サイドウォールとしてシリコン炭化窒化膜を用いれば、
サイドウォールに隣接して設けるコンタクトホールの形
成で、サイドウォールのエッチングを防止でき、良好な
セルフアラインコンタクトを形成できるようになる。
の絶縁膜としてシリコン炭化窒化膜を用いているため、
従来プロセスとの親和性を損なうことなく、シリコン窒
化膜よりエッチングの選択比を高くできるようになる。
これにより、例えばＭＯＳトランジスタのゲート電極の
サイドウォールとしてシリコン炭化窒化膜を用いれば、
サイドウォールに隣接して設けるコンタクトホールの形
成で、サイドウォールのエッチングを防止でき、良好な
セルフアラインコンタクトを形成できるようになる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図１は、本実施形態を説明する模式
図である。本実施形態で適用される半導体装置１では、
層間絶縁膜であるシリコン酸化膜１３とのエッチング選
択比が高く、従来のＳｉＮ膜（シリコン窒化膜）に近い
絶縁性を有するＳｉＣＮ膜（シリコン炭化窒化膜）１２
ａを用いる点に特徴がある。
基づいて説明する。図１は、本実施形態を説明する模式
図である。本実施形態で適用される半導体装置１では、
層間絶縁膜であるシリコン酸化膜１３とのエッチング選
択比が高く、従来のＳｉＮ膜（シリコン窒化膜）に近い
絶縁性を有するＳｉＣＮ膜（シリコン炭化窒化膜）１２
ａを用いる点に特徴がある。
【００１０】シリコン酸化膜１３とのエッチング選択比
を高めるには、シリコン酸化膜１３のエッチングの際
に、堆積作用のある炭素原子を混合させるのが有効であ
る。そこで、本実施形態では、シリコン窒化膜中に炭素
原子を含む膜、すなわちＳｉＣＮ膜１２ａを形成する。
を高めるには、シリコン酸化膜１３のエッチングの際
に、堆積作用のある炭素原子を混合させるのが有効であ
る。そこで、本実施形態では、シリコン窒化膜中に炭素
原子を含む膜、すなわちＳｉＣＮ膜１２ａを形成する。
【００１１】シリコン窒化膜中に炭素原子を含有させる
方法としては、ＣＶＤ法（化学気相成長方）を用いる。
すなわち、原料ガスとして、Ｓｉ−Ｃ結合を有するシラ
ン系ガスを用い、窒化反応ガスとして、アンモニアを用
いる。ＣＶＤとしては、Ｓｉ−Ｃ結合を維持するため
に、ＬＰ（低圧）−ＣＶＤ法が望ましい。また、プラズ
マＣＶＤ法を用いてもよい。
方法としては、ＣＶＤ法（化学気相成長方）を用いる。
すなわち、原料ガスとして、Ｓｉ−Ｃ結合を有するシラ
ン系ガスを用い、窒化反応ガスとして、アンモニアを用
いる。ＣＶＤとしては、Ｓｉ−Ｃ結合を維持するため
に、ＬＰ（低圧）−ＣＶＤ法が望ましい。また、プラズ
マＣＶＤ法を用いてもよい。
【００１２】Ｓｉ−Ｃの結合は、シリコン窒化膜の成膜
温度である、６００≡〜８００≡（プラズマＣＶＤの場
合は３００℃〜５００℃）の範囲では乖離することな
く、膜中に存在させることは容易である。Ｃ濃度のコン
トロールは、例えば、ジクロルシランとモノメチルシラ
ンとの混合比を調節して行う。
温度である、６００≡〜８００≡（プラズマＣＶＤの場
合は３００℃〜５００℃）の範囲では乖離することな
く、膜中に存在させることは容易である。Ｃ濃度のコン
トロールは、例えば、ジクロルシランとモノメチルシラ
ンとの混合比を調節して行う。
【００１３】カーボンドーピングに該当するモノメチル
シランは、ジクロルシランよりも、窒化剤であるアンモ
ニアとの反応性が高いため、３〜５％のカーボンドーピ
ングには、モノメチルシランを１〜２％でよい。
シランは、ジクロルシランよりも、窒化剤であるアンモ
ニアとの反応性が高いため、３〜５％のカーボンドーピ
ングには、モノメチルシランを１〜２％でよい。
【００１４】具体的な適用例として、ＳｉＣＮ膜１２ａ
は、例えば、ＭＯＳトランジスタのゲート電極１１のサ
イドウォール１２に用いる。このサイドウォール１２
は、ソース／ドレインヘコンタクトホール１４を開口す
る際に、エッチングされない役目を果たす。その他、ゲ
ート電極１１の形成、素子分離形成、層間膜（シリコン
酸化膜、ＢＰＳＧ、ＰＳＧなど）形成等に関しては、公
知の方法で構わない。
は、例えば、ＭＯＳトランジスタのゲート電極１１のサ
イドウォール１２に用いる。このサイドウォール１２
は、ソース／ドレインヘコンタクトホール１４を開口す
る際に、エッチングされない役目を果たす。その他、ゲ
ート電極１１の形成、素子分離形成、層間膜（シリコン
酸化膜、ＢＰＳＧ、ＰＳＧなど）形成等に関しては、公
知の方法で構わない。
【００１５】次に、本実施形態の半導体装置の製造方法
の主要部である成膜方法を説明する。成膜装置は、市販
の縦型減圧ＣＶＤ装置を用いる。成膜条件としては、成
膜温度６５０≡〜７５０≡、圧力０．１Ｔｏｒｒ〜０．
８Ｔｏｒｒとし、成膜原料ガスとして、ジクロルシラ
ン、アンモニア、モノメチルシラン、キャリアガスとし
て窒素を用いる。プラズマＣＶＤの場合は、原料ガスと
してシラン、アンモニア、モノメチルシラン、キャリア
ガスとして窒素を用い、成膜温度３００℃〜５００℃、
プラズマパワー１５０Ｗ〜５００Ｗ、圧力１Ｔｏｒｒ〜
１０Ｔｏｒｒとする。
の主要部である成膜方法を説明する。成膜装置は、市販
の縦型減圧ＣＶＤ装置を用いる。成膜条件としては、成
膜温度６５０≡〜７５０≡、圧力０．１Ｔｏｒｒ〜０．
８Ｔｏｒｒとし、成膜原料ガスとして、ジクロルシラ
ン、アンモニア、モノメチルシラン、キャリアガスとし
て窒素を用いる。プラズマＣＶＤの場合は、原料ガスと
してシラン、アンモニア、モノメチルシラン、キャリア
ガスとして窒素を用い、成膜温度３００℃〜５００℃、
プラズマパワー１５０Ｗ〜５００Ｗ、圧力１Ｔｏｒｒ〜
１０Ｔｏｒｒとする。
【００１６】ガス流量はそれぞれ、２０ｓｃｃｍ、３０
０ｓｃｃｍ、１〜１０ｓｃｃｍ、キャリアガスの窒素の
流量は５００ｓｃｃｍとした。モノメチルシランの流量
は、必要な炭素濃度によって異なるが、おおむね１ｓｃ
ｃｍで０．５％程度、１０ｓｃｃｍで５％程度のＳｉＣ
Ｎ膜１２ａが得られる。
０ｓｃｃｍ、１〜１０ｓｃｃｍ、キャリアガスの窒素の
流量は５００ｓｃｃｍとした。モノメチルシランの流量
は、必要な炭素濃度によって異なるが、おおむね１ｓｃ
ｃｍで０．５％程度、１０ｓｃｃｍで５％程度のＳｉＣ
Ｎ膜１２ａが得られる。
【００１７】流量比と炭素濃度との関係は、おおよそリ
ニア関係ある。なお、このときの成膜レートは、１〜５
ｍｍ／ｍｉｎである。また、成膜温度は、成膜レートが
極端に遅くなるので、５００≡以上、プラズマＣＶＤの
場合は３００℃以上（Ｓｉ−Ｈ基が多くなるため）が好
ましい。
ニア関係ある。なお、このときの成膜レートは、１〜５
ｍｍ／ｍｉｎである。また、成膜温度は、成膜レートが
極端に遅くなるので、５００≡以上、プラズマＣＶＤの
場合は３００℃以上（Ｓｉ−Ｈ基が多くなるため）が好
ましい。
【００１８】また、炭素導入ガスとして、モノメチルシ
ランの代わりに、ジメチルシラン、トリメチルシランを
用いることができる。ジメチルシラン、トリメチルシラ
ンは、メチル基がそれぞれ、２倍、３倍含まれているた
め、窒素導入量を増やすことができる。
ランの代わりに、ジメチルシラン、トリメチルシランを
用いることができる。ジメチルシラン、トリメチルシラ
ンは、メチル基がそれぞれ、２倍、３倍含まれているた
め、窒素導入量を増やすことができる。
【００１９】ジメチルシラン、トリメチルシランを用い
る場合の成膜温度等、他の条件は、前記の例とほぼ同様
である。ただし、シラン原子に複数のメチル基がついて
いるため、炭素の分布が偏る。このため、高濃度の炭素
濃度が必要でない場合は、モノメチルシランを用いるこ
とが望ましい。
る場合の成膜温度等、他の条件は、前記の例とほぼ同様
である。ただし、シラン原子に複数のメチル基がついて
いるため、炭素の分布が偏る。このため、高濃度の炭素
濃度が必要でない場合は、モノメチルシランを用いるこ
とが望ましい。
【００２０】また、ジクロルシランとの分解温度を揃
え、カバレージ（段差被覆性）特性を重視するプロセス
の場合には、モノメチルシランの代わりに、モノメチル
モノクロルシランを用いるのが好ましい。この場合の成
膜条件は、前述のものとほぼ同一である。なお、カバレ
ージ特性が必要でない場合は、モノメチルシランを用い
るのが望ましい。
え、カバレージ（段差被覆性）特性を重視するプロセス
の場合には、モノメチルシランの代わりに、モノメチル
モノクロルシランを用いるのが好ましい。この場合の成
膜条件は、前述のものとほぼ同一である。なお、カバレ
ージ特性が必要でない場合は、モノメチルシランを用い
るのが望ましい。
【００２１】逆に、同じカバレージ特性を重視する目的
で、効果は、ジクロルシラン系よりは小さいが、ジクロ
ルシランの代わりに、モノシランを用いる方法もある。
すなわち、モノシラン、アンモニア、モノメチルシラ
ン、キャリアガスとして、窒素ガスを用いる。この際、
成膜温度は、６００≡〜７００≡となる。他の成膜条件
は、前記条件と同一である。この成膜方法は、プロセス
の低温化に寄与することが可能となる。
で、効果は、ジクロルシラン系よりは小さいが、ジクロ
ルシランの代わりに、モノシランを用いる方法もある。
すなわち、モノシラン、アンモニア、モノメチルシラ
ン、キャリアガスとして、窒素ガスを用いる。この際、
成膜温度は、６００≡〜７００≡となる。他の成膜条件
は、前記条件と同一である。この成膜方法は、プロセス
の低温化に寄与することが可能となる。
【００２２】また、図２に示す他の例のように、ＭＯＳ
トランジスタのゲート電極１１のサイドウォール１２を
シリコン酸化膜１２ｂとＳｉＣＮ膜１２ａとの２重構造
としてもよい。この場合、サイドウォール１２の表面側
をＳｉＣＮ膜１２ａにする。このような構造であって
も、セルフアラインコンタクト（コンタクトホール１
４）の形成時にサイドウォール１２のエッチングを防止
でき、良好なセルフアラインコンタクトを形成できるよ
うになる。
トランジスタのゲート電極１１のサイドウォール１２を
シリコン酸化膜１２ｂとＳｉＣＮ膜１２ａとの２重構造
としてもよい。この場合、サイドウォール１２の表面側
をＳｉＣＮ膜１２ａにする。このような構造であって
も、セルフアラインコンタクト（コンタクトホール１
４）の形成時にサイドウォール１２のエッチングを防止
でき、良好なセルフアラインコンタクトを形成できるよ
うになる。
【００２３】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。すなわち、コンタクトホールのエ
ッチング工程において、層間絶縁膜に用いるシリコン酸
化膜とのエッチング選択比が、従来のシリコン窒化膜よ
り大きく、良好なセルフアラインコンタクト構造を形成
することが可能となる。これにより、素子間ピッチが狭
くなっても良好なコンタクトホールを形成でき、半導体
装置の微細化における信頼性を向上できるようになる。
のような効果がある。すなわち、コンタクトホールのエ
ッチング工程において、層間絶縁膜に用いるシリコン酸
化膜とのエッチング選択比が、従来のシリコン窒化膜よ
り大きく、良好なセルフアラインコンタクト構造を形成
することが可能となる。これにより、素子間ピッチが狭
くなっても良好なコンタクトホールを形成でき、半導体
装置の微細化における信頼性を向上できるようになる。
【図１】本実施形態を説明する模式図である。
【図２】他の例を説明する模式図である。
１…半導体装置、１１…ゲート電極、１２…サイドウォ
ール、１２ａ…ＳｉＣＮ膜、１３…シリコン酸化膜、１
４…コンタクトホール
ール、１２ａ…ＳｉＣＮ膜、１３…シリコン酸化膜、１
４…コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｆターム(参考） 4M104 DD04 DD16 DD19 EE09 EE14 GG09 GG14 HH13 5F033 QQ09 QQ35 QQ37 RR01 RR04 RR14 RR15 SS13 SS15 TT08 XX02 5F048 BF15 DA24 5F058 BA20 BC08 BC10 BF04 BF07 BF23 BF24 BF30 BF31 BF37 BF39 BF55 BH10 BJ07 5F140 AA39 BG08 BG09 BG11 BG12 BG52 BG58 BK27 CC03 CC05 CC07
Claims (6)
- 【請求項１】 シリコン炭化窒化膜を用いる半導体装置
の製造方法において、 前記シリコン炭化窒化膜を、少なくともＳｉ（ＣＨ3）n
Ｈ(4-n)を含む反応ガスによって化学気相成長させるこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記反応ガスは、Ｓｉ（ＣＨ3）nＨ
(4-n)、ＳｉＨ2Ｃｌ2、アンモニアガスを含むことを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記シリコン炭化窒化膜をＭＯＳトラン
ジスタにおけるゲート電極のサイドウォールに用いるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】 絶縁膜としてシリコン炭化窒化膜を用い
ることを特徴とする半導体装置。 - 【請求項５】 ＭＯＳトランジスタを含む半導体装置に
おいて、前記ＭＯＳトランジスタのゲート電極のサイド
ウォールにシリコン炭化窒化膜が用いられていることを
特徴とする半導体装置。 - 【請求項６】 複数のＭＯＳトランジスタを備える半導
体装置において、 各ＭＯＳトランジスタにおけるゲート電極の各々隣り合
う側のサイドウォールにシリコン炭化窒化膜が用いられ
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001062837A JP4407066B2 (ja) | 2001-03-07 | 2001-03-07 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001062837A JP4407066B2 (ja) | 2001-03-07 | 2001-03-07 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270606A true JP2002270606A (ja) | 2002-09-20 |
| JP4407066B2 JP4407066B2 (ja) | 2010-02-03 |
Family
ID=18921922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001062837A Expired - Fee Related JP4407066B2 (ja) | 2001-03-07 | 2001-03-07 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4407066B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210076A (ja) * | 2003-12-25 | 2005-08-04 | Semiconductor Leading Edge Technologies Inc | 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法 |
| JP2007208069A (ja) * | 2006-02-02 | 2007-08-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2013182986A (ja) * | 2012-03-01 | 2013-09-12 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9090969B2 (en) | 2011-06-22 | 2015-07-28 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing and processing methods and apparatuses for forming a film |
-
2001
- 2001-03-07 JP JP2001062837A patent/JP4407066B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210076A (ja) * | 2003-12-25 | 2005-08-04 | Semiconductor Leading Edge Technologies Inc | 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法 |
| JP2007208069A (ja) * | 2006-02-02 | 2007-08-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9090969B2 (en) | 2011-06-22 | 2015-07-28 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing and processing methods and apparatuses for forming a film |
| US9184046B2 (en) | 2011-06-22 | 2015-11-10 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing and processing methods and apparatuses for forming a film |
| JP2013182986A (ja) * | 2012-03-01 | 2013-09-12 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4407066B2 (ja) | 2010-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7371649B2 (en) | Method of forming carbon-containing silicon nitride layer | |
| KR101164688B1 (ko) | 게이트 스택 측벽 스페이서들을 제조하기 위한 방법 | |
| US6674169B2 (en) | Semiconductor device with titanium silicon oxide layer | |
| US7148158B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5376405A (en) | Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers | |
| US20060019032A1 (en) | Low thermal budget silicon nitride formation for advance transistor fabrication | |
| KR20020086614A (ko) | 구배（ｇｒａｄｅｄ）박막 | |
| JPH05226269A (ja) | 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術 | |
| KR20060123239A (ko) | 실리콘 질화물의 저온 증착 | |
| TWI737007B (zh) | 積體電路裝置及其形成方法 | |
| KR100724568B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US20240136227A1 (en) | Barrier-Free Approach for Forming Contact Plugs | |
| US7524751B2 (en) | Method for forming contact hole in semiconductor device | |
| JP2685028B2 (ja) | 半導体装置の製造方法 | |
| JP2008508721A (ja) | タングステンシリサイド薄層の堆積とゲート金属の組込み | |
| KR20020001383A (ko) | 반도체 소자의 제조 방법 | |
| US7531395B2 (en) | Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors | |
| JP4407066B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100322886B1 (ko) | 반도체장치의 금속 콘택 형성 방법 | |
| KR970005943B1 (ko) | 반도체 장치의 텅스텐 실리사이드 제조방법 | |
| JPH05121648A (ja) | プレーナ誘電体の作製方法 | |
| KR102225183B1 (ko) | 선택적 증착에 의한 메모리 소자 결함 회복 방법 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| KR100532741B1 (ko) | 반도체 소자의 식각 정지막 제조 방법 | |
| KR20020065144A (ko) | 텅스텐 실리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |