JPH03205830A - 半導体装置及び多結晶ゲルマニウムの製造方法 - Google Patents
半導体装置及び多結晶ゲルマニウムの製造方法Info
- Publication number
- JPH03205830A JPH03205830A JP81290A JP81290A JPH03205830A JP H03205830 A JPH03205830 A JP H03205830A JP 81290 A JP81290 A JP 81290A JP 81290 A JP81290 A JP 81290A JP H03205830 A JPH03205830 A JP H03205830A
- Authority
- JP
- Japan
- Prior art keywords
- germanium
- wiring
- polycrystalline germanium
- polycrystalline
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052732 germanium Inorganic materials 0.000 title claims abstract description 29
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract 2
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 abstract 2
- 229910052986 germanium hydride Inorganic materials 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 25
- 239000010410 layer Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置及び多結晶ゲルマニウムの製造方法に関し、
配線に適用した場合は低抵抗な配線を得ることができ、
かつ抵抗に適用した場合は温度変化に対して抵抗変動の
少ない安定な抵抗を得ることができ、しかも開口部内へ
の充填性を良好にすることができる半導体装置及び多結
晶ゲルマニウムの製造方法を提供することを目的とし、 多結晶ゲルマニウムまたは多結晶シリコンゲルマニウム
からなる電極、配線層、又は／及び抵抗を有するように
構威し、又は基板温度を５００℃以上８００℃以下の温
度範囲でＧｅＨ．ガスによる化学気相戊長法により多結
晶ゲルマニウム層を形威する工程を含むように構或する
。
かつ抵抗に適用した場合は温度変化に対して抵抗変動の
少ない安定な抵抗を得ることができ、しかも開口部内へ
の充填性を良好にすることができる半導体装置及び多結
晶ゲルマニウムの製造方法を提供することを目的とし、 多結晶ゲルマニウムまたは多結晶シリコンゲルマニウム
からなる電極、配線層、又は／及び抵抗を有するように
構威し、又は基板温度を５００℃以上８００℃以下の温
度範囲でＧｅＨ．ガスによる化学気相戊長法により多結
晶ゲルマニウム層を形威する工程を含むように構或する
。
本発明は、半導体装置及び多結晶ゲルマニウムの製造方
法に係り、配線または抵抗を有する半導体装置及び多結
晶ゲルマニウムの製造方法に適用することができ、特に
低抵抗な配線を得ることができ、かつ温度変化に対して
抵抗変動の少ない抵抗を得ることができる半導体装置及
び多結晶ゲルマニウムの製造方法に関する。
法に係り、配線または抵抗を有する半導体装置及び多結
晶ゲルマニウムの製造方法に適用することができ、特に
低抵抗な配線を得ることができ、かつ温度変化に対して
抵抗変動の少ない抵抗を得ることができる半導体装置及
び多結晶ゲルマニウムの製造方法に関する。
近年、半導体装置には高速化と高集積化が要求されてお
り、コンタクトホール等の開口部幅が狭くなってくると
、メタルよりも充填性が良好なポリシリコンが配線や抵
抗として用いられるようになってきている。
り、コンタクトホール等の開口部幅が狭くなってくると
、メタルよりも充填性が良好なポリシリコンが配線や抵
抗として用いられるようになってきている。
しかしながら、ポリシリコンを配線に適用した場合は、
低抵抗な配線を形威することができず、また、ポリシリ
コンを抵抗に適用した場合は動作中あるいはプロセス中
に温度が変化すると抵抗変動が起き易いという問題があ
った。
低抵抗な配線を形威することができず、また、ポリシリ
コンを抵抗に適用した場合は動作中あるいはプロセス中
に温度が変化すると抵抗変動が起き易いという問題があ
った。
このため、配線に適用した場合は低抵抗な配線を得るこ
とができ、かつ抵抗に適用した場合は温度変化に対して
抵抗変動の少ない抵抗を得ることができ、しかも開口部
内への充填性を良好にすることができる半導体装置及び
多結晶ゲルマニウムの製造方法が要求されている。
とができ、かつ抵抗に適用した場合は温度変化に対して
抵抗変動の少ない抵抗を得ることができ、しかも開口部
内への充填性を良好にすることができる半導体装置及び
多結晶ゲルマニウムの製造方法が要求されている。
従来、素子微細化が要求され、特にコンタクトホ〒ル等
の開口部幅が狭くなってくるような場合は、メタルより
も充填性が良好なポリシリコンが配線や抵抗として用い
られていた。
の開口部幅が狭くなってくるような場合は、メタルより
も充填性が良好なポリシリコンが配線や抵抗として用い
られていた。
しかしながら、ポリシリコンを配線に通用した場合では
、低抵抗な配線を形成することができずないという問題
があった。このため・特に・高速化の要求が厳しい場合
には、低抵抗化して高速化することができない場合があ
った。
、低抵抗な配線を形成することができずないという問題
があった。このため・特に・高速化の要求が厳しい場合
には、低抵抗化して高速化することができない場合があ
った。
また、ポリシリコンを抵抗に適用した場合では、動作中
あるいはプロセス中に温度変化があると抵抗変動が起き
易いという問題があった。
あるいはプロセス中に温度変化があると抵抗変動が起き
易いという問題があった。
そこで、本発明は、配線に適用した場合は低抵抗な配線
を得ることができ、かつ抵抗に適用した場合は温度変化
に対して抵抗変動の少ない抵抗を得ることができ、しか
も開口部内への充填性を良好にすることができる半導体
装置及び多結晶ゲルマニウムの製造方法を提供すること
を目的としている。
を得ることができ、かつ抵抗に適用した場合は温度変化
に対して抵抗変動の少ない抵抗を得ることができ、しか
も開口部内への充填性を良好にすることができる半導体
装置及び多結晶ゲルマニウムの製造方法を提供すること
を目的としている。
第１の発明による半導体装置は上記目的達或のため、ポ
リゲルマニウムまたはポリシリコンゲルマニウムからな
る電極、配線層、又は／及び抵抗を有するものである。
リゲルマニウムまたはポリシリコンゲルマニウムからな
る電極、配線層、又は／及び抵抗を有するものである。
第２の発明による多結晶ゲルマニウムの製造方法は上記
目的達戒のため、基板温度を５００℃以上８００℃以下
の温度範囲でＧｅＨａガスによる化学気相成長法により
ポリゲルマニウム層を形戒する工程を含むものである。
目的達戒のため、基板温度を５００℃以上８００℃以下
の温度範囲でＧｅＨａガスによる化学気相成長法により
ポリゲルマニウム層を形戒する工程を含むものである。
第２の発明に係る基板は、Ｓｉからなる基板、ＧａＡｓ
等の化合物半導体基板等が挙げられる。
等の化合物半導体基板等が挙げられる。
第２の発明において、下限温度を５００℃としたのは、
５００℃より小さくなると威膜したポリゲルマニウム層
の、下地との付着力が弱くなり実用的でないからであり
、上限温度を８００℃としたのは、８００℃より大きく
すると或膜したポリゲルマニウム層の表面に凸凹が生じ
てたり表面状態が悪くなり実用的でないからである。ま
た、全面（絶縁膜を含む）に或膜でき、かつ制御性を良
好にすることができる好ましい圧力としては０．５Ｔｏ
ｒｒ以上５Ｔｏｒｒ以下であり、０． ５Ｔｏｒｒより
小さくするとシリコン上には或膜するがＳｉＯｚ等の絶
縁膜上に或膜しなくなり、また５ Ｔｏｒｒより大きく
すると制御性が悪くなる。
５００℃より小さくなると威膜したポリゲルマニウム層
の、下地との付着力が弱くなり実用的でないからであり
、上限温度を８００℃としたのは、８００℃より大きく
すると或膜したポリゲルマニウム層の表面に凸凹が生じ
てたり表面状態が悪くなり実用的でないからである。ま
た、全面（絶縁膜を含む）に或膜でき、かつ制御性を良
好にすることができる好ましい圧力としては０．５Ｔｏ
ｒｒ以上５Ｔｏｒｒ以下であり、０． ５Ｔｏｒｒより
小さくするとシリコン上には或膜するがＳｉＯｚ等の絶
縁膜上に或膜しなくなり、また５ Ｔｏｒｒより大きく
すると制御性が悪くなる。
第２の発明の多結晶ゲルマニウムの製造方法は、第１の
発明のポリゲルマニウムからなる電極、配線、抵抗の製
造方法に適用することができる他、ゲルマニウム系半導
体素子の製造方法にも適用することができる。この半導
体素子としては電界効果トランジスタ、バイボーラトラ
ンジスタ、受光素子等が挙げられる。
発明のポリゲルマニウムからなる電極、配線、抵抗の製
造方法に適用することができる他、ゲルマニウム系半導
体素子の製造方法にも適用することができる。この半導
体素子としては電界効果トランジスタ、バイボーラトラ
ンジスタ、受光素子等が挙げられる。
以下、本発明の作用について具体的に説明する。
表１はバルクシリコン（Ｓｔ）とバルクゲルマニウム（
Ｃ．ｅｌ）の各々のホールのモビリティーと電子のモビ
リティーである。
Ｃ．ｅｌ）の各々のホールのモビリティーと電子のモビ
リティーである。
表
■
表１から判るように、ゲルマニウムはシリコンよりもホ
ール、電子共各々モビリティーが大きい。
ール、電子共各々モビリティーが大きい。
なお、ポリゲルマニウム、ポリシリコンゲルマニウムの
場合も同様である。このため、ポリゲルマニウム、ポリ
シリコンゲルマニウムで配線を構或すれば、ポリシリコ
ンで構威する配線よりも低抵抗な配線を得ることができ
る。
場合も同様である。このため、ポリゲルマニウム、ポリ
シリコンゲルマニウムで配線を構或すれば、ポリシリコ
ンで構威する配線よりも低抵抗な配線を得ることができ
る。
また、ポリゲルマニウム、ポリシリコンゲルマニウムは
ポリシリコンよりも融点が低いため、グレインが大きな
サイズで戒長ずる。このため、ポリゲルマニウム、ポリ
シリコンゲルマニウムで配線または抵抗を形威した場合
、その１つの配線または抵抗中に含まれるグレイン・バ
ウンダリーの数が減るため、配線に適用した場合は低抵
抗な配線を得ることができ、しかも抵抗に適用した場合
は動作中やプロセス中の温度変化に対して抵抗変動の少
ない安定な抵抗を得ることができる。
ポリシリコンよりも融点が低いため、グレインが大きな
サイズで戒長ずる。このため、ポリゲルマニウム、ポリ
シリコンゲルマニウムで配線または抵抗を形威した場合
、その１つの配線または抵抗中に含まれるグレイン・バ
ウンダリーの数が減るため、配線に適用した場合は低抵
抗な配線を得ることができ、しかも抵抗に適用した場合
は動作中やプロセス中の温度変化に対して抵抗変動の少
ない安定な抵抗を得ることができる。
更には、ポリゲルマニウムやポリシリコンゲルマニウム
はポリシリコンよりもパンドギャンプが狭いため活性化
エネルギーが小さい。このため、抵抗に適用した場合は
安定な抵抗を得ることができる。
はポリシリコンよりもパンドギャンプが狭いため活性化
エネルギーが小さい。このため、抵抗に適用した場合は
安定な抵抗を得ることができる。
［実施例〕
以下、本発明を図面に基づいて説明する。
第１図及び第２図は本発明に係る半導体装置及びその製
造方法の一実施例を説明する図であり、第１図は一実施
例の構造を示す断面図、第２図（ａ）〜（ｄ）は一実施
例の製造方法を説明する図である。図示例の半導体装置
はＮチャネルＭ○Ｓトランジスタに適用する場合である
。
造方法の一実施例を説明する図であり、第１図は一実施
例の構造を示す断面図、第２図（ａ）〜（ｄ）は一実施
例の製造方法を説明する図である。図示例の半導体装置
はＮチャネルＭ○Ｓトランジスタに適用する場合である
。
これらの図において、１は例えばＳｉからなる例えばＰ
一型の基板、２は例えばＳｉｎ２からなるシリコン酸化
膜、３は例えばＳｉ：＋Ｎ４からな？シリコン窒化膜、
４は例えばＳｉｎ２からなるフィールド酸化膜、５は例
えばＳｉｎ，からなるゲート絶縁膜、６はポリシリコン
膜、７は例えばポリシリコンからなるゲート電極、８ａ
は例えばｎ゛型のソース拡散層、８ｂは例えばｎ゛型の
ドレイン拡散層、９は例えばＳｉＯ■ （ＰＳＧでもよ
い）からなる層間絶縁膜、１０ａ、１０ｂ、１０ｃはコ
ンタクトホール、ｌｌａ，ｌｌｂ，ｌｌｃはポリゲルマ
ニウムからなる配線層で、配線層１１ａはコンタクトホ
ール１０ａを介してソース拡散層８ａとコンタクトされ
る配線であり、配線層１ｌｂはコンタクトホール１０ｂ
を介してゲート電極７とコンタクトされる配線であり、
配線層１１ｃはコンタクトホール１０ｃを介してドレイ
ン拡散層８ｂとコンタクトされる配線である。
一型の基板、２は例えばＳｉｎ２からなるシリコン酸化
膜、３は例えばＳｉ：＋Ｎ４からな？シリコン窒化膜、
４は例えばＳｉｎ２からなるフィールド酸化膜、５は例
えばＳｉｎ，からなるゲート絶縁膜、６はポリシリコン
膜、７は例えばポリシリコンからなるゲート電極、８ａ
は例えばｎ゛型のソース拡散層、８ｂは例えばｎ゛型の
ドレイン拡散層、９は例えばＳｉＯ■ （ＰＳＧでもよ
い）からなる層間絶縁膜、１０ａ、１０ｂ、１０ｃはコ
ンタクトホール、ｌｌａ，ｌｌｂ，ｌｌｃはポリゲルマ
ニウムからなる配線層で、配線層１１ａはコンタクトホ
ール１０ａを介してソース拡散層８ａとコンタクトされ
る配線であり、配線層１ｌｂはコンタクトホール１０ｂ
を介してゲート電極７とコンタクトされる配線であり、
配線層１１ｃはコンタクトホール１０ｃを介してドレイ
ン拡散層８ｂとコンタクトされる配線である。
次に、その製造方法について説明する。
まず、第２図（ａ）に示すように、例えば熱酸化により
基板ｌ上にシリコン酸化膜２を形威し、例えばＣＶＤ法
によりシリコン酸化膜２上にＳｔ．Ｎ４を堆積して膜厚
が例えば５００人のシリコン窒化膜３を形威した後、例
えばＲＩＥによりシリコン窒化膜３を選択的にエソチン
グする。
基板ｌ上にシリコン酸化膜２を形威し、例えばＣＶＤ法
によりシリコン酸化膜２上にＳｔ．Ｎ４を堆積して膜厚
が例えば５００人のシリコン窒化膜３を形威した後、例
えばＲＩＥによりシリコン窒化膜３を選択的にエソチン
グする。
次に、第２図（ｂ）に示すように、フィールド酸化によ
りシリコン窒化膜３をマスクとして基板１を選択的に酸
化して膜厚が例えば６０００人のフィールド酸化膜４を
形成する。
りシリコン窒化膜３をマスクとして基板１を選択的に酸
化して膜厚が例えば６０００人のフィールド酸化膜４を
形成する。
次に、第２図（Ｃ）に示すように、例えばＲＩ已により
シリコン窒化膜３及びシリコン酸化膜２を除去し、例え
ば熱酸化により基板ｌを選択的に酸化して膜厚が例えば
１００人のゲート絶縁膜５を形威した後、例えばＣＶＤ
法によりゲート絶縁膜５上に膜厚が例えば３０００人の
ポリシリコン膜６を形威する。
シリコン窒化膜３及びシリコン酸化膜２を除去し、例え
ば熱酸化により基板ｌを選択的に酸化して膜厚が例えば
１００人のゲート絶縁膜５を形威した後、例えばＣＶＤ
法によりゲート絶縁膜５上に膜厚が例えば３０００人の
ポリシリコン膜６を形威する。
次に、第２図（ｄ）に示すように、例えばＲＩＥにより
ポリシリコン膜３６を選択的にエノチングすることによ
り、ゲート電極７を形威した後、例えばＰ（Ａｓ等でも
よい） 、６０ＫｅＶ 、ＩＸＩＯＩ５ｃｍ−２のイオ
ン注入によりゲート電極７をマスクとして基板３１に不
純物を導入することによりｎ゛型のソース拡散層８ａ及
びｎ゜型のドレイン拡散層８ｂを形成し、例えばＣＶＤ
法によりＳｉｎ２を全面に堆積して眉間絶縁膜９を形成
した後、例えばＲＩＥにより層間絶縁膜９を選択的にエ
ッチングしてコンタクトホール１０ａ，１０ｂ、１０ｃ
を形成する。
ポリシリコン膜３６を選択的にエノチングすることによ
り、ゲート電極７を形威した後、例えばＰ（Ａｓ等でも
よい） 、６０ＫｅＶ 、ＩＸＩＯＩ５ｃｍ−２のイオ
ン注入によりゲート電極７をマスクとして基板３１に不
純物を導入することによりｎ゛型のソース拡散層８ａ及
びｎ゜型のドレイン拡散層８ｂを形成し、例えばＣＶＤ
法によりＳｉｎ２を全面に堆積して眉間絶縁膜９を形成
した後、例えばＲＩＥにより層間絶縁膜９を選択的にエ
ッチングしてコンタクトホール１０ａ，１０ｂ、１０ｃ
を形成する。
この時、コンタクトホール１０ａ内にソース拡散層８ａ
が露出され、コンタクトホール１０ｂ内にゲート電極７
が露出され、コンタクトホール１０ｃ内にドレイン拡散
層８ｂが露出される。
が露出され、コンタクトホール１０ｂ内にゲート電極７
が露出され、コンタクトホール１０ｃ内にドレイン拡散
層８ｂが露出される。
そして、低圧ＣＶＤ装置を用い、基板ｌ温度が例えば６
００’Ｃ、圧力が例えばＩＴｏｒｒ， Ｇ ｅ Ｈ４ガ
ス流量が例えば１００ｃｃ， Ｈ ２ガス流量が例えば
２００ｃｃによる化学気相成長法によりポリゲルマニウ
ムを全面に威長した後（ポリシリコンゲルマニウムの場
合は更にＳｉ２Ｈ．ガスを添加すればよい）、例えばＣ
ＣＺ．ガスとＣｌ２ガスの混合ガスによるＲＩＥにより
ポリゲルマニウムを選択的にエンチングしてソース拡散
層８ａ，ゲート電極７及びドレイン拡散層８ｂと各々コ
ンタクトを取るように配線層１１ａ，ｌｌｂ、ｌｌｃを
形成することにより、第１図に示すような構造の半導体
装置が完或する。
００’Ｃ、圧力が例えばＩＴｏｒｒ， Ｇ ｅ Ｈ４ガ
ス流量が例えば１００ｃｃ， Ｈ ２ガス流量が例えば
２００ｃｃによる化学気相成長法によりポリゲルマニウ
ムを全面に威長した後（ポリシリコンゲルマニウムの場
合は更にＳｉ２Ｈ．ガスを添加すればよい）、例えばＣ
ＣＺ．ガスとＣｌ２ガスの混合ガスによるＲＩＥにより
ポリゲルマニウムを選択的にエンチングしてソース拡散
層８ａ，ゲート電極７及びドレイン拡散層８ｂと各々コ
ンタクトを取るように配線層１１ａ，ｌｌｂ、ｌｌｃを
形成することにより、第１図に示すような構造の半導体
装置が完或する。
すなわち、上記実施例では、配線層１１ａ、ｌｌｂ、１
１ｃをポリゲルマニウムで構威しているため、前述のよ
うに、従来のポリシリコンからなる配線層よりも低抵抗
な配線を得ることができ、また、従来のメタルからなる
配線層よりもコンタクトホール１０ａ、１０ｂ，ＩＯＣ
内への充填性を良好にすることができる。
１ｃをポリゲルマニウムで構威しているため、前述のよ
うに、従来のポリシリコンからなる配線層よりも低抵抗
な配線を得ることができ、また、従来のメタルからなる
配線層よりもコンタクトホール１０ａ、１０ｂ，ＩＯＣ
内への充填性を良好にすることができる。
なお、上記実施例において、ポリゲルマニウムからなる
配線層１１ａ、ｌｌｂ、ｌｌｃにＢ゛を５０ＫｅＶで５
ＸＩＯ”ｃｍ−”注入し、アニールのキャップとして
Ｓｉｎ．壱ＣＶＤ法で１０００人堆積した後、８００℃
、３０分アニールした結果、シート抵抗が従来のポリシ
リコン配線の場合１２０Ω／口であったのに対し、３０
Ω／口まで下げることができた。ここで、アニールのキ
ャップとしてＳｉＣｈでポリゲルマニウムを保護してい
るのはポリゲルマニウムが酸素等と反応して膜質劣化す
るのを防止するためである。
配線層１１ａ、ｌｌｂ、ｌｌｃにＢ゛を５０ＫｅＶで５
ＸＩＯ”ｃｍ−”注入し、アニールのキャップとして
Ｓｉｎ．壱ＣＶＤ法で１０００人堆積した後、８００℃
、３０分アニールした結果、シート抵抗が従来のポリシ
リコン配線の場合１２０Ω／口であったのに対し、３０
Ω／口まで下げることができた。ここで、アニールのキ
ャップとしてＳｉＣｈでポリゲルマニウムを保護してい
るのはポリゲルマニウムが酸素等と反応して膜質劣化す
るのを防止するためである。
また、上記実施例は、ポリゲルマニウムで配線を形威す
る場合について説明したが、本発明はこれに限定される
ものではなく、ポリゲルマニウムで抵抗を形成する場合
であってもよい。この場合、ポリゲルマニウムに例えば
Ｂ゛を５ＸＩＱ”ｃｍ−２注入して抵抗を形威した結果
、活性化エネルギーが従来のポリシリコン抵抗の場合０
．０３ｅＶであったのに対し、０．０１５ｅＶまで小さ
くすることができた。
る場合について説明したが、本発明はこれに限定される
ものではなく、ポリゲルマニウムで抵抗を形成する場合
であってもよい。この場合、ポリゲルマニウムに例えば
Ｂ゛を５ＸＩＱ”ｃｍ−２注入して抵抗を形威した結果
、活性化エネルギーが従来のポリシリコン抵抗の場合０
．０３ｅＶであったのに対し、０．０１５ｅＶまで小さ
くすることができた。
また、Ｇｅのイオン注入後のアニールは４００℃程度で
十分であるので，１１配線上にも抵抗を形威することが
できる。更に、水素プラズマ処理を基板温度３００℃、
パワー３００Ｗ，圧力９．５Ｔｏｒｒの条件で行ったと
ころ、抵抗変化が従来のポリシリコン抵抗の場合６０％
程度変化したのに対し、２０％以内に収さめことができ
た。
十分であるので，１１配線上にも抵抗を形威することが
できる。更に、水素プラズマ処理を基板温度３００℃、
パワー３００Ｗ，圧力９．５Ｔｏｒｒの条件で行ったと
ころ、抵抗変化が従来のポリシリコン抵抗の場合６０％
程度変化したのに対し、２０％以内に収さめことができ
た。
本発明によれば、配線に適用した場合は低抵抗な配線を
得ることができ、かつ抵抗に適用した場合は温度変化に
対して抵抗変動の少ない抵抗を得ることができ、しかも
開口部内への充填性を良好にすることができるという効
果がある。
得ることができ、かつ抵抗に適用した場合は温度変化に
対して抵抗変動の少ない抵抗を得ることができ、しかも
開口部内への充填性を良好にすることができるという効
果がある。
第１図及び第２図は本発明に係る半導体装置及びその製
造方法の一実施例を説明する図であり、第１図は一実施
例の構造を示す断面図、第２図は一実施例の製造方法を
説明する図である。 １・・・・・・基板、 １１ ａ ， １ｌ ｂ ， １１ ｃ ・・・・・・
配線層。
造方法の一実施例を説明する図であり、第１図は一実施
例の構造を示す断面図、第２図は一実施例の製造方法を
説明する図である。 １・・・・・・基板、 １１ ａ ， １ｌ ｂ ， １１ ｃ ・・・・・・
配線層。
Claims (2)
- （１）多結晶ゲルマニウムまたは多結晶シリコンゲルマ
ニウムからなる電極、配線層、又は／及び抵抗を有する
ことを特徴とする半導体装置。 - （２）基板温度を５００℃以上８００℃以下の温度範囲
でＧｅＨ＿４ガスによる化学気相成長法により多結晶ゲ
ルマニウム層を形成する工程を含むことを特徴とする多
結晶ゲルマニウムの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP81290A JPH03205830A (ja) | 1990-01-06 | 1990-01-06 | 半導体装置及び多結晶ゲルマニウムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP81290A JPH03205830A (ja) | 1990-01-06 | 1990-01-06 | 半導体装置及び多結晶ゲルマニウムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03205830A true JPH03205830A (ja) | 1991-09-09 |
Family
ID=11484092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP81290A Pending JPH03205830A (ja) | 1990-01-06 | 1990-01-06 | 半導体装置及び多結晶ゲルマニウムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03205830A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231549A (ja) * | 1988-03-11 | 1989-09-14 | Fujitsu Ltd | 中継器監視方式 |
| JPH05259103A (ja) * | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 配線用金属形成での前処理方法 |
| US5536667A (en) * | 1994-05-25 | 1996-07-16 | Hyundai Electronics Industries Co., Ltd. | Method for forming a gate electrode in a semiconductor device |
| JP2009177156A (ja) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置 |
| JP2009231822A (ja) * | 2008-02-29 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び表示装置 |
| US8921205B2 (en) | 2002-08-14 | 2014-12-30 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
-
1990
- 1990-01-06 JP JP81290A patent/JPH03205830A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231549A (ja) * | 1988-03-11 | 1989-09-14 | Fujitsu Ltd | 中継器監視方式 |
| JP2711670B2 (ja) * | 1988-03-11 | 1998-02-10 | 富士通株式会社 | 中継器監視方式 |
| JPH05259103A (ja) * | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 配線用金属形成での前処理方法 |
| US5536667A (en) * | 1994-05-25 | 1996-07-16 | Hyundai Electronics Industries Co., Ltd. | Method for forming a gate electrode in a semiconductor device |
| US8921205B2 (en) | 2002-08-14 | 2014-12-30 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| JP2009177156A (ja) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置 |
| US8860030B2 (en) | 2007-12-28 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including the same |
| JP2009231822A (ja) * | 2008-02-29 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428244A (en) | Semiconductor device having a silicon rich dielectric layer | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JP3149406B2 (ja) | 半導体装置の製造方法 | |
| JPS6050920A (ja) | 半導体装置の製造方法 | |
| JPH09298169A (ja) | 集積化タングステン−シリサイドプロセス | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| KR100682643B1 (ko) | 게이트 전극 스택, 이를 포함하는 회로 디바이스 및 그 제조 방법 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| JP6896305B2 (ja) | 半導体装置及びその製造方法 | |
| JP3457532B2 (ja) | 半導体装置の製造方法 | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| TWI841426B (zh) | 具有輔助層的半導體元件 | |
| JP2000040675A (ja) | 半導体装置の製造方法およびそれによる半導体装置 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| JP2003258246A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6344725A (ja) | 半導体装置の製造方法 | |
| JPH0878358A (ja) | 半導体装置の製造方法 | |
| JP3437111B2 (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| KR100342867B1 (ko) | 반도체 장치의 코발트 실리사이드막을 갖는 게이트전극 형성방법 | |
| JPH08316336A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 |