JPH05259103A - 配線用金属形成での前処理方法 - Google Patents

配線用金属形成での前処理方法

Info

Publication number
JPH05259103A
JPH05259103A JP5787892A JP5787892A JPH05259103A JP H05259103 A JPH05259103 A JP H05259103A JP 5787892 A JP5787892 A JP 5787892A JP 5787892 A JP5787892 A JP 5787892A JP H05259103 A JPH05259103 A JP H05259103A
Authority
JP
Japan
Prior art keywords
gas
contact
wiring
metal
constituent element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5787892A
Other languages
English (en)
Inventor
Fumio Otake
文雄 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5787892A priority Critical patent/JPH05259103A/ja
Publication of JPH05259103A publication Critical patent/JPH05259103A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の製造過程における配線用金属の
形成のために半導体基板を前処理する方法に関し、半導
体基板の表出域の自然酸化膜を還元作用で除去して良好
なコンタクト特性を配線金属に与えることの可能な前処
理方法を提供する。そして、良好なコンタクト特性の確
保に加えてコンタクトホールの充填(一部充填)を可能
にする前処理方法を提供する。 【構成】 絶縁層を有しかつコンタクト表出域のある半
導体基板に配線用金属を形成する前に、Geを構成元素
に有するガスを少なくとも含んでなる還元性ガスを用い
てコンタクト表出域の自然酸化物を除去し、続いて少な
くともGeからなる膜をコンタクト表出域の上のみに形
成する。還元性ガスに、Siを構成元素に有するガスを
含ませて、SiGe膜を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、より詳しくは、配線用金属の形成のために半導体基
板を前処理する方法に関する。
【0002】
【従来の技術】近年、半導体装置(IC、LSI等)の
高集積化・微細化が進み、高品質・高信頼性プロセスが
益々重要になってきている。金属配線の形成において
も、下地との良好なコンタクト特性を確保する必要があ
る。特に、微細化したコンタクトホールを配線金属で埋
め込みかつ良いコンタクト特性を得るようにする必要が
ある。
【0003】従来のWやAlなどの配線用金属をCVD
形成する際には、シリコン半導体基板の表出表面(コン
タクトホール内のコンタクト領域)に生じた自然酸化膜
(native oxide: SiO2 膜)を除去する程度によってシ
リコン表面とのコンタクト特性が影響されており、コン
タクトホールの微細化に対応しつつ配線金属を良好なコ
ンタクト特性を保持しつつ、埋め込むことが難しくなっ
てきた。特に、良好な選択CVD膜を形成するために
は、自然酸化膜の除去が大きな要因になっている。さら
に、真空蒸着やスパッタリングによる配線用金属の場合
にも、同様に自然酸化膜の除去程度がコンタクト特性に
影響している。
【0004】配線用金属をCVD法で形成する場合に
は、WやAlのソースガス自体による還元作用を自然酸
化膜の除去に活用していた訳であるが、これらのガスの
還元作用は十分でなく完全な除去は困難であった。さら
に、CVD装置のクリーン度を十分に保持しなければ、
良好なコンタクト特性を得ることが出来なかった。
【0005】
【発明が解決しようとする課題】本発明の目的は、半導
体装置の製造過程での配線用金属形成の際に、半導体基
板の表出域の自然酸化膜を還元作用で除去して良好なコ
ンタクト特性を配線金属に与えることの可能な前処理方
法を提供することである。本発明の別の目的は、微細な
コンタクトホール内の自然酸化膜を除去し、続いて埋め
込み膜を形成して、良好なコンタクト特性の確保に加え
てコンタクトホールの充填(一部充填)を可能にする前
処理方法を提供することである。
【0006】
【課題を解決するための手段】上述の目的が、絶縁層を
有しかつコンタクト表出域のある半導体基板に配線用金
属を形成する前に、Geを構成元素に有するガスを含ん
でなる還元性ガスを用いてコンタクト表出域の自然酸化
物を除去することを特徴とする配線用金属形成での前処
理方法によって達成される。
【0007】また、上述の別の目的が、絶縁層を有しか
つコンタクト表出域のある半導体基板に配線用金属を形
成する前に、Geを構成元素に有するガスを少なくとも
含んでなる還元性ガスを用いてコンタクト表出域の自然
酸化物を除去し、続いて少なくともGeからなる膜をコ
ンタクト表出域の上のみに形成することを特徴とする配
線用金属CVD形成での前処理方法によっても達成され
る。
【0008】還元性ガスに、Siを構成元素に有するガ
スを含ませて、SiGe膜を形成することが好ましく、
さらに、 III族元素を構成元素に有するガス(または、
V族元素を構成元素に有するガス)を含ませてSiGe
膜の抵抗率を下げることが望ましい。
【0009】
【作用】Geを構成元素に有するガスには、GeH4
GeF4 、Ge(CH3 4 等があり、これらガスの還
元作用は、WのソースガスのWF6 やAlのソースガス
の(CH3 3 Al、(C2 5 3 Alの還元作用よ
りも、またSiH4 やSi2 6 の還元作用よりもはる
かに大きい。この強力な還元作用よって、自然酸化膜を
還元除去することができる。
【0010】そして、自然酸化膜除去にかかる時間より
も長くなると、Geを構成元素に有するガスからGe膜
が、自然酸化膜除去で表出した半導体基板(シリコン)
表面の上に成長し、コンタクトホールを埋めることにな
る。還元ガス(Geを構成元素に有するガス)にSiを
構成元素に有するガスを含ませて、自然酸化膜除去後の
形成する膜をSiGe膜とし、Si割合を高めて結晶性
の良い(単結晶の)SiGe膜に成長することができ、
清浄なSiGe表面を金属配線とのコンタクト面とする
ことができて良好なコンタクト特性を得ることができ
る。Siを構成元素に有するガスには、SiH4 、Si
2 6 、SiCl4 、SiH2 Cl2 などがある。
【0011】さらに、還元ガス(Geを構成元素に有す
るガスおよびSiを構成元素に有するガス)に III族元
素を構成元素に有するガスまたはV族元素を構成元素に
有するガスを含ませることによって、半導体基板の表出
域の導電性に適合したドーパントをSiGe膜に添加し
て、その抵抗率を下げることができる。 III族元素を構
成元素に有するガスには、B2 6 、BCl3 、(CH
3 3 Al、(CH33 Gaなどがあり、V族元素を
構成元素に有するガスには、PH3 、AsH3、(CH
3 3 Sb、(CH3 3 Biなどがある。
【0012】
【実施例】以下、本発明の実施態様例および比較例によ
って本発明を詳細に説明する。次のようにして、シリコ
ン基板上の絶縁膜に形成したコンタクトホールにW(タ
ングステン)をCVD法で選択的に堆積させて充填する
ことができる。シリコンウエハー(P型単結晶基板)を
熱酸化して、全面にSiO2絶縁膜(厚さ:0.8μm)を形
成し、フォトリソグラフィー法によって絶縁膜にコンタ
クトホール(直径:1μm)をあける。この時、コンタ
クトホールの内部において、シリコンウエハーの一部が
表出するが、その表面には自然酸化膜(厚さ:1 nm 以
下)が存在している。該ウエハーをCVD装置内にセッ
トし、ウェハー温度を580℃に加熱する。反応ガスと
してGeH4 (10sccm)およびSiH4 (100scc
m)の混合ガスを、ドーピングガスとしてB2 6 ガス
(H2 ベース、10sccm)を、およびキャリアガスとし
てH2 (1000sccm)を反応室に流し、反応室の圧力
を1Torrに維持する。すると、まず始めにコンタクトホ
ール内の自然酸化膜が除去され、続いてBドープのSi
Ge膜がコンタクトホール領域のみに選択成長する(例
えば、SiGe膜厚:0.05μm)。ひき続いて、ウェ
ハー温度を320℃に下げ、反応ガスとしてWF6 、S
iH4 、キャリアガスとしてH 2 を用いて、コンタクト
ホールのみを選択的にWで埋め込む。
【0013】こうして、SiGe膜を成長させることに
より、自然酸化膜を除去したのちに、コンタクトホール
をWで選択的に埋め込むことになるので、Wを埋め込む
際の選択性が向上するとともにコンタクト抵抗も下が
る。自然酸化膜の厚さは、約1.5 nm 程度と厚くなって
もこの方法によって除去できる。さらに、上述の実施例
にて単結晶SiGe膜を厚さ:0.05μmとしたが、成
長を続けてコンタクトホールを完全に埋め込むことも可
能であり、アスペクト比の高いコンタクトホールに対し
ても配線用金属が十分に埋め込めるまでのアスペクト比
に下げるように制御できる。
【0014】本発明にかかる前処理を、配線用金属のC
VD装置にて行わずに、別のCVD装置にて行い、薄い
Ge膜ないしSiGe膜を形成しておくことも可能であ
る。CVD装置にて形成できる配線用金属にはW、Al
の他にCuがある。配線用金属の形成を真空蒸着法ある
いはスパッタリング法で行う場合にも、それに先立って
本発明の前処理を施すこともコンタクト特性を向上させ
る。
【0015】
【発明の効果】以上説明したように、本発明に係る前処
理を配線用金属の形成にて採用すれば、自然酸化膜を除
去して良好なコンタクト特性をさらに選択成長性をもも
たらして、半導体装置の性能特性向上に寄与する。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層を有しかつコンタクト表出域のあ
    る半導体基板に配線用金属を形成する前に、Geを構成
    元素に有するガスを含んでなる還元性ガスを用いて前記
    コンタクト表出域の自然酸化物を除去することを特徴と
    する配線用金属形成での前処理方法。
  2. 【請求項2】 絶縁層を有しかつコンタクト表出域のあ
    る半導体基板に配線用金属を形成する前に、Geを構成
    元素に有するガスを少なくとも含んでなる還元性ガスを
    用いて前記コンタクト表出域の自然酸化物を除去し、続
    いて少なくともGe膜を前記コンタクト表出域の上のみ
    に形成することを特徴とする配線用金属形成での前処理
    方法。
  3. 【請求項3】 前記還元性ガスに、Siを構成元素に有
    するガスを含ませて、SiGe膜を形成することを特徴
    とする請求項2記載の方法。
  4. 【請求項4】 前記還元性ガスに、 III族元素を構成元
    素に有するガスを更に含ませることを特徴とする請求項
    3記載の方法。
  5. 【請求項5】 前記還元性ガスに、V族元素を構成元素
    に有するガスを更に含ませることを特徴とする請求項3
    記載の方法。
JP5787892A 1992-03-16 1992-03-16 配線用金属形成での前処理方法 Pending JPH05259103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5787892A JPH05259103A (ja) 1992-03-16 1992-03-16 配線用金属形成での前処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5787892A JPH05259103A (ja) 1992-03-16 1992-03-16 配線用金属形成での前処理方法

Publications (1)

Publication Number Publication Date
JPH05259103A true JPH05259103A (ja) 1993-10-08

Family

ID=13068245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5787892A Pending JPH05259103A (ja) 1992-03-16 1992-03-16 配線用金属形成での前処理方法

Country Status (1)

Country Link
JP (1) JPH05259103A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541336B1 (en) 2002-05-15 2003-04-01 International Business Machines Corporation Method of fabricating a bipolar transistor having a realigned emitter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258217A (ja) * 1988-08-24 1990-02-27 Nippon Telegr & Teleph Corp <Ntt> 金属膜の形成方法
JPH02308526A (ja) * 1989-05-24 1990-12-21 Hitachi Ltd 半導体装置の製造方法
JPH03205830A (ja) * 1990-01-06 1991-09-09 Fujitsu Ltd 半導体装置及び多結晶ゲルマニウムの製造方法
JPH0422182A (ja) * 1990-05-17 1992-01-27 Toshiba Corp Qスイッチパルスレーザ出力装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258217A (ja) * 1988-08-24 1990-02-27 Nippon Telegr & Teleph Corp <Ntt> 金属膜の形成方法
JPH02308526A (ja) * 1989-05-24 1990-12-21 Hitachi Ltd 半導体装置の製造方法
JPH03205830A (ja) * 1990-01-06 1991-09-09 Fujitsu Ltd 半導体装置及び多結晶ゲルマニウムの製造方法
JPH0422182A (ja) * 1990-05-17 1992-01-27 Toshiba Corp Qスイッチパルスレーザ出力装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541336B1 (en) 2002-05-15 2003-04-01 International Business Machines Corporation Method of fabricating a bipolar transistor having a realigned emitter

Similar Documents

Publication Publication Date Title
JP2679473B2 (ja) 多結晶シリコンの選択的デポジション方法
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
JPS63265463A (ja) 相補性mos集積回路装置の製造方法
KR920018852A (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기 위한 방법
TW200834675A (en) Formation of epitaxial layers containing silicon and carbon
JPH05347249A (ja) 低温シリコン・エピタキシアル成長方法
KR20010023407A (ko) 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치
US5690736A (en) Method of forming crystal
US20070132022A1 (en) Semiconductor device and method of manufacturing the same
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
US3698947A (en) Process for forming monocrystalline and poly
JPH05259103A (ja) 配線用金属形成での前処理方法
JPH10511507A (ja) 選択的に堆積された半導体領域を有する半導体装置の製造
WO2002099890A1 (fr) Couche semi-conductrice et son procede de formation, et dispositif semi-conducteur et son procede de production
JP2701793B2 (ja) 半導体装置の製造方法
JP2647927B2 (ja) 選択的エピタキシャル成長方法
JP3157280B2 (ja) 半導体装置の製造方法
JP3206943B2 (ja) Soi基板の製法および半導体装置
JP3194547B2 (ja) 多結晶シリコン層の製造方法
JP2771636B2 (ja) 選択的エピタキシャル成長方法
JPH0660401B2 (ja) シリコン薄膜製造方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JP3206944B2 (ja) 半導体装置
KR100784100B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH0456317A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980324