JPH02308526A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02308526A JPH02308526A JP12881689A JP12881689A JPH02308526A JP H02308526 A JPH02308526 A JP H02308526A JP 12881689 A JP12881689 A JP 12881689A JP 12881689 A JP12881689 A JP 12881689A JP H02308526 A JPH02308526 A JP H02308526A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- selectively
- gaas
- tungsten
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 150000001875 compounds Chemical class 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 17
- 229910052721 tungsten Inorganic materials 0.000 abstract description 15
- 239000010937 tungsten Substances 0.000 abstract description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000012159 carrier gas Substances 0.000 abstract description 4
- 239000007789 gas Substances 0.000 abstract description 4
- 239000012495 reaction gas Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 abstract 1
- 229910052986 germanium hydride Inorganic materials 0.000 abstract 1
- 150000003657 tungsten Chemical class 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、化合物半導体装置の電極形成方法に関する。
Ｓｉを中心とする半導体装置の微細化が進むにつれ、電
極形成方法として特開昭５９−７２１３２に記載された
金属（タングステン）の選択ＣＶＬ）技術の実用化が検
討されている。前記金属の選択ＣＶＤ技術を用いると絶
縁膜上には金属膜を形成することなく、Ｓｉ上のみに選
択的に金属膜を形成できる。
極形成方法として特開昭５９−７２１３２に記載された
金属（タングステン）の選択ＣＶＬ）技術の実用化が検
討されている。前記金属の選択ＣＶＤ技術を用いると絶
縁膜上には金属膜を形成することなく、Ｓｉ上のみに選
択的に金属膜を形成できる。
上記従来技術は、Ｓｉを中心とする半導体装置に関する
ものであり、Ｇ ａ Ａ ｓ等の化合物半導体を中心と
する半導体装置に適用することができない。
ものであり、Ｇ ａ Ａ ｓ等の化合物半導体を中心と
する半導体装置に適用することができない。
また、タングステン等の高融点金属を用いてＧ ａ Ａ
ｓ Ｍ （特にｎ型）には良好なオーミックコンタク
トがとれない。
ｓ Ｍ （特にｎ型）には良好なオーミックコンタク
トがとれない。
本発明の目的は、Ｇ ａ Ａ ｓ等の化合物半導体層に
対して良好なオーミック電極を選択的に形成する技術を
提供することにある。
対して良好なオーミック電極を選択的に形成する技術を
提供することにある。
上記目的を達成するために１本発明においては、Ｇ ａ
Ａ ｓ層上にＯｓ、ＩｎＡｓ等第２の半導体層を選択
的に形成し、然る後にタングステン等の金属を第２の半
導体層上に同一のマスクに対して選択的に形成する。
Ａ ｓ層上にＯｓ、ＩｎＡｓ等第２の半導体層を選択
的に形成し、然る後にタングステン等の金属を第２の半
導体層上に同一のマスクに対して選択的に形成する。
Ｃｘ ａ ｍ Ｉ ｎ Ａ ｓ層はバンドギャップ幅が
小さく且つ、高濃度（例えば５ Ｘ １０ ”０１−”
以上）に不純物をドープできるので、Ｗ等の高融点金属
を用いてノンアロイオーミック電極が形成できる。また
、これらの材料は、ＣＶＬ）法によりＧａＡｓ層に対し
て１選択的に堆積できる。
小さく且つ、高濃度（例えば５ Ｘ １０ ”０１−”
以上）に不純物をドープできるので、Ｗ等の高融点金属
を用いてノンアロイオーミック電極が形成できる。また
、これらの材料は、ＣＶＬ）法によりＧａＡｓ層に対し
て１選択的に堆積できる。
発明者らは、（ｉｅ、１ｎＡｓ層に対して、選択的にＷ
を堆積できることを実験的に確認した。
を堆積できることを実験的に確認した。
そこで、ＧａＡｓ層上に選択的に開孔部を有する絶縁膜
マスクを形成し、露出したＧ ａ Ａ ｓ表面上に、Ｃ
ＶＤ法を用いて、Ｇｅ或いはｌ ｎ Ａ ｓ層を選択的
に堆積する。然る後、減圧ＣｖＬ）法を用いて、絶縁膜
マスクから露出したＧｅあるいはＩ ｎＡｓＭに対して
選択的にＷを堆積する。上述した技術を用いればＧａＡ
ｓ層上Ｊに対して、選択的にオーミック電極を形成でき
る０本技術では、電極金属をＣｖＬ）法により形成して
いるので、微細で且つ厚膜の電極を形成できる。
マスクを形成し、露出したＧ ａ Ａ ｓ表面上に、Ｃ
ＶＤ法を用いて、Ｇｅ或いはｌ ｎ Ａ ｓ層を選択的
に堆積する。然る後、減圧ＣｖＬ）法を用いて、絶縁膜
マスクから露出したＧｅあるいはＩ ｎＡｓＭに対して
選択的にＷを堆積する。上述した技術を用いればＧａＡ
ｓ層上Ｊに対して、選択的にオーミック電極を形成でき
る０本技術では、電極金属をＣｖＬ）法により形成して
いるので、微細で且つ厚膜の電極を形成できる。
第１実施例
以下本発明の一実施例を第１図により説明する。
化合物半導体基板１０上に形成されたｎ型ＧａＡｓ層（
０，１ｐｍ厚、不純物議度５ Ｘ １０ ”０ｌ−３）
１１に開孔部を有する５ｉＯｚ膜１２ （０，５μｍ厚
）を形成す（第１図（ａ））。
０，１ｐｍ厚、不純物議度５ Ｘ １０ ”０ｌ−３）
１１に開孔部を有する５ｉＯｚ膜１２ （０，５μｍ厚
）を形成す（第１図（ａ））。
然る後、減圧ＣＶＬ）法により、キャリアガスとしてＡ
ｒを５００ ｓｅｃｍ、反応ガスとしてＧｅＨ番を１０
０ｓｅｃｍ、 Ｆ Ｈｓを８ ｓｅｃｍで流して、５ｉ
ｆｔ膜１２の開孔部から露出したＧ ａ Ａ ｓ層上に
選択的にｎ型Ｇｅ層（不純物濃度１０”（１１１″″ａ
）１３を形成する（第１ＤＩ （ｂ） ） 、このとき
の基板温度は２５０〜４５０℃である。
ｒを５００ ｓｅｃｍ、反応ガスとしてＧｅＨ番を１０
０ｓｅｃｍ、 Ｆ Ｈｓを８ ｓｅｃｍで流して、５ｉ
ｆｔ膜１２の開孔部から露出したＧ ａ Ａ ｓ層上に
選択的にｎ型Ｇｅ層（不純物濃度１０”（１１１″″ａ
）１３を形成する（第１ＤＩ （ｂ） ） 、このとき
の基板温度は２５０〜４５０℃である。
次に、上記試料を、第２のＣＶＬ）室に搬送し。
減圧ＣＶＤ法により、Ｇｏ層１３上に選択的にタングス
テン膜１４を形成した。タングステン膜の形成条件は、
キャリアガスとしてＡｒを１０１００ａｃ％ＷＦ’ａガ
スを５ ｓｅｃｍ、５ｉＨａガスを３ｓｅｃｍ流し、基
板温度は２００〜３５０℃内に設定した。
テン膜１４を形成した。タングステン膜の形成条件は、
キャリアガスとしてＡｒを１０１００ａｃ％ＷＦ’ａガ
スを５ ｓｅｃｍ、５ｉＨａガスを３ｓｅｃｍ流し、基
板温度は２００〜３５０℃内に設定した。
本実施例によれば、タングステンを用いて、ＧａＡｓに
対してノンアロイオーミック電極を選択的に形成できる
。
対してノンアロイオーミック電極を選択的に形成できる
。
第２実施例
上述した第１実施例では、第２の半導体層として、ｎ型
Ｇｅ層を用いているが、本実施例では。
Ｇｅ層を用いているが、本実施例では。
Ｉ ｎ Ａ ｓ層を用いた。第２図の工程図を用いて。
本実施例を説明する。化合物半導体層２０上に形成され
たｎ型Ｇ ａ Ａ ｓ層（０，１μｍ厚、不純物濃度５
Ｘ１０”ｃｍ″″ａ）２１に［ｊＦ孔部を有する５ｉＯ
ｚ膜２２を形成する（第２図（ａ））、然る後、減圧Ｍ
ＯＣＶＤ法により、トリメチルインジウム並びにアルシ
ンを用いて、ｎ型Ｇ ａ Ａ ｓ層上に選択的にｎ型１
ｎＡｓ）ｅ４２３（０，０２μｍ厚、不純物濃度６ Ｘ
Ｉ Ｏ”（！ｍ−’）を形成する（第２１５１（ｂ）
） 。
たｎ型Ｇ ａ Ａ ｓ層（０，１μｍ厚、不純物濃度５
Ｘ１０”ｃｍ″″ａ）２１に［ｊＦ孔部を有する５ｉＯ
ｚ膜２２を形成する（第２図（ａ））、然る後、減圧Ｍ
ＯＣＶＤ法により、トリメチルインジウム並びにアルシ
ンを用いて、ｎ型Ｇ ａ Ａ ｓ層上に選択的にｎ型１
ｎＡｓ）ｅ４２３（０，０２μｍ厚、不純物濃度６ Ｘ
Ｉ Ｏ”（！ｍ−’）を形成する（第２１５１（ｂ）
） 。
次に、減圧ＣＶＤ法を用いて、第１実施例と同様の手法
で、タングステン２４を上記ｌ ｎ Ａ ｓ層上に選択
的に形成した。
で、タングステン２４を上記ｌ ｎ Ａ ｓ層上に選択
的に形成した。
第１．第２実施例において、第２の半導体層（Ｇａ層、
１ｎＡｓＪ１）を形成した後に、該試料を大気にさらす
ことなく、タングステンＣＶＩ）を行うことにより、タ
ングステンの形成が安定に行え、且つ、第２の半導体層
との界面が良好になる。
１ｎＡｓＪ１）を形成した後に、該試料を大気にさらす
ことなく、タングステンＣＶＩ）を行うことにより、タ
ングステンの形成が安定に行え、且つ、第２の半導体層
との界面が良好になる。
また、上述した実施例はｎ型ＧａＡｓ層に対するオーミ
ック電極を目的としたものであるが、ｐ型Ｇ ａ Ａ
ｓ層に対しても同様の手法を用いることができるのは言
うまでもない。
ック電極を目的としたものであるが、ｐ型Ｇ ａ Ａ
ｓ層に対しても同様の手法を用いることができるのは言
うまでもない。
第３実施例
Ｇ ａ Ａ ｍ系へテロ接合バイポーラトランジスタの
製造工程において、側壁に絶縁［３８を有するコレクタ
コンタクト孔を形成しく第３°図（ａ））、露出したサ
ブコレクタ面３１に、第１実施例に述べた手法を用いて
、ｎ型０６層を選択的に形成した（第３図（ｂ） ）
。
製造工程において、側壁に絶縁［３８を有するコレクタ
コンタクト孔を形成しく第３°図（ａ））、露出したサ
ブコレクタ面３１に、第１実施例に述べた手法を用いて
、ｎ型０６層を選択的に形成した（第３図（ｂ） ）
。
然る後、第１実施例に述べた手法を用いて、タングステ
ン３１０を、ｎ型Ｇｅ層上に選択的に形成し、コレクタ
コンタクト孔を埋め込んだ。
ン３１０を、ｎ型Ｇｅ層上に選択的に形成し、コレクタ
コンタクト孔を埋め込んだ。
本実施例では、コレクタコンタクト孔を選択的に埋め込
んだので、素子表面のプレーナ化が可能になる。
んだので、素子表面のプレーナ化が可能になる。
本実施例では、第１実施例で述べた手法を用いてコレク
タコンタクト孔を埋め込んでいるが、第２実施例で述べ
た手法を用いても、同様にコレクタコンタクト孔の埋め
込みを行える。
タコンタクト孔を埋め込んでいるが、第２実施例で述べ
た手法を用いても、同様にコレクタコンタクト孔の埋め
込みを行える。
本発明によれば、Ｇ ａ Ａ ｓ等の化合物半導体層に
対しても選択的にノン７０イオーミツク電極の形成が行
えるので、微細な半導体素子の製造成いは、半導体素子
表面の平坦化が行える。
対しても選択的にノン７０イオーミツク電極の形成が行
えるので、微細な半導体素子の製造成いは、半導体素子
表面の平坦化が行える。
第１図は本発明の第１実施例を説明するための工程を示
す断面図、第２図は第２実施例を説明するための工程を
示す断面図、第３図は第３実施例を説明するための工程
を示す断面図である。 １０．２０・・・化合物半導体基板、１１．２１・・・
ｎ型ＧａＡｓ層、１２．２２−８ｉｎｓ膜、１３ ・・
・ＧｅＪｌ、２３・＝ＩｎＡｓ層、１４．２４・・・タ
ングステン膜、３０・・・半絶縁性Ｇ ａ Ａ ｓ基板
、３１・・・サブコレクタ層、３２・・・コレクタ層、
３３・・・ベース層、３４・・・エミツタ層、３５・・
・サブエミツタ層、３６・・・ベース電極、３７・・・
エミッタ電極、３８・・・側壁絶縁膜、３９・・・Ｇｅ
層、３１０・・・タングステン膜。 第 １ 図 （α） 第 ２ 図 偉）
す断面図、第２図は第２実施例を説明するための工程を
示す断面図、第３図は第３実施例を説明するための工程
を示す断面図である。 １０．２０・・・化合物半導体基板、１１．２１・・・
ｎ型ＧａＡｓ層、１２．２２−８ｉｎｓ膜、１３ ・・
・ＧｅＪｌ、２３・＝ＩｎＡｓ層、１４．２４・・・タ
ングステン膜、３０・・・半絶縁性Ｇ ａ Ａ ｓ基板
、３１・・・サブコレクタ層、３２・・・コレクタ層、
３３・・・ベース層、３４・・・エミツタ層、３５・・
・サブエミツタ層、３６・・・ベース電極、３７・・・
エミッタ電極、３８・・・側壁絶縁膜、３９・・・Ｇｅ
層、３１０・・・タングステン膜。 第 １ 図 （α） 第 ２ 図 偉）
Claims (1)
- 【特許請求の範囲】 １、第１の化合物半導体層上に形成した絶縁膜に開孔部
を穿ち、露出した第１の化合物半導体面上に選択的に第
２の半導体層を形成し、然る後に、第２の化合物半導体
層上に選択的に金属を形成する工程を含むことを特徴と
する半導体装置の製造方法。 ２、上記第２の半導体層がＧｅ層或いはＩｎＡｓ層であ
ることを特徴とする請求項１に記載した半導体装置の製
造方法。 ３、上記第２の半導体層の不純物濃度が５×１０＾１＾
８ｃｍ＾−＾３以上であることを特徴とする請求項１に
記載した半導体装置の製造方法。 ４、上記第２の半導体層を形成した後、該表面を大気に
露らさず引続き前記金属の形成を行うことを特徴とする
請求項１に記載した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12881689A JPH02308526A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12881689A JPH02308526A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02308526A true JPH02308526A (ja) | 1990-12-21 |
Family
ID=14994126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12881689A Pending JPH02308526A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02308526A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231549A (ja) * | 1988-03-11 | 1989-09-14 | Fujitsu Ltd | 中継器監視方式 |
| JPH05259103A (ja) * | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 配線用金属形成での前処理方法 |
| JPH0684827A (ja) * | 1992-02-27 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | ゲルマニウム層を有する局部相互接続 |
-
1989
- 1989-05-24 JP JP12881689A patent/JPH02308526A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231549A (ja) * | 1988-03-11 | 1989-09-14 | Fujitsu Ltd | 中継器監視方式 |
| JP2711670B2 (ja) * | 1988-03-11 | 1998-02-10 | 富士通株式会社 | 中継器監視方式 |
| JPH0684827A (ja) * | 1992-02-27 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | ゲルマニウム層を有する局部相互接続 |
| JPH05259103A (ja) * | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 配線用金属形成での前処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US5107315A (en) | Mis type diamond field-effect transistor with a diamond insulator undercoat | |
| US7700423B2 (en) | Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer | |
| GB1172230A (en) | A Method of Manufacturing Semiconductor Device | |
| JPS58147169A (ja) | 高電子移動度トランジスタの製造方法 | |
| JPH02308526A (ja) | 半導体装置の製造方法 | |
| KR101106913B1 (ko) | 트랜지스터 | |
| US8115196B2 (en) | High performance SiGe:C HBT with phosphorous atomic layer doping | |
| US6465816B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7485538B1 (en) | High performance SiGe HBT with arsenic atomic layer doping | |
| US3753805A (en) | Method of producing planar, double-diffused semiconductor devices | |
| JPH04245419A (ja) | 半導体基板の製造方法 | |
| JP4093604B2 (ja) | 導電性パターンの形成方法 | |
| JPH0457319A (ja) | 単結晶薄膜の形成方法 | |
| JP2707641B2 (ja) | 半導体装置 | |
| KR102562513B1 (ko) | 그래핀 나노구조 성장을 이용한 가스센서 및 이의 제조방법 | |
| JP2753276B2 (ja) | 半導体薄膜の気相成長法 | |
| JPS61203633A (ja) | 半導体装置の製造方法 | |
| JPS6319869A (ja) | 半導体装置 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| JPS61241972A (ja) | 化合物半導体装置 | |
| Murota et al. | CVD SiGe (C) epitaxial growth and its application to MOS devices | |
| JP2003528443A (ja) | バイポーラトランジスタの層状構造体およびその製造法 | |
| JP5504427B2 (ja) | 電界効果トランジスタ | |
| JPH0244772A (ja) | 半導体装置及びその製造方法 |