JP2753276B2 - 半導体薄膜の気相成長法 - Google Patents
半導体薄膜の気相成長法Info
- Publication number
- JP2753276B2 JP2753276B2 JP63234979A JP23497988A JP2753276B2 JP 2753276 B2 JP2753276 B2 JP 2753276B2 JP 63234979 A JP63234979 A JP 63234979A JP 23497988 A JP23497988 A JP 23497988A JP 2753276 B2 JP2753276 B2 JP 2753276B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- gaas
- torr
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は記憶素子や増幅素子として用いられるGaAs−
LSIの製法の一つとしてある結晶成長法に係り、特に絶
縁膜をマスク材とした選択成長法に関する。
LSIの製法の一つとしてある結晶成長法に係り、特に絶
縁膜をマスク材とした選択成長法に関する。
化合物半導体の薄膜成長、特に有機金属化合物の熱分
解法を用いた化合物半導体の薄膜成長において、絶縁膜
をマスク材とした選択エピタキシャル成長をFETのソー
ス、ドレイン領域のGaAs高濃度コンタクト層として用い
た例として、ジェイ ジェイ エー ピー、23巻（198
4）第L342頁から第L343頁（J.J.A.P 23（1984）L342−
L343）がある。また、電子素子や光・電気素子の素子間
アイソレーション用として、エピタキシャル成長膜厚分
布の成長圧力依存性を調べた例として、ジャーナル・オ
ブ・クリスタルグロース77巻・（1986）第335頁があ
り、常圧（760Torr）より減圧（9Torr）の範囲で成長増
大効果が論じられている。
解法を用いた化合物半導体の薄膜成長において、絶縁膜
をマスク材とした選択エピタキシャル成長をFETのソー
ス、ドレイン領域のGaAs高濃度コンタクト層として用い
た例として、ジェイ ジェイ エー ピー、23巻（198
4）第L342頁から第L343頁（J.J.A.P 23（1984）L342−
L343）がある。また、電子素子や光・電気素子の素子間
アイソレーション用として、エピタキシャル成長膜厚分
布の成長圧力依存性を調べた例として、ジャーナル・オ
ブ・クリスタルグロース77巻・（1986）第335頁があ
り、常圧（760Torr）より減圧（9Torr）の範囲で成長増
大効果が論じられている。
上述した従来技術による選択エピタキシャル成長法は
単体もしくは小規模の集積化素子に対してはかなり良好
な結果が得られているが、大規模な集積化素子において
はマスク材との面積比による成長増大効果による素子性
能の不均一化や、マスク材上へのGaAs多結晶の析出等に
より、素子の製作が困難となっていた。 本発明の目的は、酸化膜等のマスク材の種類、面積比
によらず、成長増大効果やGaAs多結晶の析出がない完全
な選択成長方法を提供することにある。
単体もしくは小規模の集積化素子に対してはかなり良好
な結果が得られているが、大規模な集積化素子において
はマスク材との面積比による成長増大効果による素子性
能の不均一化や、マスク材上へのGaAs多結晶の析出等に
より、素子の製作が困難となっていた。 本発明の目的は、酸化膜等のマスク材の種類、面積比
によらず、成長増大効果やGaAs多結晶の析出がない完全
な選択成長方法を提供することにある。
上記目的は、有機金属化合物の熱分解法を用いた半導
体薄膜の気相成長法において、酸化膜等の絶縁膜で部分
的に被覆された半導体基板上に、反応室圧力が10-4Torr
以上10-2Torr未満の分子流領域で反応させ、半導体基板
露出部分のみに半導体単結晶薄膜を成長させることによ
り達成される。
体薄膜の気相成長法において、酸化膜等の絶縁膜で部分
的に被覆された半導体基板上に、反応室圧力が10-4Torr
以上10-2Torr未満の分子流領域で反応させ、半導体基板
露出部分のみに半導体単結晶薄膜を成長させることによ
り達成される。
従来法の常圧（760Torr）から減圧（10-2torr）で
は、第１図（ａ）に示す様に、反応種が濃度境界層（基
板と反応ガスの間に形成されるよどみ層）内を拡散（Di
ffusion）、酸化膜上に吸着（Adsorption）、分解した
後例えばFETのソース、ドレイン領域であるGaAs露出面
までGaあるいはGaAsの形で拡散（Diffusion）し、エピ
タキシャル成長する。このため、第２図（ａ）に示す様
に、酸化膜102の面積依存性による成長増大効果が起こ
り成長層103の膜厚が不均一となる。 これに対して、本発明のように成長圧力が10-2torr未
満においては反応ガスは分子流領域の範囲に入り、第１
図（ｂ）に示す様に、反応種はSiO2マスク上では、吸着
（Adsorption）してもすぐに離脱（desorption）し、吸
着反応と離脱反応のみがおこる。つまり、GaAs露出面に
おいてはマスク上からの拡散種が無くなり、第２図
（ｂ）に示すように、GaAs基板101の露出面上では成長
増大効果は全く無くなり、膜厚の均一な表面の平らな成
長層103が得られるとともに、離脱現象により多結晶粒1
04の析出もみられない。この現象は化合物半導体の種類
にかかわらず起こるものであり、例えばGaAs,InP,InAs
あるいはそれら２元系の混晶系であるInGaAs,AlGaAs等
においても同様の効果が得られる。また、これ等の材料
は基板側材料としても用いることができる。 なお、反応圧力が更に低くなり、10-4Torr未満、特に
10-5Torrオーダーになると成長速度が極端に低くなり、
あまり実用的ではなくなる。従って、反応圧力として
は、10-4Torr以上10-2Torr未満である必要があり、好ま
しくは10-3Torrオーダーが望ましい。 一般に、高集積化素子、例えばGaAs IC等の記憶素子
や増幅素子では配線領域には広い面積のSiO2を用いる。 またSiO2の面積比は各領域によってまちまちであるた
め、本発明の面積比依存性のない選択エピタキシャル成
長は高集積化素子の高性能化にとって必要欠くべからざ
る技術となる。また、本発明の実施例により広い面積の
酸化膜上には全くGaAsの多結晶析出も無いため配線段階
での不良も発生しないことなど従来の方式では全く不可
能と思われていた内容が尽く解決される。
は、第１図（ａ）に示す様に、反応種が濃度境界層（基
板と反応ガスの間に形成されるよどみ層）内を拡散（Di
ffusion）、酸化膜上に吸着（Adsorption）、分解した
後例えばFETのソース、ドレイン領域であるGaAs露出面
までGaあるいはGaAsの形で拡散（Diffusion）し、エピ
タキシャル成長する。このため、第２図（ａ）に示す様
に、酸化膜102の面積依存性による成長増大効果が起こ
り成長層103の膜厚が不均一となる。 これに対して、本発明のように成長圧力が10-2torr未
満においては反応ガスは分子流領域の範囲に入り、第１
図（ｂ）に示す様に、反応種はSiO2マスク上では、吸着
（Adsorption）してもすぐに離脱（desorption）し、吸
着反応と離脱反応のみがおこる。つまり、GaAs露出面に
おいてはマスク上からの拡散種が無くなり、第２図
（ｂ）に示すように、GaAs基板101の露出面上では成長
増大効果は全く無くなり、膜厚の均一な表面の平らな成
長層103が得られるとともに、離脱現象により多結晶粒1
04の析出もみられない。この現象は化合物半導体の種類
にかかわらず起こるものであり、例えばGaAs,InP,InAs
あるいはそれら２元系の混晶系であるInGaAs,AlGaAs等
においても同様の効果が得られる。また、これ等の材料
は基板側材料としても用いることができる。 なお、反応圧力が更に低くなり、10-4Torr未満、特に
10-5Torrオーダーになると成長速度が極端に低くなり、
あまり実用的ではなくなる。従って、反応圧力として
は、10-4Torr以上10-2Torr未満である必要があり、好ま
しくは10-3Torrオーダーが望ましい。 一般に、高集積化素子、例えばGaAs IC等の記憶素子
や増幅素子では配線領域には広い面積のSiO2を用いる。 またSiO2の面積比は各領域によってまちまちであるた
め、本発明の面積比依存性のない選択エピタキシャル成
長は高集積化素子の高性能化にとって必要欠くべからざ
る技術となる。また、本発明の実施例により広い面積の
酸化膜上には全くGaAsの多結晶析出も無いため配線段階
での不良も発生しないことなど従来の方式では全く不可
能と思われていた内容が尽く解決される。
以下に本発明の一実施例をあげ、図面を参照しながら
更に詳細に説明する。 （実施例１） 化合物半導体電子素子としてGaAs IC（記憶素子）を
作製する場合を例にとって説明する。 第３図（ａ）及び第３図（ｂ）にGaAs LSIのキーデ
バイスであるFETをｎ−GaAsの選択成長層でセルフアラ
インして形成した場合の素子の平面図および断面図を各
々示す。 ゲート電極10,11はWSiの耐熱性ショットキーバリアで
あり、このゲートを挾んで両側にソース、ドレイン用の
窓をSiO2膜14にあけ、成長圧力10-3torrオーダー、成長
温度600℃においてIII族有機金属化合物としてトリエチ
ルガリウム（TEG）を0.5sccm,V族としてアルシン（クラ
ッキング剤）を2.5sccm,n型ドーパントとしてセレン化
水素（H2ベース，濃度50ppm）100sccmの条件で10分間ｎ
−GaAs12,13をGaAs基板16上に選択成長する。成長不要
の部分はSiO2膜14,SiO2側壁15及びWSiゲート電極11上で
ある。このようなFETを大量に使用して、SRAMのような
メモリ回路が得られる。 メモリ回路では第４図に示すような密度の高いパター
ン領域がチップ内に局在して配置されている。同図のハ
ッチング部はメモリセル部パターン郡20と周辺回路部パ
ターン郡21,22を表しており、その他の部分はSiO2膜23
となっている。 本発明の条件、つまり分子流領域で選択成長を行い、
SiO2マスク端よりメモリ回路内部方向の成長厚み分布を
精密厚さ測定装置で調べた結果、全く成長増大効果がみ
られず均一な成長層が得られていた。また、SiO2マスク
へのGaAs多結晶析出状態を金属顕微鏡で調べた結果、析
出も無く、非常に良好な選択成長が起こっていることが
明らかとなった。 （実施例２） 実施例１と同様にGaAs ICを作製する上で、FETのソ
ース、ドレイン部分の選択成長層としてInGaAs歪超格子
とInAs層を積層し、非合金オーミック接触を形成する場
合を例にとって説明する。 SiO2マスクでパターン化されたメモリセルにおいて、
FETのソース、ドレイン部分に有機金属熱分解法でGaAs
とInGaAsの各々10nmの厚さからなる歪超格子をSiをドー
パントとして10周期成長させた後、約100nmのｎ−InAs
を連続的に分子流領域の条件で選択成長させた。これを
精密厚さ測定機および金属顕微鏡で調べた結果、マスク
端での成長増大効果や多結晶の析出もなく、良好な選択
成長が起こっていることが明らかとなった。 本発明の実施例をSRAMのパターンについて述べたが、
単体FETを含んだ種々の機能回路でも同様な効果が得ら
れることは言うに及ばない。
更に詳細に説明する。 （実施例１） 化合物半導体電子素子としてGaAs IC（記憶素子）を
作製する場合を例にとって説明する。 第３図（ａ）及び第３図（ｂ）にGaAs LSIのキーデ
バイスであるFETをｎ−GaAsの選択成長層でセルフアラ
インして形成した場合の素子の平面図および断面図を各
々示す。 ゲート電極10,11はWSiの耐熱性ショットキーバリアで
あり、このゲートを挾んで両側にソース、ドレイン用の
窓をSiO2膜14にあけ、成長圧力10-3torrオーダー、成長
温度600℃においてIII族有機金属化合物としてトリエチ
ルガリウム（TEG）を0.5sccm,V族としてアルシン（クラ
ッキング剤）を2.5sccm,n型ドーパントとしてセレン化
水素（H2ベース，濃度50ppm）100sccmの条件で10分間ｎ
−GaAs12,13をGaAs基板16上に選択成長する。成長不要
の部分はSiO2膜14,SiO2側壁15及びWSiゲート電極11上で
ある。このようなFETを大量に使用して、SRAMのような
メモリ回路が得られる。 メモリ回路では第４図に示すような密度の高いパター
ン領域がチップ内に局在して配置されている。同図のハ
ッチング部はメモリセル部パターン郡20と周辺回路部パ
ターン郡21,22を表しており、その他の部分はSiO2膜23
となっている。 本発明の条件、つまり分子流領域で選択成長を行い、
SiO2マスク端よりメモリ回路内部方向の成長厚み分布を
精密厚さ測定装置で調べた結果、全く成長増大効果がみ
られず均一な成長層が得られていた。また、SiO2マスク
へのGaAs多結晶析出状態を金属顕微鏡で調べた結果、析
出も無く、非常に良好な選択成長が起こっていることが
明らかとなった。 （実施例２） 実施例１と同様にGaAs ICを作製する上で、FETのソ
ース、ドレイン部分の選択成長層としてInGaAs歪超格子
とInAs層を積層し、非合金オーミック接触を形成する場
合を例にとって説明する。 SiO2マスクでパターン化されたメモリセルにおいて、
FETのソース、ドレイン部分に有機金属熱分解法でGaAs
とInGaAsの各々10nmの厚さからなる歪超格子をSiをドー
パントとして10周期成長させた後、約100nmのｎ−InAs
を連続的に分子流領域の条件で選択成長させた。これを
精密厚さ測定機および金属顕微鏡で調べた結果、マスク
端での成長増大効果や多結晶の析出もなく、良好な選択
成長が起こっていることが明らかとなった。 本発明の実施例をSRAMのパターンについて述べたが、
単体FETを含んだ種々の機能回路でも同様な効果が得ら
れることは言うに及ばない。
本発明によれば、化合物半導体LSIが選択成長技術を
用いて製作できるようになったので、従来イオン打ち込
み法で形成していたｎ層の抵抗に比べて、約1/10と低抵
抗化が達成でき、これによってFETの直列抵抗は約1/5に
改善できる。また、本発明によればマスク材であるSiO2
のうえに多結晶が析出しないため配線の断線がないこと
や、配線容量の増加もない。このため、従来より２倍以
上高速なメモリ素子をえることができた。また、これは
選択成長層のセルフアラインによって改善されたFETの
特性であるが、従来のイオン打ち込み法では800℃の熱
処理によって短ゲート効果の劣化、ショットキバリアの
劣化がみられていたものがなくなって、著しい性能向上
が達成された。
用いて製作できるようになったので、従来イオン打ち込
み法で形成していたｎ層の抵抗に比べて、約1/10と低抵
抗化が達成でき、これによってFETの直列抵抗は約1/5に
改善できる。また、本発明によればマスク材であるSiO2
のうえに多結晶が析出しないため配線の断線がないこと
や、配線容量の増加もない。このため、従来より２倍以
上高速なメモリ素子をえることができた。また、これは
選択成長層のセルフアラインによって改善されたFETの
特性であるが、従来のイオン打ち込み法では800℃の熱
処理によって短ゲート効果の劣化、ショットキバリアの
劣化がみられていたものがなくなって、著しい性能向上
が達成された。
第１図（ａ）および第１図（ｂ）は各々従来および本発
明の選択成長メカニズムを説明する模式図、第２図
（ａ）及び第２図（ｂ）は各々従来及び本発明における
エピタキシャル成長層の状態を示す図、第３図（ａ）お
よび第３図（ｂ）は各々選択成長で形成したFETの平面
図及び断面図、第４図は本発明の実施例１および実施例
２の選択成長パターンである。 符号の説明 10,11……ゲート電極、14,23……SiO2膜、15……SiO2側
壁、16……GaAs基板、20……メモリセル部パターン郡、
21,22……周辺回路部パターン郡、101……基板、102…
…SiO2マスク、103……成長層、104……多結晶粒。
明の選択成長メカニズムを説明する模式図、第２図
（ａ）及び第２図（ｂ）は各々従来及び本発明における
エピタキシャル成長層の状態を示す図、第３図（ａ）お
よび第３図（ｂ）は各々選択成長で形成したFETの平面
図及び断面図、第４図は本発明の実施例１および実施例
２の選択成長パターンである。 符号の説明 10,11……ゲート電極、14,23……SiO2膜、15……SiO2側
壁、16……GaAs基板、20……メモリセル部パターン郡、
21,22……周辺回路部パターン郡、101……基板、102…
…SiO2マスク、103……成長層、104……多結晶粒。
Claims (2)
- 【請求項１】有機金属化合物の熱分解反応を用いて酸化
膜等の絶縁膜で部分的に被覆された半導体基板の該絶縁
膜から露出した部分に半導体単結晶薄膜を気相成長させ
る方法において、上記有機金属化合物として、その分解
により上記半導体単結晶薄膜の構成元素を生成し、それ
が上記絶縁膜上で拡散するものを用い、上記熱分解反応
を生じさせる反応室圧力を10-4Torr以上10-2Torr未満の
分子流量域とすることを特徴とした半導体薄膜の気相成
長法。 - 【請求項２】上記半導体単結晶薄膜材料はGaAs,InP,AlG
aAs及びInGaAsの群から選ばれた１種であることを特徴
とした特許請求の範囲第１項記載の半導体薄膜の気相成
長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234979A JP2753276B2 (ja) | 1988-09-21 | 1988-09-21 | 半導体薄膜の気相成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234979A JP2753276B2 (ja) | 1988-09-21 | 1988-09-21 | 半導体薄膜の気相成長法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0283917A JPH0283917A (ja) | 1990-03-26 |
| JP2753276B2 true JP2753276B2 (ja) | 1998-05-18 |
Family
ID=16979244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63234979A Expired - Lifetime JP2753276B2 (ja) | 1988-09-21 | 1988-09-21 | 半導体薄膜の気相成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753276B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1313343C (en) * | 1988-07-05 | 1993-02-02 | Thomas F. Kuech | Metal organic vapor phase epitaxial growth of group iii-v semiconductor materials |
-
1988
- 1988-09-21 JP JP63234979A patent/JP2753276B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0283917A (ja) | 1990-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| US5622891A (en) | Method of manufacturing semiconductor device with reduced side gate effect | |
| US8309990B2 (en) | Integrated devices on a common compound semiconductor III-V wafer | |
| US7700423B2 (en) | Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| TW201822253A (zh) | 用於iii族氮化物結構之生長的成核層 | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2753276B2 (ja) | 半導体薄膜の気相成長法 | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| JP3214505B2 (ja) | 半導体装置の製造方法 | |
| US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| US20020117665A1 (en) | Bipolar transistor | |
| US6621145B2 (en) | Semiconductor device having a metal-semiconductor junction with a reduced contact resistance | |
| GB2195050A (en) | Semiconductor devices and methods of manufacture | |
| JPH10504685A (ja) | 半導体基板を準備すること | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP3330731B2 (ja) | 半導体装置及びその製造方法 | |
| JP2917690B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0360076A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH05275467A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH11274168A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| JPH04334019A (ja) | 化合物半導体装置の製造方法 | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 |