JP2917690B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JP2917690B2 JP2917690B2 JP4201680A JP20168092A JP2917690B2 JP 2917690 B2 JP2917690 B2 JP 2917690B2 JP 4201680 A JP4201680 A JP 4201680A JP 20168092 A JP20168092 A JP 20168092A JP 2917690 B2 JP2917690 B2 JP 2917690B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- compound semiconductor
- contact layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体装置の製造
方法に関し、特に拡散層と電極間のコンタクト層の形成
方法に関する。
方法に関し、特に拡散層と電極間のコンタクト層の形成
方法に関する。
【０００２】
【従来の技術】ＧａＡｓを代表とする化合物半導体は、
Ｓｉに比べて大きな電子移動を有することに特徴があ
り、ショットキー接合ゲートによる電界効果トランジス
タ（ＦＥＴ）やヘテロ接合を利用したバイポーラトラン
ジスタ（ＨＢＴ）、およびこれらを集積したアナログ信
号増幅回路、デジタル信号処理回路等への応用が進んで
いる。これらトランジスタで相互コンダクタンスや遮断
周波数を高めて高性能化するために、電極へ引出すコン
タクト層接合部の直列抵抗を低減することが重要になっ
ている。
Ｓｉに比べて大きな電子移動を有することに特徴があ
り、ショットキー接合ゲートによる電界効果トランジス
タ（ＦＥＴ）やヘテロ接合を利用したバイポーラトラン
ジスタ（ＨＢＴ）、およびこれらを集積したアナログ信
号増幅回路、デジタル信号処理回路等への応用が進んで
いる。これらトランジスタで相互コンダクタンスや遮断
周波数を高めて高性能化するために、電極へ引出すコン
タクト層接合部の直列抵抗を低減することが重要になっ
ている。
【０００３】ここでは、従来技術としてＦＥＴを例に説
明する。このＦＥＴとしては、特開昭５９−２２２９６
５号公報、もしくは電子通信学会技術研究報告（第８４
巻，第２６３号）ＳＳＤ８４−１２２，７〜１２ページ
に紹介されている。このＦＥＴの特徴は、ソースとドレ
インの接合領域の形成において、高温の活性化熱処理を
伴うイオン注入法を用いず、高濃度キャリア不純物を含
む導電性半導体を前記の活性化熱処理より低い温度で選
択的に成長するため、トランジスタ・チャネル半導体の
層構造を熱拡散させずに維持できることにある。
明する。このＦＥＴとしては、特開昭５９−２２２９６
５号公報、もしくは電子通信学会技術研究報告（第８４
巻，第２６３号）ＳＳＤ８４−１２２，７〜１２ページ
に紹介されている。このＦＥＴの特徴は、ソースとドレ
インの接合領域の形成において、高温の活性化熱処理を
伴うイオン注入法を用いず、高濃度キャリア不純物を含
む導電性半導体を前記の活性化熱処理より低い温度で選
択的に成長するため、トランジスタ・チャネル半導体の
層構造を熱拡散させずに維持できることにある。
【０００４】このＦＥＴの製造方法を図４（ａ）〜
（ｄ）を用いて説明する。まず図４（ａ）のように、半
絶縁性のＧａＡｓ基板１にイオン注入および活性化熱処
理を行って形成した導電層２の上に、耐熱性金属として
厚さ０．６μｍのＭｏをスパッタ蒸着し、次でホトレジ
スト膜パターンをマスクとしＳＦ6 ガスを用いたドライ
エッチング法でエッチングし、ゲート電極８を形成す
る。
（ｄ）を用いて説明する。まず図４（ａ）のように、半
絶縁性のＧａＡｓ基板１にイオン注入および活性化熱処
理を行って形成した導電層２の上に、耐熱性金属として
厚さ０．６μｍのＭｏをスパッタ蒸着し、次でホトレジ
スト膜パターンをマスクとしＳＦ6 ガスを用いたドライ
エッチング法でエッチングし、ゲート電極８を形成す
る。
【０００５】次に図４（ｂ）のように、全面に成長した
ＳｉＯ2 膜をＣＦ4 ガスによる異方性ドライエッチング
で加工し、ゲート電極の脇に厚さ０．２μｍのＳｉＯ2
膜からなる側壁１０を設け、露出したＧａＡｓ表面をア
セトン，エタノール等の有機洗浄剤、および希釈リン酸
水で浄化する。
ＳｉＯ2 膜をＣＦ4 ガスによる異方性ドライエッチング
で加工し、ゲート電極の脇に厚さ０．２μｍのＳｉＯ2
膜からなる側壁１０を設け、露出したＧａＡｓ表面をア
セトン，エタノール等の有機洗浄剤、および希釈リン酸
水で浄化する。
【０００６】この後、図４（ｃ）のように、６２０℃の
結晶成長装置中で水素を輸送ガスとし、アルシン（Ａｓ
Ｈ3 ）とトリメチルガリウム（ＴＭＧａ）のガスを減圧
下で熱分解させると同時に、ドーピングガスとしての硫
化水素（Ｈ2 Ｓ）を流し、ＧａＡｓ表面上のみにｎ形不
純物の濃度３×１０18ｃｍ-3のＧａＡｓからなるコンタ
クト層６を成長させる。なお、成長雰囲気を減圧にする
ことにより、ゲート金属８上には成長を起こさずに、Ｇ
ａＡｓ層の表面のみにＧａＡｓの結晶成長が生じる。
結晶成長装置中で水素を輸送ガスとし、アルシン（Ａｓ
Ｈ3 ）とトリメチルガリウム（ＴＭＧａ）のガスを減圧
下で熱分解させると同時に、ドーピングガスとしての硫
化水素（Ｈ2 Ｓ）を流し、ＧａＡｓ表面上のみにｎ形不
純物の濃度３×１０18ｃｍ-3のＧａＡｓからなるコンタ
クト層６を成長させる。なお、成長雰囲気を減圧にする
ことにより、ゲート金属８上には成長を起こさずに、Ｇ
ａＡｓ層の表面のみにＧａＡｓの結晶成長が生じる。
【０００７】次に図４（ｄ）のように、選択成長したｎ
形のＧａＡｓからなるコンタクト層６上にＡｕＧｅＮｉ
のオーム性電極７を設けてソース電極，ドレイン電極と
し、ＦＥＴを完成させる。
形のＧａＡｓからなるコンタクト層６上にＡｕＧｅＮｉ
のオーム性電極７を設けてソース電極，ドレイン電極と
し、ＦＥＴを完成させる。
【０００８】
【発明が解決しようとする課題】このように従来のコン
タクト層の形成方法では、導電層２上に成長したコンタ
クト層６の界面でｎ形キャリア濃度が低下して接合抵抗
が高くなり、期待したほどに電極の直列抵抗を低減でき
ないという問題があった。コンタクト層の成長界面でｎ
形キャリア濃度が低下し接合抵抗が高くなる原因を調べ
た結果、コンタクト層の成長界面に偏析した炭素および
結晶欠陥に伴うアクセスプタがｎ形濃度を低下させるこ
とが分かった。この炭素は空気中の二酸化炭素や有機原
料成分等の汚染物の吸着が考えられた。なお、コンタク
ト層を成長させる導電層表面の浄化方法として、成長温
度で水素およびアルシンの雰囲気で２０分程度保持する
ことにより、接合抵抗が少し改善する効果が見られた。
タクト層の形成方法では、導電層２上に成長したコンタ
クト層６の界面でｎ形キャリア濃度が低下して接合抵抗
が高くなり、期待したほどに電極の直列抵抗を低減でき
ないという問題があった。コンタクト層の成長界面でｎ
形キャリア濃度が低下し接合抵抗が高くなる原因を調べ
た結果、コンタクト層の成長界面に偏析した炭素および
結晶欠陥に伴うアクセスプタがｎ形濃度を低下させるこ
とが分かった。この炭素は空気中の二酸化炭素や有機原
料成分等の汚染物の吸着が考えられた。なお、コンタク
ト層を成長させる導電層表面の浄化方法として、成長温
度で水素およびアルシンの雰囲気で２０分程度保持する
ことにより、接合抵抗が少し改善する効果が見られた。
【０００９】この炭素汚染を除去するには、ＨＣ１やＧ
ａＣｌ3 等のガスで表面をエッチングする方法も提案さ
れているが、薄い成長層内に塩素成分が残留しコンタク
ト層の信頼性等に悪影響すること、成長装置の金属内壁
が腐食劣化すること等の問題があり、安易に塩素系ガス
を使用することができなかった。
ａＣｌ3 等のガスで表面をエッチングする方法も提案さ
れているが、薄い成長層内に塩素成分が残留しコンタク
ト層の信頼性等に悪影響すること、成長装置の金属内壁
が腐食劣化すること等の問題があり、安易に塩素系ガス
を使用することができなかった。
【００１０】また、トランジスタにおいて、コンタクト
層の直列抵抗は真性トランジスタの特性に負帰還や減衰
を生じさせるように働き、相互コンダクタンスや遮断周
波数等の特性を低下させる。
層の直列抵抗は真性トランジスタの特性に負帰還や減衰
を生じさせるように働き、相互コンダクタンスや遮断周
波数等の特性を低下させる。
【００１１】本発明の目的は、コンタクト層界面の接合
抵抗を低減し、真性トランジスタの特性を引き出すこと
を可能にする化合物半導体装置の製造方法を提供するこ
とにある。
抵抗を低減し、真性トランジスタの特性を引き出すこと
を可能にする化合物半導体装置の製造方法を提供するこ
とにある。
【００１２】
【課題を解決するための手段】本発明の化合物半導体装
置の製造方法は、一導電形キャリア不純物の導電層を表
面に有する化合物半導体基板の表面に同一導電形となる
キャリア不純物を気相で熱拡散し拡散層を形成する工程
と、前記拡散層上に同一導電形の化合物半導体の導電層
を形成する工程と、成長した前記化合物半導体の導電層
の上にオーム性電極を形成する工程とを含むものであ
る。
置の製造方法は、一導電形キャリア不純物の導電層を表
面に有する化合物半導体基板の表面に同一導電形となる
キャリア不純物を気相で熱拡散し拡散層を形成する工程
と、前記拡散層上に同一導電形の化合物半導体の導電層
を形成する工程と、成長した前記化合物半導体の導電層
の上にオーム性電極を形成する工程とを含むものであ
る。
【００１３】
【作用】本発明の化合物半導体装置の製造方法は、コン
タクト層を再成長する前にドーピングガスを流して成長
表面である導電層に熱拡散させ、表面のｎ形キャリア不
純物濃度を高めてアクセプタ成分を打ち消した後にｎ形
のコンタクト層を成長するものである。
タクト層を再成長する前にドーピングガスを流して成長
表面である導電層に熱拡散させ、表面のｎ形キャリア不
純物濃度を高めてアクセプタ成分を打ち消した後にｎ形
のコンタクト層を成長するものである。
【００１４】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）は本発明の第１の実施例を説明
するめの半導体チップの断面図である。
る。図１（ａ）〜（ｃ）は本発明の第１の実施例を説明
するめの半導体チップの断面図である。
【００１５】まず、図１（ａ）のように、ＦＥＴのチャ
ネル層を想定した基板として、半絶縁性のＧａＡｓ基板
１の上に、厚さ４００ｎｍのアンドープＧａＡｓバッフ
ァ層を成長した後、半導体の導電層２ＡとしてＳｉをド
ープしキャリア濃度３×１０17ｃｍ-3，厚さ１５０ｎｍ
のｎ形のＧａＡｓ層を有機金属化学気相成長法（ＭＯＣ
ＶＤ法）により形成する。次にこの表面に厚さ０．６μ
ｍのＳｉＯ2 膜３を成長し、マグネトロン・リアクティ
ブ・イオン・エッチング方式の装置で、ホトレジスト膜
パターンをマスクに、ＣＨＦ3 ガスを用いてエッチング
し開口４を設ける。この開口の形成においては、初期は
高周波電力を３００Ｗと高めてエッチング速度を速く
し、モニタ部の膜厚が１００ｎｍ程度になった時点で、
高周波電力を５０Ｗに下げてエッチング速度を遅くして
ＳｉＯ2 膜３を完全に開口し、半導体層への影響を少な
くする。開口後、ＧａＡｓ表面をアセトン，エタノール
等の有機洗浄剤および希釈リン酸水で浄化する。
ネル層を想定した基板として、半絶縁性のＧａＡｓ基板
１の上に、厚さ４００ｎｍのアンドープＧａＡｓバッフ
ァ層を成長した後、半導体の導電層２ＡとしてＳｉをド
ープしキャリア濃度３×１０17ｃｍ-3，厚さ１５０ｎｍ
のｎ形のＧａＡｓ層を有機金属化学気相成長法（ＭＯＣ
ＶＤ法）により形成する。次にこの表面に厚さ０．６μ
ｍのＳｉＯ2 膜３を成長し、マグネトロン・リアクティ
ブ・イオン・エッチング方式の装置で、ホトレジスト膜
パターンをマスクに、ＣＨＦ3 ガスを用いてエッチング
し開口４を設ける。この開口の形成においては、初期は
高周波電力を３００Ｗと高めてエッチング速度を速く
し、モニタ部の膜厚が１００ｎｍ程度になった時点で、
高周波電力を５０Ｗに下げてエッチング速度を遅くして
ＳｉＯ2 膜３を完全に開口し、半導体層への影響を少な
くする。開口後、ＧａＡｓ表面をアセトン，エタノール
等の有機洗浄剤および希釈リン酸水で浄化する。
【００１６】次にこの基板をＭＯＣＶＤ装置中に置き、
Ｈ2 ：５０００ｍｌ／分，ＡｓＨ3：４０ｍｌ／分を流
し、内圧を５０Ｔｏｒｒとして６２０℃まで昇温し２０
分間放置して表面を適度に浄化した後、温度を５００℃
に下げ、Ｈ2 ：５０００ｍｌ／分，ドーパントとしての
Ｈ2 Ｓｅを１００ｍｌ／分で流し、内圧を３００Ｔｏｒ
ｒに上げて２０分間置き、ＳｉＯ2 膜３の開口４内のＧ
ａＡｓ表面にセレンＳｅの拡散層５を設ける。
Ｈ2 ：５０００ｍｌ／分，ＡｓＨ3：４０ｍｌ／分を流
し、内圧を５０Ｔｏｒｒとして６２０℃まで昇温し２０
分間放置して表面を適度に浄化した後、温度を５００℃
に下げ、Ｈ2 ：５０００ｍｌ／分，ドーパントとしての
Ｈ2 Ｓｅを１００ｍｌ／分で流し、内圧を３００Ｔｏｒ
ｒに上げて２０分間置き、ＳｉＯ2 膜３の開口４内のＧ
ａＡｓ表面にセレンＳｅの拡散層５を設ける。
【００１７】次に図１（ｂ）のように、Ｈ2 Ｓｅを止め
内圧を５０Ｔｏｒｒに下げ、表面に析出したセレンを気
化させて除去した後、Ｈ2 ：５０００ｍｌ／分，ＡｓＨ
3 ：４０ｍｌ／分，内圧５０Ｔｏｒｒで６２０℃に昇温
し、ＡｓＨ3 １に対してＴＭＧａを７，Ｈ2 Ｓｅを０．
０１の流量比でガスを流し、ＳｉＯ2 膜の開口４内のＧ
ａＡｓ表面に、濃度５×１０18ｃｍ-3のｎ形ＧａＡｓか
らなるコンタクト層６Ａを、成長速度１３ｎｍ／分で厚
さ０．３μｍ成長する。
内圧を５０Ｔｏｒｒに下げ、表面に析出したセレンを気
化させて除去した後、Ｈ2 ：５０００ｍｌ／分，ＡｓＨ
3 ：４０ｍｌ／分，内圧５０Ｔｏｒｒで６２０℃に昇温
し、ＡｓＨ3 １に対してＴＭＧａを７，Ｈ2 Ｓｅを０．
０１の流量比でガスを流し、ＳｉＯ2 膜の開口４内のＧ
ａＡｓ表面に、濃度５×１０18ｃｍ-3のｎ形ＧａＡｓか
らなるコンタクト層６Ａを、成長速度１３ｎｍ／分で厚
さ０．３μｍ成長する。
【００１８】この後、図１（ｃ）のように、選択成長し
たｎ形のコンタクト層６Ａ上にオーム性金属ＡｕＧｅＮ
ｉの電極７を設けて評価素子が形成される。なお、この
拡散条件における平坦面でのセレンＳｅの拡散層５の深
さは３０ｎｍ程度であった。
たｎ形のコンタクト層６Ａ上にオーム性金属ＡｕＧｅＮ
ｉの電極７を設けて評価素子が形成される。なお、この
拡散条件における平坦面でのセレンＳｅの拡散層５の深
さは３０ｎｍ程度であった。
【００１９】比較する従来方法の評価素子としては、図
１（ａ）において６２０℃に昇温後、２０分間放置した
後に、セレンＳｅの拡散処理を行わず、ＴＭＧａとＨ2
Ｓｅを流してコンタクト層の選択成長を行った。電極間
隔と抵抗値の関係から求められるコンタクト抵抗は、シ
ート抵抗１３００Ω／口に対して、従来方法では０．３
Ω／ｍｍであるが、本第１の実施例では０．０７Ω／ｍ
ｍに低減され効果が認められた。
１（ａ）において６２０℃に昇温後、２０分間放置した
後に、セレンＳｅの拡散処理を行わず、ＴＭＧａとＨ2
Ｓｅを流してコンタクト層の選択成長を行った。電極間
隔と抵抗値の関係から求められるコンタクト抵抗は、シ
ート抵抗１３００Ω／口に対して、従来方法では０．３
Ω／ｍｍであるが、本第１の実施例では０．０７Ω／ｍ
ｍに低減され効果が認められた。
【００２０】次に第２の実施例として、図２（ａ）〜
（ｃ）を参照して説明する。
（ｃ）を参照して説明する。
【００２１】まず、図２（ａ）のように、ＦＥＴのパル
スドープ・チャネル層を想定した基板として、半絶縁性
のＧａＡｓ基板１の上に、厚さ４００ｎｍのアンドープ
ＧａＡｓバッファ層を成長した後、半導体の導電層２Ｂ
として、Ｓｉをドープしキャリア濃度１×１０18ｃ
ｍ-3，厚さ２０ｎｍの高濃度ｎ形のＧａＡｓ層，および
Ｓｉをドープしキャリア濃度４×１０16ｃｍ-3，厚さ８
０ｎｍの低濃度ｎ形のＧａＡｓ層を分子線エピタキシー
法（ＭＢＥ法）により形成する。
スドープ・チャネル層を想定した基板として、半絶縁性
のＧａＡｓ基板１の上に、厚さ４００ｎｍのアンドープ
ＧａＡｓバッファ層を成長した後、半導体の導電層２Ｂ
として、Ｓｉをドープしキャリア濃度１×１０18ｃ
ｍ-3，厚さ２０ｎｍの高濃度ｎ形のＧａＡｓ層，および
Ｓｉをドープしキャリア濃度４×１０16ｃｍ-3，厚さ８
０ｎｍの低濃度ｎ形のＧａＡｓ層を分子線エピタキシー
法（ＭＢＥ法）により形成する。
【００２２】次でこの表面に厚さ０．６μｍのＳｉＯ2
膜３を成長し、リアクティブ・イオン・ビーム・エッチ
ング装置でホトレジスト膜パターンをマスクにＣＨＦ3
ガスを用いてエッチングし、ＳｉＯ2 膜に開口４を設
け、半導体表面を露出させる。この後、塩素Ｃｌ2 ガス
に切り替え、導電層２Ｂを含むＧａＡｓ結晶を１５０ｎ
ｍ彫り込む。この露出したＧａＡｓ表面をアセトン，エ
タノール等の有機洗浄剤、および希釈リン酸水で洗浄す
る。
膜３を成長し、リアクティブ・イオン・ビーム・エッチ
ング装置でホトレジスト膜パターンをマスクにＣＨＦ3
ガスを用いてエッチングし、ＳｉＯ2 膜に開口４を設
け、半導体表面を露出させる。この後、塩素Ｃｌ2 ガス
に切り替え、導電層２Ｂを含むＧａＡｓ結晶を１５０ｎ
ｍ彫り込む。この露出したＧａＡｓ表面をアセトン，エ
タノール等の有機洗浄剤、および希釈リン酸水で洗浄す
る。
【００２３】次にこの基板をＭＯＣＶＤ装置中に置き、
Ｈ2 ：５０００ｍｌ／分，ＡｓＨ3：４０ｍｌ／分を流
し、内圧を５０Ｔｏｒｒとして６２０℃まで昇温し２０
分間放置して表面を適度に浄化した後、Ｈ2 ：５０００
ｍｌ／分，ドーパントとしてのＨ2 Ｓを１００ｍｌ／分
で流し、内圧を３００Ｔｏｒｒに上げて２０分間置き、
図２（ｂ）のようにＳｉＯ2 膜の開口内のＧａＡｓ表面
にイオウＳの拡散層５Ａを設ける。次でＨ2 Ｓを止め内
圧を５０Ｔｏｒｒに下げ、表面に析出したイオウＳを気
化させて除去した後、Ｈ2 ：５０００ｍｌ／分，ＡｓＨ
3 ：４０ｍｌ／分，内圧５０ＴｏｒｒでＡｓＨ3 １に対
してＴＭＧａを７，Ｈ2 Ｓを０．０１の流量比でガスを
流し、ｎ形のＧａＡｓからなるコンタクト層６Ｂを成長
速度１３ｎｍ／分で厚さ０．３μｍ成長する。
Ｈ2 ：５０００ｍｌ／分，ＡｓＨ3：４０ｍｌ／分を流
し、内圧を５０Ｔｏｒｒとして６２０℃まで昇温し２０
分間放置して表面を適度に浄化した後、Ｈ2 ：５０００
ｍｌ／分，ドーパントとしてのＨ2 Ｓを１００ｍｌ／分
で流し、内圧を３００Ｔｏｒｒに上げて２０分間置き、
図２（ｂ）のようにＳｉＯ2 膜の開口内のＧａＡｓ表面
にイオウＳの拡散層５Ａを設ける。次でＨ2 Ｓを止め内
圧を５０Ｔｏｒｒに下げ、表面に析出したイオウＳを気
化させて除去した後、Ｈ2 ：５０００ｍｌ／分，ＡｓＨ
3 ：４０ｍｌ／分，内圧５０ＴｏｒｒでＡｓＨ3 １に対
してＴＭＧａを７，Ｈ2 Ｓを０．０１の流量比でガスを
流し、ｎ形のＧａＡｓからなるコンタクト層６Ｂを成長
速度１３ｎｍ／分で厚さ０．３μｍ成長する。
【００２４】次に図２（ｃ）のように、選択成長したコ
ンタクト層６Ｂ上にオーム性金属ＡｕＧｅＮｉの電極７
を設けて評価素子が形成される。なお、この拡散条件に
おける平坦面でのイオウＳの拡散層５Ａの深さは２０ｎ
ｍ程度であった。
ンタクト層６Ｂ上にオーム性金属ＡｕＧｅＮｉの電極７
を設けて評価素子が形成される。なお、この拡散条件に
おける平坦面でのイオウＳの拡散層５Ａの深さは２０ｎ
ｍ程度であった。
【００２５】比較する従来方法の評価素子としては、図
２（ａ）において６２０℃に昇温後、２０分間放置した
後に、イオウＳの拡散処理を行わず、ＴＭＧａとＨ2 Ｓ
を流してコンタクト層の選択成長を行った。電極間隔と
抵抗値の関係から求められるコンタクト抵抗は、シート
抵抗２５００Ω／口に対して、従来方法では約０．８Ω
／ｍｍで変動が大きいが、本第２の実施例では０．０９
Ω／ｍｍに低減されると同時に、均一性や再現性も良好
であった。
２（ａ）において６２０℃に昇温後、２０分間放置した
後に、イオウＳの拡散処理を行わず、ＴＭＧａとＨ2 Ｓ
を流してコンタクト層の選択成長を行った。電極間隔と
抵抗値の関係から求められるコンタクト抵抗は、シート
抵抗２５００Ω／口に対して、従来方法では約０．８Ω
／ｍｍで変動が大きいが、本第２の実施例では０．０９
Ω／ｍｍに低減されると同時に、均一性や再現性も良好
であった。
【００２６】次に第３の実施例として、図３（ａ）〜
（ｄ）を参照にして説明する。
（ｄ）を参照にして説明する。
【００２７】まず、図３（ａ）のように、半絶縁のＧａ
Ａｓ基板１上に、厚さ４００ｎｍのアンドープＧａＡｓ
バッファ層を成長した後、厚さ１０ｎｍのアンドープＩ
ｎ0. 2 Ｇａ0.8 Ａｓ層と、Ｓｉをドープしキャリア濃度
１×１０18ｃｍ-3，厚さ２０ｎｍのｎ形Ａｌ0.2 Ｇａ
0.8 Ａｓ層及び厚さ１５ｎｍのアンドープＡｌ0.2 Ｇａ
0.8 Ａｓ層からなるＦＥＴの導電層２Ｃを分子線エピタ
キシー法（ＭＢＥ法）により形成する。
Ａｓ基板１上に、厚さ４００ｎｍのアンドープＧａＡｓ
バッファ層を成長した後、厚さ１０ｎｍのアンドープＩ
ｎ0. 2 Ｇａ0.8 Ａｓ層と、Ｓｉをドープしキャリア濃度
１×１０18ｃｍ-3，厚さ２０ｎｍのｎ形Ａｌ0.2 Ｇａ
0.8 Ａｓ層及び厚さ１５ｎｍのアンドープＡｌ0.2 Ｇａ
0.8 Ａｓ層からなるＦＥＴの導電層２Ｃを分子線エピタ
キシー法（ＭＢＥ法）により形成する。
【００２８】次でこの表面にタングステン（Ｗ）膜を厚
さ０．６μｍ蒸着し、次でＳｉＯ2膜９を０．５μｍ成
長し、リアクティブ・イオン・ビーム・エッチング装置
で、ＳｉＯ2 膜をＣＨＦ3 ガスを用い、Ｗ膜をＳＦ6 ガ
スを用いて加工しゲート長０．２μｍのゲート電極８を
形成する。
さ０．６μｍ蒸着し、次でＳｉＯ2膜９を０．５μｍ成
長し、リアクティブ・イオン・ビーム・エッチング装置
で、ＳｉＯ2 膜をＣＨＦ3 ガスを用い、Ｗ膜をＳＦ6 ガ
スを用いて加工しゲート長０．２μｍのゲート電極８を
形成する。
【００２９】次に図３（ｂ）のように、全面にＳｉＯ2
膜を成長し、リアクティブ・イオン・ビーム・エッチン
グ装置で、ＳｉＯ2 膜をＣＨＦ3 ガスを用いて垂直に加
工してゲート電極８Ａの脇に厚さ０．２μｍのＳｉＯ2
膜からなる側壁１０を設ける。次でガスをＣｌ2 に切り
替えて導電層２Ｃを含むＧａＡｓ基板１を１００ｎｍエ
ッチングする。このとき、Ｗのゲート電極８Ａ上に設け
たＳｉＯ2 膜９がゲート電極のエッチングを阻止する。
次にこの露出したＧａＡｓの表面をアセトン，エタノー
ル等の有機洗浄剤および希釈リン酸水で浄化する。
膜を成長し、リアクティブ・イオン・ビーム・エッチン
グ装置で、ＳｉＯ2 膜をＣＨＦ3 ガスを用いて垂直に加
工してゲート電極８Ａの脇に厚さ０．２μｍのＳｉＯ2
膜からなる側壁１０を設ける。次でガスをＣｌ2 に切り
替えて導電層２Ｃを含むＧａＡｓ基板１を１００ｎｍエ
ッチングする。このとき、Ｗのゲート電極８Ａ上に設け
たＳｉＯ2 膜９がゲート電極のエッチングを阻止する。
次にこの露出したＧａＡｓの表面をアセトン，エタノー
ル等の有機洗浄剤および希釈リン酸水で浄化する。
【００３０】次に図３（ｃ）のように、この基板をＭＯ
ＣＶＤ装置中に置き、Ｈ2 ：５０００ｍｌ／分，ＡｓＨ
3 ：４０ｍｌ／分を流し、内圧を５０Ｔｏｒｒとして６
２０℃まで昇温し２０分間放置して表面を適度に浄化し
た後、Ｈ2 ：５０００ｍｌ／分，ドーパントとしてのＨ
2 Ｓを１００ｍｌ／分で流し、内圧を３００Ｔｏｒｒに
上げて２０分間置き、ＳｉＯ2 膜の開口内のＧａＡｓ表
面にイオウＳを拡散させる。次でＨ2 Ｓを止め内圧を５
０Ｔｏｒｒに下げ、表面に析出したイオウＳを気化させ
て除去した後、Ｈ2 ：５０００ｍｌ／分，ＡｓＨ3 ：４
０ｍｌ／分，内圧５０ＴｏｒｒでＡｓＨ3 １に対してＴ
ＭＧａを７，Ｈ2 Ｓを０．０１の流量比でガスを流し、
キャリア濃度３×１０18ｃｍ-3のｎ形のＧａＡｓからな
るコンタクト層６Ｃを厚さ０．３μｍ成長する。
ＣＶＤ装置中に置き、Ｈ2 ：５０００ｍｌ／分，ＡｓＨ
3 ：４０ｍｌ／分を流し、内圧を５０Ｔｏｒｒとして６
２０℃まで昇温し２０分間放置して表面を適度に浄化し
た後、Ｈ2 ：５０００ｍｌ／分，ドーパントとしてのＨ
2 Ｓを１００ｍｌ／分で流し、内圧を３００Ｔｏｒｒに
上げて２０分間置き、ＳｉＯ2 膜の開口内のＧａＡｓ表
面にイオウＳを拡散させる。次でＨ2 Ｓを止め内圧を５
０Ｔｏｒｒに下げ、表面に析出したイオウＳを気化させ
て除去した後、Ｈ2 ：５０００ｍｌ／分，ＡｓＨ3 ：４
０ｍｌ／分，内圧５０ＴｏｒｒでＡｓＨ3 １に対してＴ
ＭＧａを７，Ｈ2 Ｓを０．０１の流量比でガスを流し、
キャリア濃度３×１０18ｃｍ-3のｎ形のＧａＡｓからな
るコンタクト層６Ｃを厚さ０．３μｍ成長する。
【００３１】次に図３（ｄ）のように、選択成長したコ
ンタクト層６Ｃ上にソース，ドレイン電極としてのオー
ム性金属ＡｕＧｅＮｉによる電極７を設けてＦＥＴが形
成される。
ンタクト層６Ｃ上にソース，ドレイン電極としてのオー
ム性金属ＡｕＧｅＮｉによる電極７を設けてＦＥＴが形
成される。
【００３２】このようにして製作されたＦＥＴの特性と
して、ソース直列抵抗は０．７Ω／ｍｍであった。ゲー
トしきい電圧が０．６Ｖに対して、最大相互コンダクタ
ンス９００ｍＳ／ｍｍ、電流遮断周波数６３ＧＨZ 、電
力遮断周波数９０ＧＨZ が確認された。
して、ソース直列抵抗は０．７Ω／ｍｍであった。ゲー
トしきい電圧が０．６Ｖに対して、最大相互コンダクタ
ンス９００ｍＳ／ｍｍ、電流遮断周波数６３ＧＨZ 、電
力遮断周波数９０ＧＨZ が確認された。
【００３３】尚、上記実施例ではｎ形の導電層に対する
コンタクト層の形成方法を説明してきたが、ｐ形の導電
層にも適用が可能である。
コンタクト層の形成方法を説明してきたが、ｐ形の導電
層にも適用が可能である。
【００３４】
【発明の効果】以上説明したように本発明は、コンタク
ト層を成長させる前に、ドーピングガスを流して成長表
面に熱拡散させて表面キャリア不純物濃度を高め、次で
コンタクト層を成長するため、再現性良く接合抵抗を低
下できる。また、表面の浄化に塩素系ガスを用いないた
め、従来のように、残留した塩素がコンタクト層を劣化
させる等の信頼性上の問題は発生することはない。
ト層を成長させる前に、ドーピングガスを流して成長表
面に熱拡散させて表面キャリア不純物濃度を高め、次で
コンタクト層を成長するため、再現性良く接合抵抗を低
下できる。また、表面の浄化に塩素系ガスを用いないた
め、従来のように、残留した塩素がコンタクト層を劣化
させる等の信頼性上の問題は発生することはない。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】本発明の第３の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図４】従来の化合物半導体装置の製造方法を説明する
ための半導体チップの断面図。
ための半導体チップの断面図。
１ ＧａＡｓ基板 ２，２Ａ〜２Ｃ 導電層 ３ ＳｉＯ2 膜 ４ 開口 ５，５Ａ 拡散層 ６，６Ａ〜６Ｃ コンタクト層 ７ オーム性電極 ８，８Ａ ゲート電極 ９ ＳｉＯ2 膜 １０ 側壁
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｈ０１Ｌ 21/203 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 H01L 21/223
Claims (1)
- 【請求項１】 一導電形キャリア不純物の導電層を表面
に有する化合物半導体基板の表面に同一導電形となるキ
ャリア不純物を気相で熱拡散し拡散層を形成する工程
と、前記拡散層上に同一導電形の化合物半導体の導電層
を成長する工程と、成長した前記化合物半導体の導電層
の上にオーム性電極を形成する工程とを含むことを特徴
とする化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201680A JP2917690B2 (ja) | 1992-07-29 | 1992-07-29 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201680A JP2917690B2 (ja) | 1992-07-29 | 1992-07-29 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653247A JPH0653247A (ja) | 1994-02-25 |
| JP2917690B2 true JP2917690B2 (ja) | 1999-07-12 |
Family
ID=16445124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201680A Expired - Fee Related JP2917690B2 (ja) | 1992-07-29 | 1992-07-29 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917690B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425125A (ja) * | 1990-05-21 | 1992-01-28 | Hitachi Ltd | 半導体装置の製造方法 |
-
1992
- 1992-07-29 JP JP4201680A patent/JP2917690B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653247A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534801B2 (en) | GaN-based high electron mobility transistor | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP0064829A2 (en) | High electron mobility semiconductor device and process for producing the same | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH10223655A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2917690B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| JP3090787B2 (ja) | 半導体装置の製造方法 | |
| JP3541324B2 (ja) | 半導体装置の製造方法 | |
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH11274168A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0233941A (ja) | 半導体装置 | |
| JPH08153683A (ja) | シリコン基板上化合物半導体装置及びその製造方法 | |
| JPH04346223A (ja) | オーム性電極の製造方法 | |
| JPH0521467A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0563946B2 (ja) | ||
| JPS62224086A (ja) | 電界効果トランジスタの製造方法 | |
| JP2003045815A (ja) | 結晶成長炉クリーニング方法 | |
| JPS6394688A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63283126A (ja) | 半導体装置の製造方法 | |
| JPH03273648A (ja) | 電界効果型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| LAPS | Cancellation because of no payment of annual fees |