JPH0521467A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH0521467A JPH0521467A JP3168090A JP16809091A JPH0521467A JP H0521467 A JPH0521467 A JP H0521467A JP 3168090 A JP3168090 A JP 3168090A JP 16809091 A JP16809091 A JP 16809091A JP H0521467 A JPH0521467 A JP H0521467A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- mesfet
- type semiconductor
- drain
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
よる不純物の横方向の拡散を抑制し、ゲート耐圧の向上
を実現する。また、ゲート電極の側壁に保護膜を形成す
る工程を不要とすることで、ＭＥＳＦＥＴの製造工程の
短縮を図ると共に、側壁保護膜下部の基板に形成される
寄生抵抗を低減する。 【構成】 ＭＥＳＦＥＴのソース、ドレインを構成する
ｎ型半導体層８およびオーミック電極用の高濃度ｎ+ 型
半導体層９を、ＭＯＣＶＤ法を用いた選択エピタキシャ
ル成長によって連続形成する。
Description
(Field Effect Transistor；以下、ＦＥＴという）の製
造技術に関し、特に、化合物半導体を用いたＭＥＳＦＥ
Ｔ(Metal Semiconductor FET) に適用して有効な技術に
関するものである。
の化合物半導体を用いたＭＥＳＦＥＴを回路素子とする
ＬＳＩの開発が進められている。このＭＥＳＦＥＴは、
ゲート電極がチャネル領域にセルフアラインされたセル
フアライン型ＭＥＳＦＥＴが主流となっている。
ート電極の側壁に保護膜を形成し、ソース、ドレインを
ゲート電極から若干離した構造とすることでゲート耐圧
の低下を防いでいる。また、ソース、ドレインの上部に
設けられるオーミック電極用の高濃度半導体層は、有機
金属を用いた化学的気相成長法（ＭＯＣＶＤ法）による
選択エピタキシャル成長で形成されている。
半絶縁性ＧａＡｓ基板の素子形成領域に所定の不純物を
イオン注入し、熱処理によってこの不純物を活性化して
チャネル層を形成する。
などを用いてゲート電極用の金属膜を堆積し、この金属
膜をパターニングしてゲート電極を形成した後、このゲ
ート電極の上部にＣＶＤ法などを用いて絶縁膜を堆積
し、この絶縁膜をパターニングしてゲート電極の側壁に
保護膜を形成する。
理によってこの不純物を活性化してソース、ドレインを
構成する半導体層を形成した後、この半導体層の上部に
ＭＯＣＶＤ法を用いて高濃度半導体層を選択成長させ
る。
ソース、ドレインを構成する半導体層をイオン注入およ
び熱処理によって形成しているが、この熱処理は、７５
０〜８００℃程度の高温で行われるため、基板に注入さ
れた不純物が横方向に拡散し、ソース、ゲート間および
ドレイン、ゲート間の耐圧が低下してしまうという問題
がある。
向上を目的としてゲート電極の側壁に保護膜を設けてい
るため、この保護膜を形成するための絶縁膜堆積工程、
フォトリソグラフィ工程およびドライエッチング工程が
必要となり、製造工程が増加してしまうという問題があ
る。
ることにより、この保護膜下部の基板に寄生抵抗が形成
されるという問題がある。
れたものであり、その目的は、ＭＥＳＦＥＴのゲート耐
圧を向上させることのできる技術を提供することにあ
る。
と共に、ＭＥＳＦＥＴの製造工程を短縮することのでき
る技術を提供することにある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
方法は、ＭＯＣＶＤ法を用いた選択エピタキシャル成長
によってＭＥＳＦＥＴのソース、ドレインを形成するも
のである。
は、７００℃以下の低温で行われるため、ソース、ドレ
インを構成する半導体層中の不純物の横方向の拡散を抑
制することができる。
例であるＧａＡｓＭＥＳＦＥＴの製造方法を工程順に説
明する。
る半絶縁性基板１の主面にｎ型のチャネル層２を形成す
る。このチャネル層２を形成するには、基板１の主面上
のフォトレジストマスク３によって囲まれた素子形成領
域に、例えばＳｉのようなｎ形不純物をイオン注入した
後、８００℃程度の水素ガス雰囲気中で基板１を熱処理
して上記不純物を活性化する。
した後、図２に示すように、ＣＶＤ法を用いて基板１の
全面に絶縁膜４を堆積する。この絶縁膜４は、例えば酸
化珪素膜で構成する。
上部に形成したフォトレジストマスク５を用いてチャネ
ル層２の上部の絶縁膜４をエッチングする。絶縁膜４の
エッチングは、例えばフッ酸を用いたウェットエッチン
グで行う。
した後、図４に示すように、スパッタ法あるいはＣＶＤ
法を用いて基板１の全面にゲート電極用の金属膜６を堆
積する。この金属膜６は、例えばタングステン（Ｗ）や
タングステンシリサイド（ＷＳｉx ) などの高融点金属
で構成する。
上部に形成したフォトレジストマスク７を用いて金属膜
６をエッチングし、ゲート電極６ａを形成する。金属膜
６のエッチングは、例えばフッ素系のエッチングガスを
用いた反応性イオンエッチング（ＲＩＥ）で行う。
６ａおよび前記チャネル層２の周囲の絶縁膜４をマスク
に用いてチャネル層２をエッチングする。チャネル層２
のエッチングは、例えば塩素系のエッチングガスを用い
た反応性イオンエッチングで行う。
２のエッチングによって露出した基板１の上部にソー
ス、ドレインを構成するｎ型半導体層８を選択エピタキ
シャル成長させ、続いてこのｎ型半導体層８の上部にオ
ーミック電極用の高濃度ｎ+ 型半導体層９を選択成長さ
せる。ｎ型半導体層８および高濃度ｎ+ 型半導体層９の
選択成長は、例えばＧａ（ＣＨ3)3 、ＡｓＨ3 およびＳ
ｉ2 Ｈ6 を用いたＭＯＣＶＤ法で行う。
体層８および高濃度ｎ+ 型半導体層９のそれぞれの不純
物濃度を基板１の面内で均一に制御することができる。
また、ドーパントガスの供給量を制御することにより、
ｎ型半導体層８および高濃度ｎ+ 型半導体層９のそれぞ
れの不純物濃度を所望の値に設定することができる。
従来技術よりも低温（７００℃以下）でｎ型半導体層８
を形成できるので、このｎ型半導体層８からチャネル層
２への不純物の横方向拡散を抑制することができる。
ク電極用の高濃度ｎ+ 型半導体層９の上部に、例えばＡ
ｕ／Ｇｅなどからなるオーミック電極１０を形成するこ
とにより、ＧａＡｓＭＥＳＦＥＴが完成する。
施例に基づき具体的に説明したが、本発明は、前記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
ャル成長によってＭＥＳＦＥＴのソース、ドレインを形
成することにより、イオン注入および熱処理を用いる従
来技術よりも低温でソース、ドレインを形成できるの
で、ソース、ドレインを構成する半導体層中の不純物の
横方向拡散を抑制することができる。
よびドレイン、ゲート間の耐圧を向上させることができ
る。
保護膜を形成する工程が不要となるので、ＭＥＳＦＥＴ
の製造工程を短縮することができる。
ゲート電極が得られるので、寄生抵抗が低減され、ＭＥ
ＳＦＥＴの高性能化を実現することができる。
の製造方法を示す基板の平面図である。
板の平面図である。
板の平面図である。
板の平面図である。
板の平面図である。
板の平面図である。
板の平面図である。
板の平面図である。
Claims (2)
- 【請求項１】 有機金属を用いた化学的気相成長法を用
いて化合物半導体基板上にＭＥＳＦＥＴのソース、ドレ
インを構成する半導体層を選択成長させることを特徴と
する電界効果トランジスタの製造方法。 - 【請求項２】 有機金属を用いた化学的気相成長法を用
いて前記半導体層上に高濃度半導体層を連続的に選択成
長させることを特徴とする請求項１記載の電界効果トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168090A JPH0521467A (ja) | 1991-07-09 | 1991-07-09 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168090A JPH0521467A (ja) | 1991-07-09 | 1991-07-09 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521467A true JPH0521467A (ja) | 1993-01-29 |
Family
ID=15861663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168090A Pending JPH0521467A (ja) | 1991-07-09 | 1991-07-09 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521467A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001455A2 (de) * | 1999-06-28 | 2001-01-04 | Institut Für Mikroelektronik Stuttgart | Chip mit räumlich vorstehenden mikroelektroden und verfahren zur herstellung eines solchen |
| US6916720B2 (en) | 1999-11-10 | 2005-07-12 | Hughes Electronics Corporation | Thin film devices and method for fabricating thin film devices |
-
1991
- 1991-07-09 JP JP3168090A patent/JPH0521467A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001455A2 (de) * | 1999-06-28 | 2001-01-04 | Institut Für Mikroelektronik Stuttgart | Chip mit räumlich vorstehenden mikroelektroden und verfahren zur herstellung eines solchen |
| WO2001001455A3 (de) * | 1999-06-28 | 2002-10-10 | Stuttgart Mikroelektronik | Chip mit räumlich vorstehenden mikroelektroden und verfahren zur herstellung eines solchen |
| US6916720B2 (en) | 1999-11-10 | 2005-07-12 | Hughes Electronics Corporation | Thin film devices and method for fabricating thin film devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0064829B1 (en) | High electron mobility semiconductor device and process for producing the same | |
| CN111415987B (zh) | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 | |
| US4716128A (en) | Method of fabricating silicon-on-insulator like devices | |
| JPH0521467A (ja) | 電界効果トランジスタの製造方法 | |
| JPH08186249A (ja) | 半導体装置及びその製造方法 | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| JPH05343666A (ja) | 集積回路トランジスタ | |
| KR960000384B1 (ko) | 에미터 재성장을 이용한 hbt소자의 제조방법 | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JP2796303B2 (ja) | 半導体集積回路の製造方法 | |
| JP2023124126A (ja) | 半導体素子の製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH0547797A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02199843A (ja) | 化合物半導体装置およびその製造方法 | |
| JP2023017508A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JPH0429225B2 (ja) | ||
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPH1064924A (ja) | 半導体装置、及びその製造方法 | |
| JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| KR20090098286A (ko) | 융기된 소스-드레인 구조를 갖는 반도체 소자 및 그 제조방법 | |
| JPH0758717B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH03220730A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090305 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090305 |
|
| R153 | Grant of patent term extension |
Free format text: JAPANESE INTERMEDIATE CODE: R153 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150305 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150305 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20150305 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150305 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150305 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150305 Year of fee payment: 16 |