JP3541324B2

JP3541324B2 - 半導体装置の製造方法

Info

Publication number: JP3541324B2
Application number: JP29886093A
Authority: JP
Inventors: 潤一西澤; 裕小山; プヲトカピョートル; 知行浜野
Original assignee: 財団法人半導体研究振興会
Priority date: 1993-10-21
Filing date: 1993-10-21
Publication date: 2004-07-07
Anticipated expiration: 2019-07-07
Also published as: JPH07122517A

Description

【０００１】
【産業上の利用分野】
本発明は半導体結晶表面処理方法に係り、特にＧａＡｓ等の化合物半導体結晶の結晶成長等の加工あるいは金属電極形成直前の表面処理方法に関する。
【０００２】
【従来の技術】
半導体結晶の結晶成長・エッチング加工あるいは金属電極形成の前処理は、その育成結晶の品質・界面欠陥密度及び金属半導体接触や拡散層の特性に極めて重要な影響を及ぼす。
【０００３】
結晶成長においては成長直前の表面処理方法の如何によって、結晶表面に酸化膜あるいは炭化膜の形成がある。その上に育成された結晶は甚だしい場合は単結晶の育成が困難となり、多結晶あるいは非晶質物質が堆積する場合もある。多結晶化等の極端な状況に至らない場合でも、育成結晶は界面の堆積異物質の影響を受け、欠陥の発生を余儀なくされる。
【０００４】
加えてＧａＡｓ等の化合物半導体結晶の場合は、上記異物質残存の影響の他に、例えばＧａとＡｓの組成の１：１からのずれ、すなわち表面ストイキオメトリのずれの問題が深刻である。光励起分子層エピタキシャル成長法等、原料ガスの結晶表面での表面反応が律速する成長機構を有する成長方法では、表面反応自体が表面ストイキオメトリに影響される可能性が指摘されており、表面ストイキオメトリの問題は更に重大である。
【０００５】
従来、ＭＢＥ（分子線エピタキシー）やＭＯＣＶＤ法等でＧａＡｓ等の結晶成長を行う場合、結晶成長に先立ち成長室内で６２０℃程度の高温でひ素分子線あるいはＡｓＨ_３雰囲気で加熱し、その後結晶成長を開始する表面処理方法が採用されていた。
【０００６】
あるいは、例えばプラズマＣＶＤによる堆積等の場合は、室温あるいは約２２０℃以下程度で高周波誘起水素プラズマを結晶成長前の基板結晶表面にさらし、その後成長を開始する方法が一般的である。その理由は、ＧａＡｓ等の化合物半導体結晶を表面ダメージ層を除去する目的あるいは素子作成のためにエッチング工程を経た場合に、数１０Ａ程度の極薄酸化膜層の残存は避けられないのが現状であるからである。
【０００７】
６２０℃程度の高温熱処理の場合は、表面ストイキオメトリのずれの影響が深刻である。発明者らの知見によれば表面ストイキオメトリばかりでなく、６２０℃３０分の真空中熱処理で実際にＧａＡｓ結晶が約５０Ａ程度分解して蒸発し膜厚が減少することも確認している。そのために、ＭＢＥ法（分子線エピタキシャル成長法）等によるＧａＡｓ等の化合物半導体結晶を用いた素子構造作成では、数μｍ程度のバッファ層と称する高濃度不純物添加成長層を基板結晶と素子構造の間に配置することが一般的である。実際に必要とする素子構造の厚さは高々１０００〜２０００Ａ程度以下である。従ってこのバッファ層厚みは、実際に必要な素子構造の少なくとも１０倍の厚さにも相当することになる。
【０００８】
ＭＢＥ法では、典型的なＧａＡｓ結晶成長温度は６２０℃付近である。従って、成長中断による影響も成長直前高温熱処理と同様に重大な問題となっており、多層膜成長の際に、成長中断時間を極短時間にする等の方策を取らざるを得なくなっている。
【０００９】
この化合物半導体にとって高温熱処理による損失は、成長温度条件がＭＢＥ法と同様かあるいはより過酷なＭＯＣＶＤ（有機金属気相成長方法）にもほぼそのままあてはまる。
【００１０】
近年の半導体集積回路は、高速動作・高集積度を追求するために、必然的に多層・極薄膜構造の素子構造となっている。数分子層程度の多層・極薄膜構造にとって、上記ＭＢＥ法で採用されている高温熱処理工程は致命的である。甚だしい場合は、表面酸化膜・炭化膜層除去のための高温熱処理によって、多層・薄膜構造が崩れる場合もある。
【００１１】
高周波誘起水素プラズマによる表面処理の場合は、加速された水素原子が結晶に与えるダメージがある。特に水素は質量が小さいために結晶深部まで到達し、照射損傷及びアクセプタ等の不活性化を与えることが知られている。
【００１２】
以上示した半導体基板結晶上の極薄酸化膜あるいは炭化物等の異物質の存在及び化合物半導体における表面ストイキオメトリのずれの問題は、結晶成長のみならずエッチング等の加工の際にも非常に問題となる。特に、低損傷・低温加工技術として今後益々重要となってくる光ガスエッチング等の表面反応過程を用いる加工技術では、表面の極薄異物質層の存在及び表面ストイキオメトリの問題は致命的である。
【００１３】
近年、半導体集積回路が高速動作を追求する上で更に問題となっている課題として、電極の接触抵抗の問題がある。素子寸法が微小化しているために、電極面積が減少し、もって従来得られていた同じ接触抵抗率でも接触抵抗値が増大するからである。例えば、Ｓｉ結晶に対する典型的な抵抗性金属電極材料であるＡｌの接触抵抗率は約２×１０^−６Ωｃｍ^２程度である。従って、例えばコンタクト面積が１μｍ角の場合には接触抵抗は２０Ωとなる。この接触抵抗率のまま０．１μｍ角のコンタクト面積の集積度回路に適用した場合、接触抵抗は２０ｋΩとなり、集積回路の動作速度を律速する致命的な値となってくる。従って低抵抗金属・半導体接触の形成の遅れが素子本体の動作速度を律速する場面が多い。加えて多層・極薄膜構造の素子構造には従来用いられていた厚い合金層を有する金属・半導体接触構造が採用できない。合金化するための熱処理により多層・極薄膜構造の秩序性が崩れてしまうことと、合金層が多層・極薄膜構造を貫通してしまうからである。
【００１４】
接触抵抗は金属・半導体接触のバリア高さと、半導体側の不純物濃度で決まる。半導体側の不純物濃度が高く、バリア高さが低いほど接触抵抗を低く出来る。半導体側の不純物濃度は、高々１０^１９〜１０^２０ｃｍ^−３程度である。しかも高濃度不純物添加に伴って結晶欠陥が発生し、結晶性が劣化する。従って、結晶性をある程度に保ちながら添加できる不純物濃度には自ずから限界がある。
【００１５】
一方、金属半導体接触のバリア高さは本来的な金属仕事関数と半導体電子親和力との差の他に、界面ストイキオメトリからのずれなどの欠陥状態、界面の介在物層の存在などに大きく影響される。本来的なバリアの他に、欠陥等の存在によるバリアが形成されるからである。
【００１６】
従来、ＧａＡｓなどの化合物半導体結晶の良好な金属半導体接触形成のための表面処理方法として、例えば硫化アンモニウム処理等が知られている。これは、表面を硫化アンモニウム水溶液に浸潤することによって硫黄で終端し、表面酸化物形成を防止する効果を有することが報告されている。また極薄いＳｅ蒸着層なども同様の効果を示すことが報告されている。これらの表面に本方法を実施することも、また効果が大きい。
【００１７】
【発明が解決しようとする課題】
本発明が解決しようとする課題をまとめると、従来技術である表面酸化物の熱処理による蒸発ではなく、ＧａＡｓ等の化合物半導体結晶の表面ストイキオメトリを保持しつつ、清浄表面を得ることが課題である。
【００１８】
【課題を解決するための手段】
本発明は、表面ストイキオメトリを保持しつつ清浄表面を得るために、最終表面処理に対応した最適な温度範囲・時間で高蒸気圧成分元素水素化物の雰囲気で試料を処理する。
【００１９】
【作用】
最適な温度より高温で熱処理することは、表面ストイキオメトリを劣化させ、最適な温度より低温で熱処理することは、最終表面処理後も表面に残存する酸化膜・炭化膜等を除去できない。加えて最適な温度より高温で熱処理することは、数分子層程度の極薄膜構造を破壊する。Ｖ族元素水素化物雰囲気で熱処理することで、表面ストイキオメトリを保持し、且つＶ族元素水素化物と表面酸化物等との表面反応で表面残存酸化物・炭化物の除去を雰囲気なしで処理する場合に比べてより低温で可能にする。最終表面処理に対応した最適な温度範囲・時間でＶ族元素水素化物の雰囲気で試料を加熱することによって、表面ストイキオメトリを保持しつつ清浄表面を与え、且つ極薄膜構造の破壊を生じない。
【００２０】
【実施例】
実施例１
成長層界面が素子の電気的特性に及ぼす影響を調べるために、溶液によってエッチングされたＧａＡｓ結晶上に、光励起分子層エピタキシャル成長法によってＧａＡｓ結晶成長を行い、ｐｉｎ接合特性を評価した。
【００２１】
用いた基板結晶は、Ｓｉを２×１０^１８ｃｍ^−３添加した水平ブリッジマン法によるｎ^＋結晶に、有機金属堆積法（ＭＯＣＶＤ法）によってｎ⁻成長層を約５０００Ａ成長したものである。ｎ⁻成長層のキャリア密度は約３×１０^１６ｃｍ^−３である。光容量測定法によれば、この成長層には過剰ひ素組成に起因するいわゆるＥＬ２準位は検出されない。
【００２２】
上記基板結晶は、例えば硫酸：過酸化水素：水＝１０：１：１００の溶液で約１５００Ａエッチングされる。エッチング速度は室温で約５００Ａ／分程度である。Ｘ線光電子分光法や熱離脱物質の質量分析測定によればこのエッチングによって結晶表面には数ｎｍ以下のＧａＡｓ酸化膜及び炭素を含む層が確認される。その後試料は希塩酸中に数秒浸潤され、純水置換及びイソプロピルアルコール乾燥を経て、真空予備排気室で予備排気された後、超高真空の分子層エピタキシャル成長室へ搬送される。成長室の真空度は１×１０^−９Ｔｏｒｒ程度である。
【００２３】
図２に光励起分子層エピタキシャル成長装置の概略図を示す。図中２１は超高真空成長室、２２〜２５は原料ガス導入ノズルである。ＧａＡｓの分子層エピタキシャル成長の場合には、例えばノズル２２はＡｓＨ_３、ノズル２３にはトリメチルガリウム（ＴＭＧ）あるいはトリエチルガリウム（ＴＥＧ）等の有機金属間化合物、そしてｐ型及びｎ型不純物として例えばＤＥＺｎ及びＤＥＳｅをノズル２４、２５に接続する。分子層エピタキシャル成長についてはここでは詳しくは触れないが、ある適切なガス導入条件のもとでＡｓＨ_３とＴＭＧ等を間欠的にＧａＡｓ基板上に導入することによって、ガス導入量によらずほぼＧａＡｓ単分子層が形成される。ｐ型あるいはｎ型不純物は、ＡｓＨ_３及びＴＭＧ等の導入シーケンスの適切なタイミングによってその置換位置を制御して導入することができる。２６は基板加熱のための赤外線ランプで、２７は光照射のための水銀ランプ等の紫外線光源である。基板結晶加熱は赤外線ランプ加熱に限らず、例えばセラミック下部加熱ヒータなども適用できる。２８は真空排気系で例えばターボ分子ポンプである。２９は真空計である。３０は超高真空成長室と赤外線ランプ加熱室とを隔てる例えば石英板による隔壁である。
【００２４】
上記化学的表面処理を行った基板結晶上にＴＥＧとＡｓＨ_３を用いてｉ層を形成し、その上にＤＥＺｎ添加ｐ型ＧａＡｓ成長層を形成し、ｐｉｎ構造のダイオードを形成した。ｉ層の成長層膜厚は１５ｎｍ・キャリア密度は約１×１０^１６ｃｍ^−３である。ｐ層は６×１０^１８ｃｍ^−３の成長層を２５ｎｍ成長した後ノンアロイコンタクトを形成するためのｐ^＋＋層（ｐ＝６×１０^１９ｃｍ^−３）を１０ｎｍ成長している。ｐ型電極はＴｉ／Ａｕ電極で電極形成後に熱処理を一切行っていない。基板温度は４２０℃である。
【００２５】
図３に上記構造で形成したｐｉｎダイオードのＩ−Ｖ特性を示す。良く知られているように、ｐｎ接合ダイオードの電流は拡散電流と再結合電流成分の和として得られる。
その電流密度はおおよそ次式によって表される。
【００２６】
【数１】

【００２７】
ここで、ｑは素電荷、Ｄは少数キャリアの拡散定数、τは少数キャリア寿命、ｎ_ｉは真性キャリア密度、Ｎは多数キャリア密度、Ｖは印加電圧、ｋはボルツマン定数、Ｔは絶対温度、Ｗは空乏層幅、σは再結合中心の少数キャリア捕獲断面積、Ｖ_ｔｈは熱速度、Ｎ_ｎｒは再結合中心密度を示す。再結合中心が多量に形成されると、より低電圧から電流が流れる。再結合電流値は再結合中心密度に比例するから、ある特定電流値での順方向電圧値は、再結合中心に関する指標を与えると考えられる。
【００２８】
図１に再成長直前の表面処理温度に対する１μＡでの順方向電圧値の変化を示す。表面処理中も水銀ランプによる紫外線照射を行っている。電極面積は１００μｍ^２である。ここで、順方向電圧が低いことは、再結合中心密度が高いことを示している。図１に明らかなように、約４８０℃付近で順方向電圧値が最大値を示し、再成長界面での再結合中心形成が抑制されることが分かる。再成長温度は４２０℃、表面処理中のＡｓＨ_３圧力は２×１０^−４Ｔｏｒｒであり、表面処理時間は３０分と一定である。
【００２９】
図４に、表面処理中に導入するＡｓＨ_３圧力に対する１μＡでの順方向電圧値の変化を示す。電極面積は１００μｍ^２である。処理温度は４８０℃で３０分間処理を行っている。順方向電圧値は６×１０^−４ＴｏｒｒのＡｓＨ_３圧力で最大値を示し、界面再結合中心の形成が効果的に抑制されていることが分かる。
【００３０】
図５に、表面処理時間に対する１μＡでの順方向電圧値の変化を示す。電極面積は１００μｍ^２である。図中５１は処理温度が５２０℃、５２は４８０℃である。ＡｓＨ_３圧力は２×１０^−４Ｔｏｒｒである。処理温度が高い場合、処理時間が長いほど順方向電圧が低くなり、界面再結合中心が導入されることを示している。従って処理温度が高いほどより短時間の処理が必要となることが分かる。ＸＰＳ及び質量分析による熱脱離スペクトル測定結果によれば、処理時間が長ければ長いほど及び処理温度が高いほど表面酸化物除去はより完全に行われている。このことは、本発明の表面処理が単に表面酸化物の蒸発による除去の効果だけではなく、ＡｓＨ_３と表面酸化物等との表面反応及び表面ストイキオメトリの制御を可能にしていることを示している。すなわち処理温度は高ければ高いほど良いのではない。
【００３１】
以上の様な再成長によるｉｐ成長層は例えば理想型ＳＩＴのゲート形成に用いる。理想型ＳＩＴはキャリア走行領域がキャリアの平均自由行程以下に設定されており、格子散乱の影響なしに走行するためにＴＨｚ領域に達する極めて高い周波数で動作する半導体デバイスである。また、ソース／真性ゲート間距離も極めて接近して設計されており、熱電子放射型ＳＩＴの構成となっているため、極めて高いｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ（ｇ_ｍ）が得られる。
【００３２】
図７に理想型ＳＩＴの試作工程を示す。ｎ^＋ＧａＡｓ基板結晶側をドレインとして構成した例である。はじめにｎ^＋ＧａＡｓ基板結晶７側から１５０ｎｍ程度のＳｅ添加ｎ^＋バッファ層６、１５０ｎｍのシリコンあるいは無添加によるｉ層５、１．６ｎｍのＺｎあるいはＣ添加ｐ^＋バリア層４、３０ｎｍのシリコンあるいは無添加ｉ層３、５０ｎｍのＳｅ添加ｎ^＋ソース領域２、３０ｎｍのＳｅ添加ｎ^＋＋高濃度不純物添加ソースコンタクト層１を分子層エピタキシャル成長法によって順次形成する。上記ｎｐｎ構造を形成する前にももちろん本発明の表面処理を行うことで特性が改善される。ｎ^＋ＧａＡｓ成長層のキャリア密度は約５×１０^１８ｃｍ^−３程度、ｐ^＋バリア層のキャリア密度は０バイアス電圧で完全に空乏化するように二次元キャリア密度が約２×１０^１２ｃｍ^−２程度となるように厚さに関係して設計される。またｎ^＋＋コンタクト層のキャリア密度はほぼ４×１０^１９ｃｍ^−３程度で、結晶性を損なわない範囲で出来るだけ高くすることが熱処理を行わずに金属半導体接触の接触抵抗を減少する上で望ましい。
【００３３】
上記ｎｐｎ構造を成長した後通常の例えばプラズマＣＶＤ技術によってシリコン窒化膜１０を約１００ｎｍ程度形成する。シリコン窒化膜形成温度は膜質を劣化させない範囲で出来るだけ低いほど望ましい。シリコン窒化膜を形成したｎｐｎ構造は通常のフォトリソグラフィ及びエッチング技術によってゲートメサ領域１１が形成される。ゲートメサ深さはメサ底部がドレイン側ｉ層の途中に存在するように設定される。また、ゲート／ソース間耐圧を大きくするために、図７に示すようにゲートメサ側壁部分にシリコン窒化膜を形成する構造も可能である。しかし、発明者の知見によれば、図８に示したように１５ｎｍ程度のｉ層１２の形成がトンネル確率を効果的に減少させるため側壁シリコン窒化膜がなくても良好なソース／ゲート耐圧特性を与えている。
【００３４】
その後、再成長によってゲート領域を形成するため分子層エピタキシャル成長装置にセットされ、本発明の表面処理を行う。例えばＡｓＨ_３を６×１０^−４Ｔｏｒｒ導入し３０分間４８０℃で表面処理を行う。その後基板温度を４２０℃に下げ、ＴＥＧ／ＡｓＨ_３系によって図８中１１、１２、１３、１４で示されるｎ^＋／ｉ／ｐ^＋／ｐ^＋＋のゲート領域を順次形成する。ｎ型不純物として例えばＤＥＳｅ導入によるＳｅを用い、ｐ型不純物として例えばＤＥＺｎ添加によるＺｎを用いる。ＤＥＳｅ及びＤＥＺｎはＡｓＨ_３導入の後ガスを導入するあるいはＡｓＨ_３とともに導入することで不純物添加特性を向上することが出来る。ｐ^＋＋ゲートコンタクト層のキャリア密度はＡｓＨ_３後にＤＥＺｎを導入する成長モードで６〜１０×１０^１９ｃｍ^−３に達する。ここでｎ^＋層１１は電流チャンネル領域で１〜数分子層のデルタ関数状の極薄成長層である。ＴＭＧあるいはＴＥＧとＡＳＨ_３を用いた分子層エピタキシャル成長法では、シリコン窒化膜上にはＧａＡｓ結晶が堆積しない。また順メサ及び逆メサ側壁面上の側壁被覆性も良好である。
【００３５】
電流チャンネル層の形成はこの構造による他、例えばＡｌＧａＡｓ成長層を用いたＭＩＳゲート構造による構成をとることで更に特性を向上できる。形成方法はＭＯＣＶＤ法でも分子層エピタキシャル成長法でもよいが、いずれにしてもｎｐｎ構造自体が極薄多層構造を有しているので、形成温度は出来るだけ低いことが望ましい。成長温度が低ければ低いほど後続プロセスは表面に対して敏感になり、再成長前の表面処理が重要になってくる。
【００３６】
このようにゲート領域を形成したのち、簡単な構造ではシリコン窒化膜を全面除去しリフトオフ工程でソース及びゲート電極を形成する。電極金属は例えばＴｉ／Ａｕを電子ビーム蒸着することで形成する。
【００３７】
実施例２
図６に塩素ガスを用いたＧａＡｓのガスエッチング装置概略図を示す。図中６１は試料台で、−１００℃〜６００℃程度まで加熱・冷却ができる。６２は紫外線照射用の光源で、高圧水銀ランプを用いている。６３は超高真空チャンバーでターボ分子ポンプで真空排気される。６４は塩素ガス導入ノズルである。６５はＡｓＨ_３導入ノズルである。この構成は塩素に限らずハロゲン系ガス例えばＢｒ_２によるガスエッチングでも適用できる。
【００３８】
ガスエッチングはシリコン窒化膜でパターン形成されたＧａＡｓに対して行われた。シリコン窒化膜のパターニングはレジストマスクでＣ_３Ｆ_８を用いたプラズマエッチングによって行った。プラズマエッチング後にはレジストは硬化するのでオゾン灰化によって除去した。その際、シリコン窒化膜上のレジスト及び窒化膜のプラズマエッチング中に露出したＧａＡｓ表面に飛散したレジスト由来の有機物も除去される。しかし露出したＧａＡｓ表面も酸化され強固なＧａＡｓ酸化物が形成される。しかしその厚さは２７０℃で紫外線を照射しながらオゾン灰化しても高々１０ｎｍ以下程度である。しかしこの酸化膜は塩素ガスエッチングに対して良好なマスクとなり、わずか数ｎｍ残存していてもＧａＡｓ結晶は全くエッチングされない。基板温度は６０℃で、導入塩素圧力は１×１０^−４Ｔｏｒｒである。通常オゾン灰化されたＧａＡｓ酸化膜は塩酸浸潤などによって除去してエッチングされるが、塩酸浸潤によっても空気中の移動などによって完全には除去される状態でエッチングチャンバー内にＧａＡｓ結晶が設置されないことが、ＸＰＳ等の測定結果から分かっている。この残存酸化物の存在がガスエッチングの再現性及びエッチング後の表面形状を劣化させる原因の一つとなっていた。ガスエッチングを行う前に、実施例１で示した方法によりＡｓＨ_３を導入しながら最適な条件で表面処理することにより、残存ＧａＡｓ酸化物の除去及び表面ストイキオメトリの制御が行われて、ガスエッチングの再現性が向上すると共に、良好なエッチング形状が形成された。
【００３９】
実施例３
ガスエッチングと同様な効果は、溶液によるエッチングでも得られている。メタノール中にＢｒ_２を滴下したブロムメタノール溶液は、古くからＧａＡｓ等化合物結晶の異方性エッチング液として使われている。特に（１１１）面を有する側壁形成が可能であり、且つ開口線幅でエッチング深さを規定できるため、現在でも内部ストライプ型（ＣＰＳ）レーザダイオードの形成等に用いられている。
【００４０】
ブロムメタノール溶液に対するマスク材料はシリコン窒化膜を用いた。線幅２μｍのラインアンドスペースのパターニングは、Ｃ_３Ｆ_８のプラズマエッチングによってレジストマスクで行う。プラズマエッチング後にはレジストは硬化するのでオゾン灰化によって除去した。その際、シリコン窒化膜上のレジスト及び窒化膜のプラズマエッチング中に露出したＧａＡｓ表面に飛散したレジスト由来の有機物も除去される。しかし露出したＧａＡｓ表面も酸化され強固なＧａＡｓ酸化物が形成される。しかしその厚さは２７０℃で紫外線を照射しながらオソン灰化しても高々１０ｎｍ以下程度である。この酸化物はブロムメタノール溶液に対しても良好なマスクとなり、わずか数ｎｍ残存していてもＧａＡｓ結晶は全くエッチングされない。この残存酸化物の存在がブロムメタノール溶液によるエッチングの再現性及びエッチング形状を劣化させる原因の一つとなっていた。ブロムメタノールエッチングを行う前に、実施例１で示した方法によりＡｓＨ_３を導入しながら最適な条件で表面処理することにより、残存ＧａＡｓ酸化物の除去及び表面ストイキオメトリの制御が行われて、ブロムメタノール溶液によるエッチングの再現性が向上すると共に、良好なエッチング形状が形成された。
【００４１】
【発明の効果】
以上述べたように、結晶成長においては本発明の表面処理方法を用いることにより界面再結合中心密度が小さな良好な再成長界面が形成され、表面反応を用いるガスエッチングあるいはブロムメタノール溶液によるエッチングにおいても、その再現性及び形状制御性が向上した。
【図面の簡単な説明】
【図１】再成長ｐｉｎ接合ダイオードの順バイアス電圧と成長直前表面処理温度との関係である。
【図２】光励起分子層エピタキシャル成長装置構成概略図である。
【図３】再成長ｐｉｎ接合ダイオードの順方向電流・電圧特性である。
【図４】再成長ｐｉｎ接合ダイオードの順バイアス電圧と成長直前表面処理中に導入したＡｓＨ_３圧力との関係である。
【図５】再成長ｐｉｎ接合ダイオードの順バイアス電圧と成長直前表面処理時間との関係である。
【図６】光励起ガスエッチング装置構成概略図である。
【図７】理想型ＳＩＴ製造工程を示す概略図である。
【図８】理想型ＳＩＴゲート構造を示す拡大図である。
【符号の説明】
１ｎ^＋＋ＧａＡｓソースコンタクト層
２ｎ^＋ソース領域
３，５，１２高抵抗・高純度ＧａＡｓ層
４ｐ^＋バリア層
６ｎ^＋ドレイン領域
７ｎ^＋ＧａＡｓ基板結晶
８再成長外部ゲート領域
９電極金属
１０絶縁膜
１１ｎ^＋極薄チャンネル領域
１３ｐ^＋ゲート領域
１４ｐ^＋＋ゲートコンタクト層
２１真空成長容器
２２〜２５原料ガス導入ノズルでそのうち一つはＡｓＨ_３が接続されている。
２６基板加熱用赤外線ランプ
２７，６２紫外線照射用光源
２８真空排気系
３１基板結晶支持サセプタ
５１基板温度５２０℃の場合の順方向電圧のＡｓＨ_３処理時間依存性
５２基板温度４８０℃の場合のＡｓＨ_３処理時間依存性
６１基板加熱・冷却サセプタ
６４塩素等のエッチング用ガス導入ノズル
６５ＡｓＨ_３導入ノズル

Claims

ＧａＡｓ結晶からなる半導体結晶の１×１０ ^−９Ｔｏｒｒ程度の超高真空プロセスにおいて、該プロセスより高温の４８０℃で、高蒸気圧成分元素であるＡｓの水素化物であるアルシンの最適な圧力である約６×１０ ^−４Ｔｏｒｒで最適時間である約３０分間熱処理し、しかるのちに前記プロセスを行なうことを特徴とする半導体装置の製造方法。
後続プロセス中にも該水素化物であるアルシンの雰囲気を維持する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。