JPH0244772A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0244772A
JPH0244772A JP19449988A JP19449988A JPH0244772A JP H0244772 A JPH0244772 A JP H0244772A JP 19449988 A JP19449988 A JP 19449988A JP 19449988 A JP19449988 A JP 19449988A JP H0244772 A JPH0244772 A JP H0244772A
Authority
JP
Japan
Prior art keywords
layer
film
semiconductor device
metal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19449988A
Other languages
English (en)
Inventor
Katsuhiko Mitani
三谷 克彦
Hiroshi Masuda
宏 増田
Chushiro Kusano
忠四郎 草野
Susumu Takahashi
進 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19449988A priority Critical patent/JPH0244772A/ja
Publication of JPH0244772A publication Critical patent/JPH0244772A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及びその製造方法に係り、特にm
−v属化合物半導体の基板又は半導体層を有する半導体
装置及びその製造方法に関する。
〔従来の技術〕
シリコンを用いた半導体集積回路装置では、バリアメタ
ルやコシタクトホールの埋め込み等の多層配線技術とし
て、特開昭59−72132にCVD法を用いたタング
ステンの選択堆積法が記載されている。この技術は、第
2図に示すようにシリコン層21の上に絶縁膜22を設
け、その開口部のシリコン層21の露出した部分に、タ
ングステンのハロゲン化物とシラン又はシラン化合物と
を用いて気相成長法によりタングステン膜23を選択的
に堆積させるものである。
〔発明が解決しようとする課題〕
上記従来技術は、化合物半導体層を有する半導体装置に
ついて選択的に金属膜を堆積することについては配慮さ
れておらず、化合物半導体層を用いた半導体装置の製造
において選択的に金属膜を堆積する技術が確立されてい
ないという問題があった。
本発明の目的は、m−v属化合物半導体層上に金属を選
択的に堆積してなる半導体装置及びその製造方法を提供
することにある。
〔課題を解決するための手段〕
上記目的は、(1)少なくとも■−■族化合物半導体層
を有する半導体装置において、該m−v族化合物半導体
層上にnすGeを主体とする層及び開口部を有する絶縁
物層を順次配置し、該絶縁物層の開口部において露出し
た上記ntGeを主体とする層表面に、金属ハロゲン化
物と還元ガスとを用いて気相成長法により金属膜を選択
的に形成してなることを特徴とする半導体装置、(2)
m−■族化合物半導体層上にn’Gsを主体とする層、
絶縁膜を形成し、該絶縁膜の一部を除去して開口部を設
け、該開口部において露出した上記n′?Geを主体と
する層表面に、金属ハロゲン化物と還元ガスを用いた気
相成長法により金属膜を選択的に形成する工程を少なく
とも有することを特徴とする半導体装置の製造方法によ
って達成される。
本発明に用いられる■−■族化合物半導体としては、G
aAs、InGaAs、AUG:lA8等が用いられる
。これらの半導体層上にはこの半導体とバンドギャップ
が近接し、H2を吸着し易い半導体、例えばGeを主体
とする層を形成する。この層はGeのみであっても他の
元素が添加されていてもよい。この層の上の絶縁膜の開
口部に選択的に金属膜を形成する。この金属膜は、金属
シリサイドを含む場合があって差し支えがない。原料の
金属ハロゲン化物と還元ガスとの比率、基板温度等の反
応条件によって、生成する金属と金属シリサイドの比は
異なる。気相成長(以下CVDと略)は常圧で行っても
よいが選択性が悪くなり、絶縁膜上にも金属膜が形成す
る傾向がみられるので減圧CVDで行うことが好ましい
。基板温度は、金属ハロゲン化物の種類にもよるが10
0〜500℃の範囲が好ましく、200〜450℃の範
囲がより好ましい。
また、金属ハロゲン化物としては、例えばタングステン
、モリブデン、チタン、タンタル、ニオブの弗化物及び
塩化物等を用いることができる。
また、還元ガスとしては例えばH2,PH,。
B、HG、SiH,,5iH3CQ、5iH2CI2.
l5iHCQ、、5iCn、、GeH4,GeH3CQ
GeH2CQ、、GaHCn3.GeCQ4のうち少な
くとも1つを用いることができる。
本発明によって形成した金属膜は、半導体装置のコレク
タ電極、エミッタ電極、ベース電極、ソース・ドレイン
電極として用いられる。
〔作用〕
m−v族化合物半導体層上に積層したGeを主体とする
層は、不純物を高濃度にドーピングできるため、金属と
の障壁も小さく、アロイしなくても良好なオーミック特
性が得られる。また、Geと化合物半導体との格子整合
が良く、電位障壁も小さい。それ故、Geを主体とする
層は化合物半導体層に対して良好なオーミックコンタク
ト層となる。
〔実施例〕
実施例 1 以下本発明の実施例1を第1図に示す工程断面を参照し
て具体的に説明する。
基板上にMBE法によるエピタキシャル技術を用いて、
n型G a A s層11(厚さ0.5μm、不純物(
Si)濃度5 X 10” cn−3)上に、n十〇e
層12(厚さo、1μmtμm的(As)濃度2 X 
102I′ex−3)を連続して積層する。しかる後、
CVD法でSin。
の絶縁膜13を形成し、該5in2膜の所望の箇所に開
口する。
次いで、CVD装置を用いて、H2を500scc+s
 。
WF、を5 secm流して、全ガス圧を約0.3mt
orrにし、タングステン膜14を堆積した。このとき
、基板温度は約300℃に設定した。タングステン膜1
4は選択性よく絶縁膜の開口部に堆積した。
ここでは、金属ハロゲン化物としてWF、を用いたが、
他のタングステン、モリブデン、チタン。
タンタル、ニオブの弗化物及び塩化物を用いることがで
きる。また、還元ガスとしてもH2の他にも例えばPH
,、B、H,、SiH4,SiH,CD。
SiH,CQ、、5iHC11,,5iCQ4.GeH
,。
GeH,CQ、GeH,CQ、、GeHCQ、。
GeC(t4のうち少なくとも1つを用いることができ
る。
またここでは、n”Ga層を介してGaAs層にオーミ
ックコンタクトをとっているがGaAs以外の化合物半
導体でもGeと格子整合が良ければ、同様に良好なオー
ミックコンタクトがとれることは言うまでもない。
実施例2 以下本発明をG a A s系へテロ接合バイポーラト
ランジスタのコレクタ電極形成に適用した実施例を第3
図に示す工程断面図を参照して説明する。
半絶縁性GaAs基板31上にMBE法によりn↑Ga
Asサブコレクタ層32(厚さ5000人、不純物(S
i)濃度5 XIO”ell−”)、n’Ge層33層
厚31000人、不純物(As)濃度1〜2 XIO”
am−3)、nGaAsコレクタ層34(厚さ6000
人、不純物(Si)濃度5 XIO”国−’)、p”G
aAsベース層35(厚さ1000人、不純物(Be)
濃度4X10’″an−3)。
nAQGaAsエミッタ層36(厚さ1000人、不純
物(SL)濃度5X10”n−3)、n’GaAsサブ
エミッタ層37(厚さ1000人、不純物(Si)濃度
5X10”cm−”)を順次積層成長する。しかる後、
通常のCVD技術及びリソグラフィ技術を用いてエミッ
タパターン形状に対応するSiN膜マスク38を形成し
く第3図(a))、不要なn”GaAsサブエミツタ層
37をドライエツチングで除去した後、Be等のP型不
純物をイオン注入し、赤外線を用いたフラッシュアニー
ルを施しpt外部ベース層39を形成する(第3図(b
))。
次いで、H及びBfのイオン注入により素子分離領域3
10及びベース・コレクタ分離領域311を形成する(
第3図(c))、次に5102膜312を被着してマス
クパターンを形成した後、塩素系ガスを用いたドライエ
ツチングによりコレクタコンタクト孔313を形成する
(第3図(d))、このときエツチングはn+Ge層3
3層面3表面的にとまる。
次に、実施例1で述べたタングステンの選択CVD法に
より、SiO□膜312の表面近傍までタングステン3
14を埋め込んだ(第3図(e))。
しかる後、通常のりソグラフィ技術とリフトオフ法によ
り、A u G aからなるエミッタ電極315とAu
Znからなるベース電極316を各々形成し、ヘテロ接
合バイポーラトランジスタを完成した(第3図(f) 
)。
本実施例によれば、コレクタコンタクト孔313を選択
的にタングステンで埋め込むことにより、ヘテロ接合バ
イポーラトランジスタのプレーナ化が歩留り良く実現で
きた。
〔発明の効果〕
本発明によれば、シリコン系半導体集積回路装置の多層
配線技術で必須になりつつある金属の選択的堆積技術が
、GaAs系集積回路装置においても適用できるので、
歩留りよく、信頼性の高い半導体装置を製造することが
できた。
【図面の簡単な説明】
第1図は、本発明の一実施例の半導体装置の部分断面図
、第2図は、従来の半導体装置の部分断面図、第3図は
、本発明の他の実施例の半導体装置の製造工程を示す断
面図である。 11−n型GaAs層 12・・・n中型Ge層 13・・・絶縁膜 14・・・タングステン膜 21・・・シリコン層 22・・・絶縁膜 23・・・タングステン膜 31・・・半絶縁性GaAs基板 32・・・n +G a A sコレクタ層33・・・
nfGe層 34・・・nGaAsコレクタ層 35−p’GaAsベース層 36−nAQ GaAsエミツタ層 37・・・ntGaAsサブエミッタ層38・・・Si
Nマスク 39・・・ダ外部ベース層 310・・・素子分離領域 311・・・ペースコレクタ分離領域 312・・・SiO2膜 313・・コレクタコンタクト孔 314・・・タングステン電極 315・・・エミッタ電極 316・・・ベース電極

Claims (1)

  1. 【特許請求の範囲】 1、少なくともIII−V族化合物半導体層を有する半導
    体装置において、該III−V族化合物半導体層上にn^
    +Geを主体とする層及び開口部を有する絶縁物層を順
    次配置し、該絶縁物層の開口部において露出した上記n
    ^+Geを主体とする層表面に、金属ハロゲン化物と還
    元ガスとを用いて気相成長法により金属膜を選択的に形
    成してなることを特徴とする半導体装置。 2、上記金属ハロゲン化物がタングステン又はモリブデ
    ンの弗化物であり、還元ガスがH_2、PH_3、B_
    2H_6、SiH_4、SiH_3Cl、SiH_2C
    l_2、SiHCl_3、SiCl_4、GeH_4、
    GeH_3Cl、GeH_2Cl_2、GeHCl_3
    、GeCl_4のうちの少なくとも1である請求項1記
    載の半導体装置。 3、III−V族化合物半導体層上にn^+Geを主体と
    する層、絶縁膜を形成し、該絶縁膜の一部を除去して開
    口部を設け、該開口部において露出した上記n^+Ge
    を主体とする層表面に、金属ハロゲン化物と還元ガスを
    用いた気相成長法により金属膜を選択的に形成する工程
    を少なくとも有することを特徴とする半導体装置の製造
    方法。 4、上記金属ハロゲン化物として、タングステン又はモ
    リブデンの弗化物を用い、還元ガスとしてH_2、PH
    _3、B_2H_6、SiH_4、SiH_3Cl、S
    iH_2Cl_2、SiHCl_3、SiCl_4、G
    eH_4、GeH_3Cl、GeH_2Cl_2、Ge
    HCl_3、GeCl_4のうち少なくとも1を用いる
    請求項3記載の半導体装置の製造方法。
JP19449988A 1988-08-05 1988-08-05 半導体装置及びその製造方法 Pending JPH0244772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19449988A JPH0244772A (ja) 1988-08-05 1988-08-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19449988A JPH0244772A (ja) 1988-08-05 1988-08-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0244772A true JPH0244772A (ja) 1990-02-14

Family

ID=16325535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19449988A Pending JPH0244772A (ja) 1988-08-05 1988-08-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0244772A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258217A (ja) * 1988-08-24 1990-02-27 Nippon Telegr & Teleph Corp <Ntt> 金属膜の形成方法
JPH05291286A (ja) * 1992-04-15 1993-11-05 Toshiba Corp ヘテロバイポーラトランジスタとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258217A (ja) * 1988-08-24 1990-02-27 Nippon Telegr & Teleph Corp <Ntt> 金属膜の形成方法
JPH05291286A (ja) * 1992-04-15 1993-11-05 Toshiba Corp ヘテロバイポーラトランジスタとその製造方法

Similar Documents

Publication Publication Date Title
US4966860A (en) Process for producing a SiC semiconductor device
US5110757A (en) Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition
WO2001004960A1 (fr) Dispositif semi-conducteur et procede de fabrication correspondant
JPH10135238A (ja) 半導体装置およびその製造方法
JPH0244772A (ja) 半導体装置及びその製造方法
JPS61188927A (ja) 化合物半導体装置
JPH04162431A (ja) 半導体装置の製造方法
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
JPH0529603A (ja) 半導体装置の製造方法
JP2707641B2 (ja) 半導体装置
JPH0666262B2 (ja) 半導体装置の製造方法
JPH09260293A (ja) 導電性パターンの形成方法
JPS6344725A (ja) 半導体装置の製造方法
JPS5933824A (ja) 半導体装置の製造方法
JP2592929B2 (ja) 光電子集積回路の製造方法
JP2789930B2 (ja) 半導体装置の製造方法
JPS5933846A (ja) 半導体装置の製造方法
JPH01296666A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH0547797A (ja) 電界効果トランジスタの製造方法
JPS632383A (ja) 電界効果トランジスタ
JPS5920464A (ja) 金属膜の選択成長方法
JPH05267321A (ja) バイポーラトランジスタおよびその製造方法
JPH0621079A (ja) 半導体装置
JPH02114520A (ja) 半導体装置の製造に使用する拡散マスク
JPS6329569A (ja) 半導体装置の製造方法および基板