JPH09260293A - 導電性パターンの形成方法 - Google Patents
導電性パターンの形成方法Info
- Publication number
- JPH09260293A JPH09260293A JP10878496A JP10878496A JPH09260293A JP H09260293 A JPH09260293 A JP H09260293A JP 10878496 A JP10878496 A JP 10878496A JP 10878496 A JP10878496 A JP 10878496A JP H09260293 A JPH09260293 A JP H09260293A
- Authority
- JP
- Japan
- Prior art keywords
- type
- germanium
- sige
- substrate
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
ｅからなる導電性パターンを基材選択的に５００℃以下
の低温で形成することを可能にする。 【構成】 基材上にパターン状に形成された導電性基材
上に、ドーパントガスを含むハロゲン化ゲルマニウムと
シラン類を原料ガスとする熱ＣＶＤ法を用いて、５００
℃以下の温度で選択的に低抵抗のＳｉＧｅからなる導電
性パターンを形成する。
Description
層、電極とのオーミック層、配線などに用いる導電性パ
ターンを基材上に形成する方法に関する。
ｉ系電子デバイスには、整合層、電極とのオーミック
層、あるいは配線の形成のために、ｐ型あるいｎ型に制
御された低抵抗のＳｉ系半導体層が広く用いられてい
る。この半導体層の形成にあたって、必要とする特定の
部分にのみ選択的に半導体層を形成することができれば
デバイス作製におけるプロセス行程の短縮と素子の微細
化に伴う信頼性、歩留まりの向上に極めて有効である。
こうした考えから、基材に単結晶Ｓｉを用いる高温プロ
セスを利用する半導体プロセスでは、ＨＣＩを含むハロ
シラン類を原料とするＣＶＤ技術によって選択的に特定
の部分にのみに半導体層を形成することが行なわれてい
る。
薄膜トランジスタや太陽電池をはじめとする大面積電子
デバイスの作製では材料作製に５００℃以下の低温プロ
セスを必要とするため、特定の部分にのみ選択的にＳｉ
系半導体層を形成することが困難である。このため、一
般に、これらの半導体層の形成には、各種ＣＶＤ技術等
を用いてまず均一に半導体層を形成した後、フォトリソ
グラフィ技術を用いてレジスト層をパターニングし、こ
れをマスクとするエッチング等との組み合わせによっ
て、特定の部分にのみ半導体層を形成することが行なわ
れる。このため、デバイス作製の際の工程数が増えるば
かりでなく、素子の信頼性や歩留まりを損ねる要因の一
つとなっている。
であった５００℃以下の低温において、電子デバイスの
接合層、電極とのオーミック層、素子間の配線などに用
いる低抵抗の半導体層を特定の基材上にのみ選択的に形
成する方法を提供することを目的とする。
果、ハロゲン化ゲルマニウムとシラン類との熱ＣＶＤに
おいて、従来結晶質Ｓｉ／ＳｉＯ２系、例えばＳｉＯ２
でパターニングされたＳｉ基板などＳｉ基材においての
み見出されていたＳｉＧｅの選択成長が、ガラス、窒化
ケイ素、あるいは、酸化ケイ素などの非晶質基材上、あ
るいは、サファイヤをはじめとする絶縁性結晶質基材上
にパターン状に形成された各種無機導電性基材を用いて
も同様にＳｉＧｅをパターニングされた基材上にのみ選
択的に成長することができることを見出した。さらに、
当該熱ＣＶＤ技術において、原料ガスに半導体プロセス
で用いられるジボラン、フォスフィン、アルシン等のド
ーパントガスを添加しておくことによって、ｐ型あるい
はｎ型に制御された低抵抗のＳｉＧｅを堆積できること
を確認した。この知見をもとに、前述の導電性材料でパ
ターニングされた基材を用いて、ドーピングガスを含む
原料ガスによる熱ＣＶＤ法によりＳｉＧｅの堆積を行な
うことによって、従来困難であった５００℃以下の低温
において、パターニングされた導電性の基材上にのみ選
択的にｐ型あるいはｎ型に制御された低抵抗のＳｉＧｅ
からなる導電性パターンを容易に形成する技術を確立し
た。
で、ジボラン、フォスフィン、アルシン等のドーパント
ガスを含むハロゲン化ゲルマニウムとシラン類を原料と
する熱ＣＶＤ法を用いて、基材上にパターン状に形成さ
れた導電性の基材上にｐ型あるいはｎ型に制御された低
抵抗のＳｉＧｅを選択的に形成することを特徴とする導
電性パターンの形成方法である。
ＳｉＧｅの堆積には、フッ化ゲルマニウムや塩化ゲルマ
ニウムなどのハロゲン化ゲルマニウムとその還元に有効
なシラン、ジシラン、あるいはそのハロゲン誘導体を原
料ガスに用いることが重要である。この場合、原料ガス
は、Ｈｅ、Ａｒ、窒素などの不活性ガスや水素などで希
釈して用いることが出来る。希釈ガスを選ぶことによっ
て、選択的なＳｉＧｅの堆積が実現できる堆積温度や反
応圧力などの作製条件の範囲を制御することが可能とな
る。原料ガスの流量比によって堆積するＳｉＧｅの組成
をかえることができるが、ジシラン、フッ化ゲルマニウ
ムを原料に用いる場合、その流量比（ジシラン／フッ化
ゲルマニウム）は０．５〜４０が適当であり、好ましく
は０．５〜２０とすることが望ましい。本ＣＶＤ系に見
られる選択成長性は、表面での原料ガスの選択的な活性
化が重要な役割を果たしていると考えられ、表面近傍で
の熱によるホモジニアスな原料ガスの分解が誘起される
条件では選択性が消失する。したがって、選択性の実現
にあたっては、基材の選択が重要であるとともに、膜の
成長条件、特に表面近傍での原料ガス間の反応を支配す
る堆積温度および反応圧力が重要なパラメータとなる。
該ＣＶＤ系の膜堆積には２５０〜３００℃以上の堆積温
度を必要とするが、選択的な成長が実現できる温度領域
は、一般的に比較的低い温度領域、５００℃以下に限ら
れる。また、反応圧力は堆積温度との関係で選択される
が、一般的な傾向として、表面近傍での反応が支配的と
なる圧力の高い条件では選択性は失われ、数＋Ｔｏｒｒ
以下の低圧ほど選択的な堆積が起こりやすい。
としてジボランが有効である。キャリア濃度は、ジボラ
ンの流量（シラン類に対し１０ｐｐｍ〜１０％）によっ
て制御可能であるが、導電率が１０Ｓ／ｃｍ程度（キャ
リア濃度が１０１７〜１８ｃｍ−３）の場合には本系の
固有の特徴からドーピングガスを用いなくとも作製が可
能である。一方、ｎ型ＳｉＧｅの作製には、ｎ型ドーパ
ントガスを用いる必要があり、フォスフィン、アルシン
が有効である。導電率、キャリア濃度は、同様にドーパ
ントガスの流量（シラン類に対し１０ｐｐｍ〜１０％）
によって制御することができる。
導電性基材、例えば、アルミニウム、クロム、タングス
テン、ニッケル、銅、銀、金などの金属やその合金のほ
か、ＩＴＯ、酸化スズなどの一部の導電性酸化物から選
ぶことができる。酸化物の場合、それを構成する金属酸
化物がシラン類によって一部還元されてできる金属が同
様の膜の成長を促すことが考えられる。これらの基材を
パターン状に前記基材上に形成することによって、選択
的にＳｉＧｅからなる該導電性パターンを形成すること
ができるが、これは、形状は特にパターンに限られるわ
けではない。
するが、これらによって限定されるものではない。
ルミニウム薄膜をパターン状に形成した基板を用いて、
フッ化ゲルマニウムとジシランをそれぞれ２．７ｓｃｃ
ｍおよび２０ｓｃｃｍ、希釈のためにＨｅを３００ｓｃ
ｃｍ反応容器に流し、圧力を０．４５ｔｏｒｒ、基板温
度を３２５℃で２０分堆積を行なったところ、アルミニ
ウム上にのみ選択的にＳｉＧｅが０．３８μｍ堆積し
た。堆積膜はｐ型で導電率は１０〜１５Ｓ／ｃｍであっ
た。さらに、基板温度を変化させて成長を行なったとこ
ろ、３７５℃までは選択成長性が維持され、基板温度が
４００℃では非選択的なＳｉＧｅ膜の堆積が見られた。
膜厚は、３５０℃では０．５５μｍ、３７５℃では１．
１μｍであった。膜厚が大きくなるにつれて導電率が上
昇する傾向は見られるが、いずれの膜も電気特性に大き
な変化が見られなかった。
た基板を用いて実施例１と同じ条件で膜を成長したとこ
ろ、アルミニウム上にのみ選択的にＳｉＧｅが０．４μ
ｍ堆積した。基板材質をＳｉＯ２からガラスに代えて
も、膜の電気特性を含む選択性成長の特性には大きな違
いは見られなかった。
って形成したＳｉＯ２上にクロム薄膜をパターン状に形
成した基板を用いて膜の堆積を行なったところ、クロム
上にのみ選択的に０．１７μｍのＳｉＧｅが堆積した。
堆積膜の導電率は実施例１と同様であった。さらに、基
板温度を変化させて成長を行なったところ、３７５℃ま
では選択成長性が維持され、基板温度が４００℃では非
選択的なＳｉＧｅ膜の堆積が見られた。膜厚は、３５０
℃では０．３５μｍ、３７５℃では０．７μｍであっ
た。いずれの膜も電気特性には大きな違いは見られなか
った。
ン状に形成したガラス基板を用いて膜を成長したとこ
ろ、０．２μｍのＳｉＧｅ膜が選択的にクロム上に堆積
した。堆積膜の電気特性は、実施例１と同じであった。
ルミニウム薄膜をパターン状に形成した基板を用いて、
フッ化ゲルマニウムとジシランをそれぞれ２ｓｃｃｍ、
１５ｓｃｃｍ、ｎ型ドーパントガスとしてジシランに対
しフォスフィン濃度を１０００ｐｐｍ、希釈のためにＡ
ｒを３００ｓｃｃｍ反応容器に流し、圧力を１ｔｏｒ
ｒ、基板温度を３５０℃で２０分堆積を行なったとこ
ろ、アルミニウム上にのみ選択的にＳｉＧｅが０．６μ
ｍ堆積した。膜はｎ型で、導電率は４５Ｓ／ｃｍであっ
た。
ジボランを１０００ｐｐｍ含むジシランを用いてＣＶＤ
を行なったところ、アルミニウム上にのみＳｉＧｅ膜が
０．５μｍ堆積した。堆積膜はｐ型で、導電率は２２Ｓ
／ｃｍであった。
下の低温で、ｐ型またはｎ型に制御された低抵抗ＳｉＧ
ｅを導電性の基材上に選択的に堆積することによって導
電性パターンを形成する方法である。これは、従来、大
面積デバイスの作製などに用いられる５００℃以下の低
温プロセスでは実現が困難であった選択成長技術によっ
て、特定の部分にのみ選択的にＳｉ系低抵抗半導体層を
形成することを可能にするものである。これによって、
デバイスの接合層、活性層と電極をつなぐオーミック
層、配線などを、膜成長とこれに引き続くフォトリソグ
ラフィとエッチングプロセスによらないで形成すること
を可能にするもので、電子デバイスの作製に新たな発展
をもたらすきわめて有益な発明である。
（上）およびクロム上（下）に選択的に形成されたＳｉ
Ｇｅ膜の電子顕微鏡写真である。平坦に見える部分がＳ
ｉＧｅの堆積が見られないＳｉＯ２部分である。
Claims (3)
- 【請求項１】 ハロゲン化ゲルマニウムとシラン類を原
料とする熱ＣＶＤ技術によって、基材に該基材とは異な
るパターン状に形成された基材上にのみ選択的に、ｐ型
あるいはｎ型ＳｉＧｅからなる導電性パターンを形成す
る方法 - 【請求項２】 前記基材がガラス、酸化ケイ素、窒化ケ
イ素から選ばれる非晶質基材、あるいは無機絶縁性材料
からなる結晶質基材からなる請求項１記載の方法 - 【請求項３】 前記パターン状に形成された基材が無機
導電性材料である請求項１記載の方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10878496A JP4093604B2 (ja) | 1996-03-25 | 1996-03-25 | 導電性パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10878496A JP4093604B2 (ja) | 1996-03-25 | 1996-03-25 | 導電性パターンの形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008016029A Division JP4739356B2 (ja) | 2008-01-28 | 2008-01-28 | 導電性パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260293A true JPH09260293A (ja) | 1997-10-03 |
| JP4093604B2 JP4093604B2 (ja) | 2008-06-04 |
Family
ID=14493401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10878496A Expired - Fee Related JP4093604B2 (ja) | 1996-03-25 | 1996-03-25 | 導電性パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4093604B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291352B1 (en) | 1997-10-14 | 2001-09-18 | U.S. Philips Corporation | Method of manufacturing a semiconductor device |
| US6958253B2 (en) * | 2001-02-12 | 2005-10-25 | Asm America, Inc. | Process for deposition of semiconductor films |
| US8921205B2 (en) | 2002-08-14 | 2014-12-30 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| CN104795316A (zh) * | 2015-04-17 | 2015-07-22 | 上海华虹宏力半导体制造有限公司 | 一种集成电阻的制造方法 |
-
1996
- 1996-03-25 JP JP10878496A patent/JP4093604B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291352B1 (en) | 1997-10-14 | 2001-09-18 | U.S. Philips Corporation | Method of manufacturing a semiconductor device |
| KR100595068B1 (ko) * | 1997-10-14 | 2006-07-03 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 장치 제조 방법 |
| US6958253B2 (en) * | 2001-02-12 | 2005-10-25 | Asm America, Inc. | Process for deposition of semiconductor films |
| US7186582B2 (en) | 2001-02-12 | 2007-03-06 | Asm America, Inc. | Process for deposition of semiconductor films |
| US8921205B2 (en) | 2002-08-14 | 2014-12-30 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| CN104795316A (zh) * | 2015-04-17 | 2015-07-22 | 上海华虹宏力半导体制造有限公司 | 一种集成电阻的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4093604B2 (ja) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007535147A5 (ja) | ||
| JPH03278466A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP6702268B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2008524863A (ja) | マイクロ結晶シリコンを有する薄膜太陽電池及び積層体を製造する方法 | |
| JPS6170716A (ja) | シリコン薄膜ピエゾ抵抗素子の製造法 | |
| TWI732976B (zh) | 形成矽化物的方法 | |
| JP4093604B2 (ja) | 導電性パターンの形成方法 | |
| JP6005361B2 (ja) | 半導体材料の選択堆積方法 | |
| JP4739356B2 (ja) | 導電性パターン | |
| JP3320180B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04245419A (ja) | 半導体基板の製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JPH0467655A (ja) | 半導体装置およびその製造方法 | |
| JP2003197636A (ja) | 薄膜半導体素子およびその製造方法 | |
| TWI841312B (zh) | 具有接觸結構的半導體元件及其製備方法 | |
| JPS6298747A (ja) | 半導体装置の製造方法 | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| KR100632619B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH02308526A (ja) | 半導体装置の製造方法 | |
| KR100273716B1 (ko) | 반도체 소자의 제조방법 | |
| JPS61131434A (ja) | 半導体装置の製造方法 | |
| JP3112796B2 (ja) | 化学気相成長方法 | |
| JPH04369218A (ja) | 半導体装置の製造方法 | |
| JPH02299268A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060613 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |