TWI841312B - 具有接觸結構的半導體元件及其製備方法 - Google Patents

具有接觸結構的半導體元件及其製備方法 Download PDF

Info

Publication number
TWI841312B
TWI841312B TW112110693A TW112110693A TWI841312B TW I841312 B TWI841312 B TW I841312B TW 112110693 A TW112110693 A TW 112110693A TW 112110693 A TW112110693 A TW 112110693A TW I841312 B TWI841312 B TW I841312B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
gate
impurity region
conductive
Prior art date
Application number
TW112110693A
Other languages
English (en)
Other versions
TW202414754A (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202414754A publication Critical patent/TW202414754A/zh
Application granted granted Critical
Publication of TWI841312B publication Critical patent/TWI841312B/zh

Links

Images

Abstract

本申請揭露一種接觸結構、一種半導體元件，以及該半導體元件的製備方法。該半導體元件包括一基底；一雜質區，設置於該基底中；一中介導電層，設置於該雜質區上；一底部導電層，設置於該中介導電層上；一導電封蓋層，設置於該底部導電層上；一頂部導電層，設置於該導電封蓋層上。該中介導電層、該底部導電層、該導電封蓋層及該頂部導電層配置成一接觸結構。該底部導電層包括鍺或矽鍺。該底部導電層包括一n型摻雜物或一p型摻雜物。

Description

具有接觸結構的半導體元件及其製備方法
本申請案主張美國第17/953,046號專利申請案之優先權（即優先權日為「2022年9月26日」），其內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件及其製備方法，特別是關於一種具有接觸結構的半導體元件及其製備方法。
半導體元件應用於各種領域，如個人電腦、行動電話、數位相機及其他電子元件。半導體元件的尺寸不斷地縮小，以滿足日益增長的計算能力需求。然而，在縮小尺寸的製程中出現各種問題，並且此種問題在不斷增加。因此，在實現提高品質、產量、性能及可靠性以及降低複雜性方面仍然存在挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露的一個方面提供一種接觸結構，包括一中介導電層；設置於該中介導電層上的一底部導電層；設置於該底部導電層上的一導電封蓋層；以及設置於該導電封蓋層上的一頂部導電層。該底部導電層包括鍺或矽鍺。該底部導電層包括一n型摻雜物或一p型摻雜物。
本揭露的另一個方面提供一種半導體元件，包括一基底；設置於該基底中的一雜質區；設置於該雜質區上的一中介導電層；設置於該中介導電層上的一底部導電層；設置於該底部導電層上的一導電封蓋層；設置於該導電封蓋層上的一頂部導電層。該中介導電層、該底部導電層、該導電封蓋層及該頂部導電層配置成一接觸結構。該底部導電層包括鍺或矽鍺。該底部導電層包括一n型摻雜物或一p型摻雜物。
本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底；在該基底中形成一雜質區；在該雜質區上形成一底部導電層；使用一p型摻雜物或一n型摻雜物對該底部導電層執行一植入製程；執行一退火製程，以在該雜質區與該底部導電層之間形成一中介導電層；在該底部導電層上形成一導電封蓋層；以及在該導電封蓋層上形成一頂部導電層。該中介導電層、該底部導電層、該導電封蓋層及該頂部導電層配置成一接觸結構。該底部導電層包括鍺或矽鍺。
由於本揭露的半導體元件的設計，藉由採用包含鍺的底部導電層，可以減少接觸結構的電阻。因此，包括接觸結構的半導體元件的性能可以得到改善。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
下面的揭露內容提供許多不同的實施例，或實例，用於實現所提供主張的不同特徵。為了簡化本揭露內容，下文描述元件和安排的具體例子。當然，這些只是例子，並不旨在具限制性。例如，在接下來的描述中，第一特徵在第二特徵上的形成可以包括第一和第二特徵直接接觸形成的實施例，也可以包括第一和第二特徵之間可以形成附加特徵的實施例，因而使第一和第二特徵可以不直接接觸。此外，本揭露可能會在各種實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或配置之間的關係。
此外，空間相對用語，如"下面"、"之下"、"下"、"之上"、"上"等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。
應該理解的是，當一個元素或層被稱為"連接到"或"耦合到"另一個元素或層時，它可以直接連接到或耦合到另一個元素或層，或者可能存在中間的元素或層。
應該理解的是，儘管這裡可以用用語第一、第二等來描述各種元素，但這些元素不應受到這些用語的限制。除非另有說明，這些用語僅用於區分一個元素和另一個元素。因此，例如，下面討論的第一元素、第一元件或第一部分可以被稱為第二元素、第二元件或第二部分，而不偏離本揭露內容的教導。
除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的用語如"相同"、"相等"、"平面”或"共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製備製程而發生的可接受的變化範圍內，包含幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語"實質上"在這裡可以用來反映這一含義。例如，被描述為    "實質上相同"、"實質上相等"或"實質上平面"的項目可以是完全相同、相等或平面的，也可以是在可接受的變化範圍內相同、相等或平面的，例如由於製備製程而可能發生的變化。
在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的元件，而光電元件、發光顯示元件、半導體電路及電子元件都包括在半導體元件的範疇內。
應該注意的是，在本揭露的描述中，之上(或上方)對應於方向Z的箭頭方向，之下(或下方)對應於方向Z的箭頭的相反方向。
應該注意的是，在本揭露內容的描述中，用語"以形成"、 "被形成"和"形成"可以指並包括創建、構建、圖案化、植入或沉積元素、摻雜物或材料的任何方法。形成方法的例子可包括但不限於原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋塗、擴散、沉積、生長、植入、光學微影、乾蝕刻和濕蝕刻。
應該注意的是，在本揭露內容的描述中，此處指出的功能或步驟可能以不同於圖中指出的順序發生。例如，連續顯示的兩個圖事實上可能實質上是同時執行的，或者有時可能以相反的循序執行，這取決於所涉及的功能或步驟。
圖1是流程圖，例示本揭露一個實施例之半導體元件1A的製備方法10。圖2至圖12是剖示圖，分別例示本揭露一個實施例之半導體元件1A的製備流程。
參照圖1及圖2，在步驟S11，可以提供基底111，並在基底111中形成雜質區113。
參照圖2，基底111可以包括一塊狀(bulk)半導體基底，由至少一種半導體材料組成。塊狀半導體基底可以包含，例如，一元素(elementary)半導體，如矽或鍺；一化合物半導體，如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦，或其他III-V族化合物半導體或II-VI族化合物半導體；或其組合。
在一些實施例中，基底111可以包括一絕緣體上的半導體結構，該結構從下到上包括一處理基底、一絕緣體層及一最上面的半導體材料層。處理基底及最上面的半導體材料層可以包含上述塊狀半導體基底相同的材料。絕緣體層可以是一結晶或非結晶的介電材料，如一氧化物及/或氮化物。例如，絕緣體層可以是一介電氧化物，如氧化矽。又例如，絕緣體層可以是一介電氮化物，如氮化矽或氮化硼。再例如，絕緣體層可以包括介電氧化物與介電氮化物的堆疊，如按任何順序，氧化矽與氮化矽或氮化硼的堆疊。絕緣體層的厚度可以在大約10奈米(nm)到200奈米之間。
應該注意的是，用語"大約"修改所採用的成分、組分或反應物的數量是指可能發生的數值數量的變化，例如，透過用於製造濃縮物或溶液的典型測量與液體處理常式。此外，測量程序中的疏忽錯誤、用於製造組合物或執行方法的成分的製造、來源或純度的差異等都可能產生變化。在一個方面，用語"大約"是指報告數值的10%以內。在另一個方面，用語"大約"是指報告數值的5%以內。然而，在另一個方面，用語"大約"是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
在一些實施例中，基底111可包含，例如，摻雜多晶矽、摻雜多晶鍺或摻雜多晶矽鍺。在一些實施例中，基底111可以包括實質上沒有氧及氮的矽及/或鍺。在這方面，"實質上沒有氧及氮"的特徵在原子基礎上具有小於2%、小於1%或小於0.5%的氧及氮。在一些實施例中，基底111可以主要包括矽、鍺或矽鍺。如本文所使用的，關於一層的組成， "主要包括"是指所述元素在原子基礎上占所述材料的95%以上、98%以上、99%以上或99.5%以上。
參照圖2，雜質區113可以藉由使用，例如，一種n型摻雜物的植入製程形成在基底111中。n型摻雜物可以被添加到一本徵(intrinsic)半導體中，以對本徵半導體貢獻自由電子。在一含矽的基底中，n型摻雜物(即雜質)，例如，包括但不限於銻、砷及磷。在一些實施例中，雜質區113的摻雜物濃度可在大約1E19原子/cm^3到大約1E21原子/cm^3之間；儘管在本揭露中也可採用小於或大於上述範圍的其他摻雜物濃度。在一些實施例中，植入製程可以採用，例如，一p型摻雜物。用語"p型摻雜物"是指一種雜質，當被添加到一本徵半導體材料中時，會造成價電子的不足。在一含矽的半導體材料中，p型摻雜物，例如，包括但不限於，硼、鋁、鎵及/或銦。
參照圖1及圖3至圖5，在步驟S13，可在雜質區113上形成底部導電層101，並在雜質區113與底部導電層101之間形成中介導電層103。
參照圖3，第一介電層121可以形成在基底111上以覆蓋雜質區113。在一些實施例中，第一介電層121可以包含，例如，氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、一漩塗式低k介電層、一化學氣相沉積低k介電層或其組合。在一些實施例中，第一介電層121可以包括一自平坦化材料，如一漩塗式玻璃或一漩塗式低k介電材料，如SiLK™。在一些實施例中，第一介電層121的製作技術可以包含一沉積製程，包括，例如，化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或漩塗式塗層。在本實施例中，第一介電層121包含氧化矽。
參照圖3，可以沿著第一介電層121形成接觸開口121O，以曝出雜質區113的一部分。接觸開口121O的製作技術可以包含一光學微影製程及隨後的一開口蝕刻製程。在一些實施例中，在開口蝕刻製程期間，第一介電層121對雜質區113的蝕刻率比可在大約100：1到大約1.05：1之間、大約15：1到大約2：1之間、或大約10：1到大約2：1之間。
參照圖4，底部導電層101可以形成在接觸開口121O及雜質區113上。詳細地說，底部導電層101可以選擇性沉積於雜質區113上而不是第一介電層121上。在一些實施例中，底部導電層101可以包含，例如，鍺。在一些實施例中，底部導電層101可以包括鍺的一原子百分比大於或等於50%。在這方面，底部導電層101可以被描述為"富鍺層"。在一些實施例中，底部導電層101中鍺的原子百分比可以大於或等於60%、大於或等於70%、大於或等於80%、大於或等於90%、大於或等於95%、大於或等於98%、大於或等於99%或大於或等於99.5%。換言之，在一些實施例中，底部導電層101主要包括鍺。
在一些實施例中，底部導電層101的製作技術可以包含一沉積製程。在一些實施例中，沉積製程可包括一反應性氣體，包括一鍺前趨物及/或氫氣。在一些實施例中，鍺前趨物可主要包括鍺烷。在一些實施例中，鍺前趨物可包括鍺烷、二鍺烷、異丁基鍺烷、氯鍺烷或二氯鍺烷中的一種或多種。在一些實施例中，氫氣可做為鍺前趨物的一載體或稀釋劑。在一些實施例中，反應性氣體可主要包括鍺烷及氫氣。在一些實施例中，反應性氣體中鍺烷的莫耳百分比(molar percentage)可在大約1%到大約50%之間、大約2%到大約30%之間、或大約5%到大約20%之間。
在一些實施例中，在沉積製程期間，可以保持要沉積的中間半導體元件的溫度。該溫度可被稱為基底溫度。在一些實施例中，基底溫度可在大約300℃到大約800℃之間、大約400℃到大約800℃之間、大約500℃到大約800℃之間、大約250℃到大約600℃之間、大約400℃到大約600℃之間、或大約500℃到大約600℃之間。在一些實施例中，基底溫度可以是大約540℃。
在一些實施例中，在沉積製程期間，可以保持用於沉積底部導電層101的製程腔室(chamber)的壓力。在一些實施例中，壓力保持在大約1托(Torr)到大約300托之間、大約10托到大約300托之間、大約50托到大約300托之間、大約100托到300托之間、大約200托到大約300托之間、或大約1托到大約20托之間。在一些實施例中，壓力可保持在大約13托。
在一些實施例中，沉積的選擇性可以大於或等於5、大於或等於10、大於或等於20、大於或等於30，或大於或等於50。在一些實施例中，在第一介電層121上觀察到沉積之前，底部導電層101可以在雜質區113上沉積到一定的厚度。
應該注意的是，在本揭露的描述中，用語"選擇性在第一特徵上沉積一層，而不是在第二特徵上沉積一層"等，是指在第一特徵上沉積一第一量的層，在第二特徵上沉積一第二量的層，其中第一量的層大於第二量的層，或者在第二特徵上沒有沉積層。沉積製程的選擇性可以表示為生長率的倍數。例如，如果一表面的沉積速度是另一表面的二十五倍，則該製程將被描述為具有25:1的選擇性或簡單的25。在這方面，更高的比率表示更具選擇性的沉積製程。
在這方面使用的用語"而不是"並不意味著一特徵在另一特徵之上的物理方向，而是指化學反應的熱力學或動力學特性與一特徵相對於另一特徵的關係。例如，選擇性地將鍺層沉積在矽表面而不是介電質表面上，意味著鍺層沉積在金屬表面上，而較少或沒有鍺層沉積在介電質表面上；或者相對於介電質表面上鍺層的形成，矽表面上鍺層的形成在熱力學上或動力學上是有利的。
在一些實施例中，在底部導電層101的製備之前，可以執行一預清洗製程，如濕蝕刻或乾蝕刻，以去除污染物。在一些實施例中，濕蝕刻製程可以利用氨水或氟化氫溶液。在一些實施例中，乾蝕刻製程可以是一電漿蝕刻製程，並且可以利用含氟或氫的蝕刻劑。預清洗製程不會實質上去除雜質區113的任何部分。
參照圖4，可以對底部導電層101執行一植入製程。植入製程可以採用n型摻雜物或p型摻雜物。n型摻雜物可以包括但不限於銻、砷及/或磷。p型摻雜物可包括，但不限於，硼、鋁、鎵及/或銦。在一些實施例中，底部導電層101的摻雜物濃度與雜質區113的摻雜物濃度可以實質上相同。在一些實施例中，底部導電層101的摻雜物濃度與雜質區113的摻雜物濃度可以不同。
參照圖5，可以執行一退火製程以啟動雜質區113及底部導電層101。退火製程的製程溫度可在大約800℃到大約1250℃之間。退火製程可以有一製程持續時間，在大約1毫秒到大約500毫秒之間。退火製程可以是，例如，一快速熱退火，一鐳射尖峰退火，或一閃光燈退火。在退火製程之後，中介導電層103可以形成在底部導電層101與雜質區113之間。
參照圖5，在一些實施例中，中介導電層103的底面103BS可以在垂直高度VL1處，低於雜質區113的頂面113TS(即，基底111的頂面)。中介導電層103的頂面103TS可以在垂直高度VL2處，高於雜質區113的頂面113TS。
應該注意的是，在本揭露的描述中，位於沿Z軸最高垂直高度的元素(或特徵)的表面被稱為元素(或特徵)的頂面。元素(或特徵)的表面位於沿Z軸的最低垂直高度，被稱為元件(或特徵)的底部表面。
參照圖5，在一些實施例中，中介導電層103的厚度T1對底部導電層101的厚度T2的厚度比可在大約0.01到大約0.15之間、大約0.02到大約0.10之間、或大約0.02到大約0.06之間。
參照圖1及圖6至圖11，在步驟S15，可以在底部導電層101上形成導電封蓋層105。
參照圖6，導電封蓋層105可以共形地形成在底部導電層101上、接觸開口121O中以及第一介電層121的頂面上。在一些實施例中，導電封蓋層105可以包含，例如，鎢、釕、鉬或其合金。在一些實施例中，導電封蓋層105可包含金屬氮化物，如氮化鎢、氮化鈦或其他適用的導電金屬氮化物。在本實施例中，導電封蓋層105包含氮化鎢。在一些實施例中，導電封蓋層105的製作技術可以包含，例如，低能量物理氣相沉積、化學氣相沉積、原子層沉積或其他適用的沉積製程。例如，在本實施例中，包含氮化鎢的導電封蓋層105是藉由原子層沉積形成。
通常，原子層沉積可以在預定的製程條件下，將兩種(或多種)不同的源氣體逐一交替供應到製程物件上，致使化學物種在單個原子層上被吸附到製程物件上，並透過表面反應沉積到製程物件上。例如，第一及第二源氣體被交替地提供到製程物件，使其沿表面流動，因此使第一源氣體中含有的分子吸附到表面，第二源氣體中含有的分子與來自第一源氣體的吸附分子發生反應，形成厚度為單分子層的薄膜。反復執行上述製程步驟，以獲得具有所需厚度的層。
在本實施例中，形成導電封蓋層105的原子層沉積可藉由以下步驟執行。首先，提供硼烷以在底部導電層101的表面、接觸開口121O及第一介電層121的頂面沉積硼原子。提供氬氣以清除系統，並提供氟化鎢以用鎢原子代替沉積的硼原子。供應氬氣以清除系統，然後供應氨氣使鎢原子與氮原子反應，因而形成由氮化鎢形成的導電封蓋層105。隨後，供應氬氣以清除剩餘氣體。這些步驟可以反復執行，以形成具有理想厚度的導電封蓋層105。在一些實施例中，每種氣體的流速可以是，例如，大約400標準立方釐米/分鐘(sccm)到600sccm之間。在一些實施例中，形成導電封蓋層105的原子層沉積可在大約1mTorr到100Torr之間的壓力下執行，並可在低於600℃的溫度下執行。
參照圖7，犧牲填充層501可以形成在導電封蓋層105上並完全填充接觸開口121O。在一些實施例中，犧牲填充層501可以包含，例如，一漩塗式材料或間隙填充材料。在一些實施例中，漩塗式材料可以是一碳基材料。在一些實施例中，間隙填充材料可以是一介電材料。
參照圖8，犧牲填充層501可以凹陷到一垂直高度處，該高度低於第一介電層121的頂面。例如，對於包含漩塗式材料的犧牲填充層501，可以藉由一乾蝕刻製程進行蝕刻，該製程可以利用一電漿蝕刻製程，並且可以利用一種含氫或氮或氧的蝕刻劑。在乾蝕刻製程間，犧牲填充層501對導電封蓋層105的蝕刻率比可以在大約100:1到大約1.05:1之間、大約15:1到大約2:1之間、或大約10:1到大約2:1之間。
或者，在一些實施例中，在沉積圖7中的犧牲填充層501之後，可以執行一平面化製程，例如化學機械研磨，以去除犧牲填充層501及第一介電層121的頂面以上的導電封蓋層105的至少一部分。隨後，可以執行一蝕刻製程以將犧牲填充層501凹陷到低於第一介電層121的頂面的垂直高度。在蝕刻製程期間，犧牲填充層501對導電封蓋層105的蝕刻率比可以在大約100:1到大約1.05:1之間、大約15:1到大約2:1之間、或大約10:1到大約2:1之間。
參照圖9，導電封蓋層105的部分可以藉由一第一修剪製程去除。第一修剪製程可以是一蝕刻製程。在一些實施例中，在第一修剪製程期間，導電封蓋層105對犧牲填充層501的蝕刻率比可在大約100:1到大約1.05:1之間、大約15:1到大約2:1之間、或大約10:1到大約2:1之間。在一些實施例中，在第一修剪製程期間，導電封蓋層105對第一介電層121的蝕刻率比可在大約100:1與大約1.05:1之間、大約15:1與大約2:1之間、或大約10:1與大約2:1之間。在第一修剪製程之後，導電封蓋層105可以包括兩個向上延伸並設置於接觸開口121O上的突起部分105P。兩個突起部分105P的頂面與犧牲填充層501的頂面可以實質上共面。
參照圖10，剩餘的犧牲填充層501可以用類似於圖8所示的蝕刻製程去除，其描述在此不再重複。
參照圖11，兩個突起部分105P的去除技術可以包含一第二修剪製程。在一些實施例中，第二修剪製程可以是，例如，一濕蝕刻製程或一乾蝕刻製程。在一些實施例中，第二修剪製程可以是，例如，採用氧、氟或氯基氣體的蝕刻製程。
參照圖1及圖12，在步驟S17，可以在導電封蓋層105上形成頂部導電層107，以配置成接觸結構100。
參照圖12，頂部導電層107可以包含一電性導電材料，例如金屬。在一些實施例中，頂部導電層107可以包括一種金屬，選自鎢、釕及鈷組成的組。在一些實施例中，頂部導電層107的製作技術可以包含一選擇性沉積方法。在一些實施例中，頂部導電層107的製作技術可以包含化學氣相沉積或物理氣相沉積。通常，任何適合的前趨物都可用於形成頂部導電層107。例如，包含鎢的頂部導電層107的前趨物可以包括，但不限於六氯化鎢，六溴化鎢，碘化鎢(IV)或六氟化鎢。
在一些實施例中，頂部導電層107中包含的金屬可以與導電封蓋層105中所包含用於形成金屬氮化物的金屬相同。例如，頂部導電層107可包含鎢，而導電封蓋層105可以包含氮化鎢。
在一些實施例中，在頂部導電層107的沉積之前，可以執行一預清洗製程。在一些實施例中，在頂部導電層107的沉積之前的預清洗製程可以包括一電漿處理，例如，氫氣電漿。
在一些實施例中，可以執行一平面化製程，例如化學機械研磨，直到曝出第一介電層121的頂面，以去除多餘的材料，並為後續處理步驟提供一個實質上平坦的表面。
參照圖12，中介導電層103、底部導電層101、導電封蓋層105及頂部導電層107共同配置成接觸結構100。
藉由採用包含鍺的底部導電層101，接觸結構100的電阻可以被降低。因此，包括接觸結構100的半導體元件1A的性能可以得到改善。
圖13是流程圖，例示本揭露另一個實施例之半導體元件1B的製備方法20。圖14至圖20是剖示圖，分別例示本揭露另一個實施例之半導體元件1B的製備流程。
參照圖13及圖14，在步驟S21，可以提供基底111，可以在基底111中形成雜質區113，可以在基底111上形成第一介電層121，可以形成接觸開口121O以曝出雜質區113，並且可以執行一凹陷製程以在雜質區113中形成凹陷113R。
參照圖14，在一些實施例中，可以用類似於圖2所示的程序來提供基底111，其描述在此不再重複。
在一些實施例中，基底111可以包括在基底111頂部的一磊晶材料，如磊晶矽、磊晶鍺或磊晶矽鍺。磊晶材料的製作技術可以包含一沉積製程，該製程包括將基底111的頂面曝於至少含有一矽源及一載氣的沉積氣體中。
詳細地說，沉積製程可以藉由將包含基底111的製程腔室調整到一預定的溫度及壓力開始。溫度可根據特定進行的製程做調整。在一些實施例中，製程腔室的溫度可保持在大約250℃到大約1000℃、大約500℃到大約800℃、或大約550℃到大約750℃的範圍內。進行沉積製程的適當溫度可以取決於用於沉積磊晶材料的特定前趨物。在一些實施例中，製程腔室的壓力通常可保持在大約0.1托到大約200托、或大約1托到大約50托的的範圍內。在沉積製程期間，壓力可能會有波動，但通常保持恒定。
在製程腔室被調整到適當的溫度及壓力後，基底111可以曝於含有矽源及載氣的沉積氣體中，以形成磊晶材料。在一些實施例中，基底111可以曝於沉積氣體中的時間為大約0.5秒到大約30秒、大約1秒到大約20秒、或大約5秒到大約10秒。沉積製程的具體曝露時間可以根據沉積製程中使用的特定前趨物、溫度及壓力來確定。
在一些實施例中，矽源通常可以以大約5sccm到大約500sccm、大約10sccm到大約300sccm、或大約50sccm到大約200sccm的速率提供到製程腔室中。例如，矽源可以以大約100sccm的速度提供到製程腔室中。
在一些實施例中，矽源可包括矽烷、鹵代矽烷及/或有機矽烷。在一些實施例中，矽烷可包括矽烷(SiH 4)及經驗式為Si xH (2x+2)的高階矽烷，如乙矽烷(Si 2H 6)、丙矽烷(Si 3H 8)及四矽烷(Si 4H 10)，以及其他。在一些實施例中，鹵代矽烷可包括經驗式為X' ySi xH (2x+2-y)的化合物，其中X'為F、Cl、Br或I，如六氯乙矽烷(Si 2Cl 6)、四氯矽烷(SiCl 4)、二氯矽烷(Cl 2SiH 2)及三氯矽烷(Cl 3SiH)。在一些實施例中，有機矽烷可包括經驗式為R ySi xH (2x+2-y)的化合物，其中R為甲基、乙基、丙基或丁基，如甲基矽烷((CH 3)SiH 3)、二甲基矽烷((CH 3) 2SiH 2)、乙基矽烷((CH 3CH 2)SiH 3)、甲基乙矽烷((CH 3)Si 2H 5)、二甲基乙矽烷((CH 3) 2Si 2H 4)、及六甲基乙矽烷((CH3) 6Si 2)。
矽源與載氣一起被提供到製程腔室中。在一些實施例中，載氣的流速可從大約1slm(標準升/分鐘)到大約100slm、從大約5slm到大約75slm、或從大約10slm到大約50slm。在本實施例中，載氣的流速可以是，例如、大約25slm。
載氣可以根據所使用的前驅物(例如，矽源)及/或沉積製程期間的製程溫度做選擇。通常情況下，載氣在整個沉積製程中是相同的。然而，一些實施例可以在沉積製程期間使用不同的載氣。在一些實施例中，載氣可以包括氮氣、氫氣、氬氣、氦氣或其組合。在一些實施例中，可以優選一惰性載氣，包括氮氣、氬氣、氦氣或其組合。
在磊晶材料形成後，可以用一清除氣體或載氣沖洗製程腔室，及/或用真空泵對製程腔室進行抽空。清除及/或抽空製程可以去除多餘的沉積氣體、反應副產品及其他污染物。
在一些實施例中，用於沉積磊晶材料的沉積氣體可至少包括矽源及載氣，並可包括至少一種次級元素源，如鍺源及/或碳源。在一些實施例中，沉積氣體可更包括一摻雜物化合物，以提供摻雜物的來源，如硼、砷、磷、鎵及/或鋁。
參照圖14，雜質區113、第一介電層121及接觸開口121O可以用類似於圖2及圖3中說明的程序形成在基底111中，其描述在此不再重複。
參照圖14，可以執行凹陷製程，以去除雜質區113的一部分，並將接觸開口121O延伸至雜質區113。接觸開口121O的延伸部分可被稱為凹陷113R。在一些實施例中，凹陷製程可以是一蝕刻製程。蝕刻製程可以是一等向性蝕刻製程，如一濕蝕刻製程或一非等向性蝕刻製程，如一乾蝕刻製程。在一些實施例中，在凹陷製程期間，雜質區113對第一介電層121的蝕刻率比可在大約20:1到大約1.05:1之間、大約15:1到大約2:1之間、或大約10:1到大約2:1之間。
參照圖13及圖15，在步驟S23，可以在雜質區113上形成中介導電層103。
參照圖15，中介導電層103可以包含，例如，矽鍺。在一些實施例中，中介導電層103的製作技術可以包含一磊晶製程，包括將凹陷113R曝於矽源、鍺源及載氣中。可以提供類似於圖14中所示的矽源，其描述在此不再重複。
鍺源與矽源及載氣一起被添加到製程腔室中，以形成包括一矽鍺材料的中介導電層103。鍺源可以以大約0.1sccm到大約20sccm，大約0.5sccm到大約10sccm、或大約1sccm到大約5sccm的速率提供到製程腔室中。在一些實施例中，鍺源的流速可以是，例如、大約2sccm。
在一些實施例中，鍺源可以包括，例如，鍺烷(GeH 4)、高階鍺烷及有機鍺烷。在一些實施例中，高階鍺烷可以包括經驗式為Ge xH (2x+2)的化合物，如二鍺烷(Ge 2H 6)、三鍺烷(Ge 3H 8)及四鍺烷(Ge 4H 10)，以及其他。在一些實施例中，有機鍺烷可以包括例如甲基鍺烷((CH 3)GeH 3)、二甲基鍺烷((CH 3) 2GeH 2)、乙基鍺烷((CH 3CH 2)GeH 3)、甲基二鍺烷((CH 3)Ge 2H 5)、二甲基二鍺烷((CH 3) 2Ge 2H 4)及六甲基二鍺烷((CH 3) 6Ge 2)。
在一些實施例中，中介導電層103中的鍺濃度可在大約1原子%(at%)到大約30原子%的範圍內，例如、大約20原子%。鍺的濃度可以在中介導電層103內分級。例如，鍺的濃度可以分級，在中介導電層103的下部的鍺濃度比中介導電層103的上部的高。
參照圖15，中介導電層103的底面103BS可以在垂直高度VL1處，低於雜質區113的頂面113TS。中介導電層103的頂面103TS可以在垂直高度VL2處，高於雜質區113的頂面113TS。
參照圖13及圖16，在步驟S25，可以在中介導電層103上形成底部導電層101。
參照圖16，底部導電層101可以形成在中介導電層103上與接觸開口121O中。底部導電層101可以用類似於圖4所示的程序來形成，其描述在此不再重複。
參照圖13及圖17，在步驟S27，可以在底部導電層101上形成導電封蓋層105。
參照圖17，導電封蓋層105可以用類似於圖6至圖11所示的程序形成，其描述在此不再重複。
參照圖13及圖18至20，在步驟S29，可以在導電封蓋層105上形成頂部導電層107，以配置成接觸結構100。
參照圖18，成核部分107-1可以共形地形成在導電封蓋層105上、接觸開口121O中及第一介電層121的頂面上。後續說明的塊體部分107-3可以形成在成核部分107-1上，其中成核部分107-1與塊體部分107-3共同配成頂部導電層107。
參照圖18，成核部分107-1及塊體部分107-3可以包括鎢。鎢在積體電路元件中可以有特別的用途，因其在高溫製程中具有熱穩定性，製程溫度可以達到900℃或更高。此外，鎢是一種高折射率的材料，具有良好的抗氧化性及較低的電阻率。
在一些實施例中，成核部分107-1可以是一薄的共形層，用於促進隨後在其上塊狀材料(即，塊體部分107-3)的製備。與底層導電封蓋層105的共形可能是支持高品質沉積的關鍵。在一些實施例中，成核部分107-1的製作技術可以包含一脈衝成核層方法。
在脈衝成核層方法中，反應物(例如，還原劑或前趨物)的脈衝可以按順序注入並從反應腔室中清除，通常藉由反應物之間的清除氣體的脈衝來清除。第一反應物可以被吸附在基底上(例如，導電封蓋層105)，可用於與下一反應物反應。製程以循環的方式重複，直到達到所需的厚度。應該注意的是，脈衝成核層方法通常可以藉由其較高的操作壓力範圍(大於1托)及較高的週期生長速度(每週期大於1個單層膜的生長)來與原子層沉積做區別。在脈衝成核層方法期間的腔室壓力可以從大約1托到大約400托。
在一些實施例中，形成成核部分107-1的反應物可以是，例如，一含矽還原劑與一含鎢前趨物。導電封蓋層105最初可以曝於含矽還原劑，然後曝於含鎢前趨物，以形成成核部分107-1。對含矽還原劑與含鎢前趨物的曝露可定義為一循環，並可重複執行，直到達到成核部分107-1的理想厚度。
已經發現矽烷及相關化合物能很好地吸附在金屬氮化物表面，如在一些積體電路應用中做為阻障層材料的氮化鈦及氮化鎢。任何適合的矽烷或矽烷衍生物都可做為含矽還原劑，包括矽烷的有機衍生物。通常認為，矽烷以一自限性(self-limiting)方式吸附在基底表面，形成名義上的矽烷物種單層。因此，吸附物種的數量在很大程度上與矽烷的用量無關。
在一些實施例中，曝於含矽還原劑期間的基底溫度可在大約200℃到大約475℃之間、大約300℃到大約400℃之間、或大約300℃。在一些實施例中，曝於含矽還原劑期間的腔室壓力可在大約1托到大約350托之間，或固定在40托左右。曝露時間(或脈衝時間)可部分取決於劑量及腔室條件而變化。在一些實施例中，導電封蓋層105被曝出，直到表面被至少一飽和的矽烷物種充分而均勻地覆蓋。在一些實施例中，可以單獨提供含矽還原劑。在一些實施例中，含矽還原劑可與一載氣一起提供，如氬氣或氬氫混合物。
在一些實施例中，一旦導電封蓋層105被矽烷物種充分覆蓋，含矽還原劑的流動就可以停止。可以執行一清除製程，以清除導電封蓋層105表面附近的殘留氣體反應物。清除製程可以用一載氣來執行，如氬氣、氫氣、氮氣或氦氣。
在一些實施例中，含鎢前趨物可包括六氟化鎢、六氯化鎢或六羰基鎢。在一些實施例中，含鎢前趨物可以包括不含氟的有機金屬化合物，如MDNOW(甲基環戊二烯-二羰基亞硝醯鎢)及EDNOW(乙基環戊二烯-二羰基亞硝醯鎢)。在一些實施例中，含鎢前趨物可以在一稀釋氣體中提供，伴有氬氣、氮氣、氫氣或其組合等氣體。
在一些實施例中，曝於含鎢前趨物期間的基底溫度可在大約200℃到大約475℃之間、大約300℃到大約400℃之間、或大約300℃。在一些實施例中，曝於含鎢前趨物期間的腔室壓力可在大約1托到大約350托之間。含鎢前趨物的劑量及基底曝露時間(或脈衝時間)將根據許多因素而變化。通常，曝露可以執行到吸附的矽烷物種透過與含鎢前趨物的反應充分消耗，以產生成核部分107-1。此後，可以停止含鎢前趨物的流動，用載氣如氬氣、氫氣、氮氣或氦氣執行一清除製程。
另外，在一些實施例中，形成成核部分107-1的反應物可以是，例如，一含硼還原劑與一含鎢前趨物。導電封蓋層105可以首先曝於含硼還原劑，然後曝於含鎢前趨物，以形成成核部分107-1。對含硼還原劑與含鎢前趨物的曝露可定義為一循環，並可重複執行，直到達到成核部分107-1的理想厚度。
在一些實施例中，含硼還原劑可以是，例如，硼烷、二硼烷、三硼烷或含氫的鹵化硼(例如，BF 3，BCl 3)。含鎢前趨物可以是與上述含鎢前趨物類似的材料，其描述在此不再重複。在一些實施例中，含硼還原劑可在一稀釋氣體中提供，伴有氬氣、氮氣、氫氣、矽烷或其組合等氣體。例如，二硼烷可由一稀釋源 (例如，5%的二硼烷與95%的氮氣)提供。在一些實施例中，曝於含硼還原劑期間的基底溫度可在大約200℃到大約475℃之間、大約300℃到大約400℃之間、或大約300℃。在一些實施例中，曝於含硼還原劑期間的腔室壓力可在大約1托到大約350托之間。在一些實施例中，一旦含硼還原劑沉積到足夠的厚度，含硼還原劑的流動就可以停止。可以用氬氣、氫氣、氮氣或氦氣等載氣執行一清除製程。
在曝於含硼還原劑後，可以再將中間的半導體元件曝於含鎢前驅物。製程與曝於含矽還原劑後曝於含鎢前趨物的製程相似，在此不再重複描述。
在一些實施例中，可以在形成成核部分107-1之前，使用曝於含硼還原劑與含鎢前趨物對導電封蓋層105執行一預處理。預處理可包括二硼烷。
在一些實施例中，示範性資料顯示，基於二硼烷的成核部分107-1可在形成成核部分107-1的初始階段產生具有更大晶粒尺寸的鎢。相反，基於矽烷的成核部分107-1可以在形成成核部分107-1的初始階段產生具有較小晶粒尺寸的鎢。亦即，在矽烷成核部分107-1上形成的塊體部分107-3可以有較少或沒有缺陷，如縫隙及空隙。
或者，成核部分107-1的製作技術可以包含依次曝於含矽還原劑、含鎢前趨物、含硼還原劑與含鎢前趨物。曝露的四個步驟可以被定義為一循環。整個四步驟循環可以重複執行，以形成具有所需厚度的成核部分107-1。在製程的一種變化中，循環的前兩個步驟(依次曝於含矽還原劑與含鎢前趨物)可以在與含硼還原劑接觸之前重複一次或多次。在另一種變化中，循環的最後兩個步驟(依次曝於含硼還原劑與含鎢前趨物)可以在前兩個步驟完成後重複一次或多次。
另外，在一些實施例中，形成成核部分107-1的反應物可以是，例如，一含鍺還原劑與一含鎢前趨物。導電封蓋層105可以首先曝於含鍺還原劑，然後曝於含鎢前趨物，以形成成核部分107-1。在一些實施例中，含鍺還原劑可以是鍺烷，例如Ge nH n+4、Ge nH n+6、Ge nH n+8、以及Ge nH m，其中n是1至10的整數，並且n是與m不同的整數。也可以使用其他含鍺化合物，例如，烷基鍺烷、烷基鍺、氨基鍺烷、碳鍺烷及鹵鍺烷。含鎢前趨物可以是與上述含鎢前趨物相似的材料，其描述在此不再重複。
參照圖19，塊體部分107-3可以形成在成核部分107-1上，並完全填充接觸開口121O。塊體部分107-3的製作技術可以包含，例如，物理氣相沉積、原子層沉積、分子層沉積、化學氣相沉積、原位自由基輔助沉積、金屬有機化學氣相沉積、分子束磊晶、濺鍍、電鍍、蒸鍍、離子束沉積、電子束沉積、鐳射輔助沉積、化學溶液沉積，或其任何組合。
例如，塊體部分107-3使用化學氣相沉積的沉積可包括將一含鎢前趨物與一共反應劑(如一還原劑)流到(或引入)包括成核部分107-1的中間半導體元件上。製程壓力例如可在大約10托到大約500托之間。基底溫度例如可在大約250℃到大約495℃之間。含鎢前趨物可以是，例如，六氟化鎢、氯化鎢或六羰基鎢。還原劑可以是，例如，氫氣、矽烷、乙矽烷、肼、二硼烷或鍺烷。
在一些實施例中，塊體部分107-3的鎢的晶粒尺寸可以大於30奈米、大於50奈米、大於70奈米、大於80奈米、大於85奈米，或大於87奈米。在一些實施例中，塊體部分107-3可以包括α相鎢。
參照圖20，可以執行一平面化製程，例如化學機械研磨，直到曝出第一介電層121的頂面，以去除多餘的材料，為後續處理步驟提供一個實質上平坦的表面，並同時在接觸開口121O中及導電封蓋層105上形成頂部導電層107。
圖21至圖24是剖示圖，分別例示本揭露一些實施例之半導體元件1C、1D、1E、1F。
參照圖21，半導體元件1C可以具有與圖12中所示類似的結構。圖21中與圖12中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
參照圖21，半導體元件1C可以包括設置於基底111中的隔離層115。隔離層115可以定義基底111的主動區。雜質區113設置於基底111的主動區中。在一些實施例中，隔離層115可以包含，例如，氧化矽、氮化矽、氮氧化矽或氮化矽氧化物。
應該指出的是，在本揭露的描述中，氮氧化矽是指含有矽、氮及氧的物質，其中氧的比例大於氮的比例。氮化矽氧化物是指含有矽、氧及氮的物質，其中氮的比例大於氧的比例。
參照圖22，半導體元件1D可以具有與圖12中所示類似的結構。圖22中與圖12中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
參照圖22，半導體元件1D可以包括在基底111中並且彼此分開的複數個雜質區113。半導體元件1D可以包括設置於基底111上、在複數個雜質區113之間、並與接觸結構100相鄰的第一閘極結構310。第一閘極結構310可包括第一閘極介電層311、第一閘極導電層313、第一閘極封蓋層315及複數個第一閘極間隙子317。
參照圖22，第一閘極介電層311可以設置於基底111上與複數個雜質區113之間。在一些實施例中，第一閘極介電層311可以包含，例如，氧化矽。在一些實施例中，第一閘極介電層311可包含一高k材料，如氧化鑭、氧化鋁鑭、氧化鋯、氧化矽鋯、氮氧化矽鋯、氧化鋁或其組合。
參照圖22，第一閘極導電層313可以設置於第一閘極介電層311上。在一些實施例中，第一閘極導電層313可包含，例如，摻雜多晶矽、摻雜多晶鍺、摻雜多晶矽鍺或其他適用的導電材料。
參照圖22，第一閘極封蓋層315可以設置於第一閘極導電層313上。在一些實施例中，第一閘極封蓋層315可以包含，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物或其他適用的絕緣材料。
參照圖22，複數個第一閘極間隙子317可以設置於第一閘極介電層311的側壁、第一閘極導電層313的側壁及第一閘極封蓋層315的側壁上。在一些實施例中，複數個第一閘極間隙子317可包含與第一閘極封蓋層315相同的材料，但不限於此。在一些實施例中，複數個第一閘極間隙子317可包含，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物或其他適用的絕緣材料。
參照圖22，接觸結構100可以具有類似於圖2至圖12或圖14至圖19中所示的結構，其描述在此不再重複。
參照圖23，半導體元件1E可以具有與圖22所示類似的結構。圖23中與圖22中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
參照圖23，半導體元件1E可以包括在基底111中並且彼此分開的複數個雜質區113。半導體元件1E可包括設置於基底111上、在複數個雜質區113之間、並與接觸結構100相鄰的第二閘極結構320。第二閘極結構320可包括複數個第二閘極絕緣層321、第二閘極介電層323、第二閘極調整層325及第二閘極導電層327。
參照圖23，第二閘極介電層323可以設置於基底111上與複數個雜質區113之間。第二閘極介電層323可以具有一U形橫截面輪廓。在一些實施例中，第二閘極介電層323可以包含高k閘極介電材料(介電常數大於7.0)包括，但不限於，金屬氧化物如氧化鉿、氧化矽鉿、氮氧化矽鉿、氧化鑭、氧化鋁鑭、氧化鋯、氧化矽鋯、氮氧化矽鋯、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鈧鉭鉛以及鈮酸鉛鋅。在一些實施例中，高k材料可以更包括摻雜物，例如，鑭及鋁。
參照圖23，第二閘極調整層325可以共形地設置於第二閘極介電層323上。在一些實施例中，第二閘極調整層325可包含，例如，p型功函數材料或n型功函數材料。p型功函數材料可包括例如釕、鈀、鉑、鈷、鎳及導電金屬氧化物、氮化鈦或其組合的成分。n型功函數材料可包括例如鉿、鋯、鈦、鉭、鋁、金屬碳化物(例如，碳化鉿、碳化鋯、碳化鈦及碳化鋁)、鋁化物，或其組合的成分。第二閘極調整層325可以將閘極特性，如閾值電壓(Vt)設定為預定值。
參照圖23，第二閘極導電層327可以設置於第二閘極調整層325上。在一些實施例中，第二閘極導電層327可以包含，例如，鋁、鉑、金、銀、鎢、鈦、鈷或其組合。
參照圖23，複數個第二閘極絕緣層321可以設置於第二閘極介電層323的側壁上，以使第二閘極結構320與接觸結構100電性地絕緣。在一些實施例中，複數個第二閘極絕緣層321可包含，例如，氧化矽或其他適用的絕緣材料。
參照圖23，半導體元件1E可以包括設置於第一介電層121上的第二介電層123。在一些實施例中，第二介電層123可包含與第一介電層121相同的材料，但不限於此。第二閘極結構320可以設置於第一介電層121中。接觸結構100可以沿第二介電層123及第一介電層121設置，並延伸到雜質區113。在一些實施例中，第二閘極結構320的頂面320TS可以在垂直高度VL3處，位於頂部導電層107的頂面107TS與頂部導電層107的底面107BS之間。
參照圖24，半導體元件1F可以具有與圖22中所示類似的結構。圖24中與圖22中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
參照圖24，半導體元件1F可以包括在基底111中並且彼此分開的複個雜質區113。半導體元件1F可包括設置於基底111中並在複數個雜質區113之間的第三閘極結構330。第三閘極結構330可包括第三閘極介電層331、第三閘極導電層333及第三閘極封蓋層335。
參照圖24，第三閘極介電層331可以在基底111中與複數個雜質區113之間向內形成。第三閘極介電層331可以具有一U形橫截面輪廓。在一些實施例中，第三閘極介電層331可包含一高k材料、一氧化物、一氮化物、一氮氧化物或其組合。在一些實施例中，高k材料可包括一含鉿材料。含鉿材料可以是，例如，氧化鉿、氧化矽鉿、氮氧化矽鉿，或其組合。在一些實施例中，高k材料可以是，例如，氧化鑭、氧化鋁鑭、氧化鋯、氧化矽鋯、氮氧化矽鋯、氧化鋁或其組合。
參照圖24，第三閘極導電層333可以設置於第三閘極介電層331上。在一些實施例中，第三閘極導電層333可包括一金屬、一金屬氮化物或其組合。例如，第三閘極導電層333可包含氮化鈦、鎢或一氮化鈦/鎢。在一些實施例中，第三閘極導電層333可以包含，例如，多晶矽、多晶矽鍺或其組合的一種導電材料。在一些實施例中，第三閘極導電層333可以摻入一摻雜物，如磷、砷、銻或硼。在一些實施例中，第三閘極導電層333可以包含，例如，鎢、鋁、鈦、銅等，或其組合。
參照圖24，第三閘極封蓋層335可以設置於第三閘極介電層331及第三閘極導電層333上。第三閘極封蓋層335的頂面與基底111的頂面可以是實質上共面。在一些實施例中，第三閘極封蓋層335可以包含，例如，氧化矽、氮化矽或其他適用的介電材料。
本揭露的一個方面提供一種接觸結構，包括一中介導電層；設置於該中介導電層上的一底部導電層；設置於該底部導電層上的一導電封蓋層；以及設置於該導電封蓋層上的一頂部導電層。該底部導電層包括鍺或矽鍺。該底部導電層包括一n型摻雜物或一p型摻雜物。
本揭露的另一個方面提供一種半導體元件，包括一基底；設置於該基底中的一雜質區；設置於該雜質區上的一中介導電層；設置於該中介導電層上的一底部導電層；設置於該底部導電層上的一導電封蓋層；設置於該導電封蓋層上的一頂部導電層。該中介導電層、該底部導電層、該導電封蓋層及該頂部導電層配置成一接觸結構。該底部導電層包括鍺或矽鍺。該底部導電層包括一n型摻雜物或一p型摻雜物。
本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底；在該基底中形成一雜質區；在該雜質區上形成一底部導電層；使用一p型摻雜物或一n型摻雜物對該底部導電層執行一植入製程；執行一退火製程，以在該雜質區與該底部導電層之間形成一中介導電層；在該底部導電層上形成一導電封蓋層；以及在該導電封蓋層上形成一頂部導電層。該中介導電層、該底部導電層、該導電封蓋層及該頂部導電層配置成一接觸結構。該底部導電層包括鍺或矽鍺。
由於本揭露的半導體元件的設計，藉由採用包含鍺的底部導電層101，可以減少接觸結構100的電阻。因此，包括接觸結構100的半導體元件1A的性能可以得到改善。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 1E:半導體元件 1F:半導體元件 10:製備方法 20:製備方法 100:接觸結構 101:底部導電層 103:中介導電層 103BS:底面 105:導電封蓋層 105P:突起部分 107:頂部導電層 107-1:成核部分 107-3:塊體部分 107BS:底面 107TS:頂面 111:基底 113:雜質區 113R:凹陷 113TS:頂面 115:隔離層 121:第一介電層 121O:接觸開口 123:第二介電層 310:第一閘極結構 311:第一閘極介電層 313:第一閘極導電層 315:第一閘極封蓋層 317:第一閘極間隙子 320:第二閘極結構 320TS:頂面 321:第二閘極絕緣層 323:第二閘極介電層 325:第二閘極調整層 327:第二閘極導電層 330:第三閘極結構 331:第三閘極介電層 333:第三閘極導電層 335:第三閘極封蓋層 501:犧牲填充層 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S21:步驟 S23:步驟 S25:步驟 S27:步驟 S29:步驟 T1:厚度 T2:厚度 VL1:垂直高度 VL2:垂直高度 VL3:垂直高度 Z:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是流程圖，例示本揭露一個實施例之半導體元件的製備方法。 圖2至圖12是剖示圖，例示本揭露一個實施例之半導體元件的製備流程。 圖13是流程圖，例示本揭露另一個實施例之半導體元件的製備方法。 圖14至圖20是剖示圖，例示本揭露另一個實施例之半導體元件的製備流程。 圖21至圖24是剖示圖，例示本揭露一些實施例之半導體元件。
1A:半導體元件 100:接觸結構 101:底部導電層 103:中介導電層 105:導電封蓋層 107:頂部導電層 111:基底 113:雜質區 121:第一介電層 121O:接觸開口 Z:方向

Claims (19)

  1. 一種接觸結構，包括：一中介導電層；一底部導電層，設置於該中介導電層上；一導電封蓋層，設置於該底部導電層上；以及一頂部導電層，設置於該導電封蓋層上；其中該底部導電層包括鍺或矽鍺；其中該底部導電層包括一n型摻雜物或一p型摻雜物。
  2. 如請求項1所述的接觸結構，其中該頂部導電層包括一金屬，且該導電封蓋層包括從該頂部導電層的該金屬衍生的一金屬氮化物；該p型摻雜物包括硼、鋁、鎵或銦；以及該n型摻雜物包括銻、砷或磷。
  3. 如請求項2所述的接觸結構，其中該中介導電層的一厚度對該底部導電層的一厚度之厚度比在大約0.01到大約0.15之間，該頂部導電層包括鎢，該導電封蓋層包括氮化鎢，該中介導電層包括矽鍺。
  4. 一種半導體元件，包括：一基底；一雜質區，設置於該基底中；一中介導電層，設置於該雜質區上；一底部導電層，設置於該中介導電層上； 一導電封蓋層，設置於該底部導電層上；一頂部導電層，設置於該導電封蓋層上；其中該中介導電層、該底部導電層、該導電封蓋層及該頂部導電層配置成一接觸結構；其中該底部導電層包括鍺或矽鍺；其中該底部導電層包括一n型摻雜物或一p型摻雜物。
  5. 如請求項4所述的半導體元件，其中該頂部導電層包括一金屬，且該導電封蓋層包括從該頂部導電層的該金屬衍生的一金屬氮化物；該p型摻雜物包括硼、鋁、鎵或銦；以及該n型摻雜物包括銻、砷或磷。
  6. 如請求項5所述的半導體元件，其中該中介導電層的一底面在一垂直高度處，該高度低於該雜質區的一頂面。
  7. 如請求項5所述的半導體元件，其中該中介導電層的一頂面在一垂直高度處，該高度高於該雜質區的一頂面。
  8. 如請求項5的所述的半導體元件，其中該中介導電層的一厚度對該底部導電層的一厚度之厚度比在大約0.01到大約0.15之間；該頂部導電層包括鎢，該導電封蓋層包括氮化鎢；以及該中介導電層包括矽鍺。
  9. 如請求項8所述的半導體元件，其中該雜質區包括一n型摻雜物或一p型摻雜物。
  10. 如請求項9所述的半導體元件，其中該雜質區包括實質上沒有氧及氮的矽及/或鍺。
  11. 如請求項9所述的半導體元件，更包括一隔離層，設置於該基底中並包圍該雜質區。
  12. 如請求項9所述的半導體元件，更包括一第一閘結構，包括：一第一閘極介電層，設置於該基底上並緊鄰該接觸結構；一第一閘極導電層，設置於該第一閘極介電層上；以及一第一閘極封蓋層，設置於該第一閘極導電層上。
  13. 如請求項9所述的半導體元件，更包括一第二閘結構，包括：一第二閘極介電層，設置於該基底上，緊鄰該接觸結構，並包括一U形截面輪廓；一第二閘極調整層，共形地設置於該第二閘極介電層上；以及一第二閘極導電層，設置於該第二閘極調整層上。
  14. 一種半導體元件的製備方法，包括：提供一基底；在該基底中形成一雜質區；在該雜質區上形成一底部導電層；使用一p型摻雜物或一n型摻雜物對該底部導電層執行一植入製程； 執行一退火製程，以在該雜質區與該底部導電層之間形成一中介導電層；在該底部導電層上形成一導電封蓋層；以及在該導電封蓋層上形成一頂部導電層；其中該中介導電層、該底部導電層、該導電封蓋層及該頂部導電層配置成一接觸結構；其中該底部導電層包括鍺或矽鍺。
  15. 如請求項14所述的製備方法，其中該頂部導電層包括一金屬，該導電封蓋層包括從該頂部導電層的該金屬衍生的一金屬氮化物；該p型摻雜物包括硼、鋁、鎵或銦；以及該n型摻雜物包括銻、砷或磷。
  16. 如請求項15所述的製備方法，其中該頂部導電層包括鎢，該導電封蓋層包括氮化鎢，該中介導電層包括矽鍺。
  17. 如請求項16所述的製備方法，其中該退火製程的一製程溫度在大約800℃到大約1250℃之間。
  18. 如請求項17所述的製備方法，其中該退火製程的一製程持續時間在大約1毫秒到大約500毫秒之間。
  19. 如請求項18所述的製備方法，其中該雜質區包括實質上沒有氧及氮的矽及/或鍺。
TW112110693A 2022-09-26 2023-03-22 具有接觸結構的半導體元件及其製備方法 TWI841312B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17/953,046 2022-09-26

Publications (2)

Publication Number Publication Date
TW202414754A TW202414754A (zh) 2024-04-01
TWI841312B true TWI841312B (zh) 2024-05-01

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220271032A1 (en) 2021-01-11 2022-08-25 United Microelectronics Corp. Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220271032A1 (en) 2021-01-11 2022-08-25 United Microelectronics Corp. Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
TWI442448B (zh) 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法
TWI520227B (zh) 高產率循環磊晶沈積與蝕刻方法
TWI400744B (zh) 含矽與碳磊晶層之形成
US8394712B2 (en) Cavity-free interface between extension regions and embedded silicon-carbon alloy source/drain regions
US11114545B2 (en) Cap layer and anneal for gapfill improvement
TW201426818A (zh) 形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法
TWI524392B (zh) 穩定矽化金屬膜及其製造方法
CN110600370A (zh) 半导体工艺所用的方法
CN110970304A (zh) 半导体处理方法
CN112687625A (zh) 半导体装置及其形成方法
CN116469757A (zh) 导电层堆叠以及半导体元件
TWI841312B (zh) 具有接觸結構的半導體元件及其製備方法
TW201301399A (zh) 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
US11710777B2 (en) Semiconductor device and method for manufacture
TW202414754A (zh) 具有接觸結構的半導體元件及其製備方法
TW202414755A (zh) 接觸結構及具有接觸結構的半導體元件
US20240105807A1 (en) Semiconductor device with contact structure and method for fabricating the same
TWI841426B (zh) 具有輔助層的半導體元件
TW202422819A (zh) 具有能量可移除層的半導體元件及其製備方法
US20240178288A1 (en) Semiconductor device with energy-removable layer
TW202422820A (zh) 具有能量可移除層的半導體元件
US11876051B2 (en) Conductive layer stack and semiconductor device with a gate contact
TWI803278B (zh) 具有閘極接觸點的半導體元件
US20220344151A1 (en) Semiconductor Device and Method of Manufacture
US20240063285A1 (en) Semiconductor device with assistant cap and method for fabricating the same