TW201426818A - 形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法 - Google Patents

形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法 Download PDF

Info

Publication number
TW201426818A
TW201426818A TW102139126A TW102139126A TW201426818A TW 201426818 A TW201426818 A TW 201426818A TW 102139126 A TW102139126 A TW 102139126A TW 102139126 A TW102139126 A TW 102139126A TW 201426818 A TW201426818 A TW 201426818A
Authority
TW
Taiwan
Prior art keywords
epitaxial
precursor
deposition
germanium
chamber
Prior art date
Application number
TW102139126A
Other languages
English (en)
Inventor
Manabu Shinriki
Paul David Brabant
Keith Chung
Original Assignee
Matheson Tri Gas Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matheson Tri Gas Inc filed Critical Matheson Tri Gas Inc
Publication of TW201426818A publication Critical patent/TW201426818A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭露一種針對鰭式場效電晶體製造的重要課題，亦即欲製造出薄且均勻的鰭部，並同時減少源極/汲極串聯電阻，詳細而言，本申請案關於一種利用四矽烷的鰭式場效電晶體製造技術，藉以形成具有高摻雜之保形沈積，其摻雜物可為磷酸鹽、砷及硼，因此可以製得具有均勻厚度(均勻佈滿元件)及平滑垂直側壁之薄鰭部，同時還可降低寄生串聯電阻。

Description

形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法
本申請案主張美國臨時申請案案號61/795,992、61/795,993、61/795,994及61/795,995的優先權，申請日皆為2012年10月29日，其係以全文納入本文中。
本發明揭露一種針對三維結構製造之重要課題，亦即欲製造出薄且均勻的鰭部，並同時減少源極/汲極串聯電阻，詳細而言，本申請案關於一種利用四矽烷的鰭式場效電晶體製造技術，藉以形成具有高摻雜之保形沈積，其摻雜物可為磷酸鹽、砷及硼，因此可以製得具有均勻厚度(均勻佈滿元件)及平滑垂直側壁之薄鰭部，同時還可降低寄生串聯電阻。
在過去的40年間，在不斷追求小型化之目標的過程中，皆是依據著名的莫爾定律(Moore's Law)進行，然而，現在正是重新思考何者為可小型化以及審視是否有其他可增加半導體元件價值之方式的時機點。隨著尺寸持續縮小至65nm、45nm等節點，傳統(平面)金氧半場效電晶體已經清楚無法再進一步發展，因此，才會發展出雙閘極金氧半場效電晶體(double gate MOSFET,DG-FET)及三閘極金氧半場效電晶體(triple gate MOSFET)。
一種雙閘極金氧半場效電晶體可稱為鰭式場效電晶體(FinFET)，雖然電流傳導發生於晶圓之平面，但其並非一侷限於平面元件，更確切地說，其可為一類平面元件，因其垂直方向上的地貌(viz.、鰭部高度)亦可以影響元件的作動。由於鰭部為垂直薄通道結構，近似於魚鰭的形狀，所以稱為鰭式場效電晶體。在鰭部上方可形成一閘極，在部分情況下其可稱為三閘極場效電晶體。或者，可以在鰭部上形成足夠厚度的氧化層，以使得鰭部上方的閘極不會露出，藉以減少銳角效應(corner effect)。在具有摻雜鰭部之超薄型三閘極場效電晶體中，鰭部之轉角會比鰭部之側壁先發生反相，其係由於轉角係受到兩個閘極(上側閘極與某一側壁閘極)的影響，此亦會導致轉角在閘極電壓急速下降後隨即關閉，因此，可以在轉角增加次臨限漏電流的設計。許多研究致力於上述之銳角效應，並試圖減少銳角效應，研究者相信若在雙閘極鰭式場效電晶體中在鰭部上形成極厚的閘極氧化層，應該可以有效減少銳角效應。
超薄鰭部可以得到較好的短通道效應(short channel effect,SCE)，但是會增加串聯電阻，因此，必須在兩種目標之間取得適當的平衡；此外，其製程亦必須盡可能可輕易地整合於傳統的互補式金氧半(CMOS)製程。在雙閘極金氧半場效電晶體類型中，鰭式場效電晶體是最容易製造的一種，然而，在鰭式場效電晶體製造時，形成均勻之超薄鰭部則為重要課題之一。由於採用非理想之非等向性過蝕刻，結果鰭部最終可具有近似梯形302或三角形601之形狀(分別如圖3A及6A所示)；另外，在一般製程中，其亦可最終形成凹凸表面。
在其連接處通常可利用選擇性磊晶沈積形成含矽材料(如矽、鍺化矽及碳化矽)之磊晶層，一般而言，選擇性磊晶沈積可允許磊晶層長在矽溝槽上但不會長在介電區域。選擇性磊晶可以應用於半導體元件中，如抬升式源極/汲極、源極/汲極延伸區、接觸柱、或雙極元件之基極層沈積。
一般而言，選擇性磊晶製程包括一沈積反應及一蝕刻反應，沈積反應及蝕刻反應可以同步進行，但對磊晶層與多晶矽層具有不同之相對反應速率。在沈積製程中，磊晶層形成於單晶矽表面，而多晶矽層沈積形成於至少一第二層上，如已存在之多晶矽層及/或非晶層，然而，所沈積形成之多晶矽層的蝕刻速率通常快於磊晶層之蝕刻速率，因此，可以藉由改變蝕刻氣體的濃度，選擇性形成磊晶材料之沈積，並限制或完全無多晶矽材料之沈積；舉例而言，可以利用一選擇性磊晶製程以便在一單晶矽表面形成一含矽材料之磊晶層，同時不會在間隙壁上殘留含矽材料。
含矽材料之選擇性磊晶沈積儼然成為一種用來形成抬升式源極/汲極與源極/汲極延伸區等特徵的有用技術，其例如可應用於形成含矽金氧半場效電晶體元件的過程中。製造源極/汲極延伸區之特徵時，可利用 蝕刻一矽表面以形成一凹陷源極/汲極特徵，然後在蝕刻表面中填充一選擇性成長磊晶層(例如以鍺化矽材料所形成)，選擇性磊晶可允許近完成之摻雜物活化進行原位摻雜，因此可選擇是否進行後續之退火製程，進一步可以利用矽蝕刻與選擇性磊晶精確地定義出接面深度。另一方面，超淺源極/汲極接面必然會導致串聯電阻增加，此外，在矽化成形過程中的接面消耗亦會更進一步增加串聯電阻。為了補償接面消耗，可以在接面上選擇性磊晶成長抬升式源極/汲極，其通常為未摻雜之矽。
然而，目前的選擇性磊晶製程具有幾項缺點，為了在現今之磊晶製程中維持選擇率，必須在整個沈積製程的過程中控管並調整前驅物之化學濃度及反應溫度；若未添加足夠的矽前驅物，則蝕刻反應可能會佔優勢並減慢整體製程；若未添加足夠的蝕刻劑，則沈積反應可能會佔優勢以致減少在整個基板表面上形成單晶矽與多晶矽材料之選擇率。此外，目前的選擇性磊晶製程通常需要高反應溫度，如約800℃、1,000℃或以上，基於熱源費用考量以及可能產生之基板表面之氮化反應等因素，在製造過程中希望可以避免如此之高溫。
藉由增加電路效能可以進一步提升半導體元件之效能，流經金氧半電晶體之通道的電流量係直接與通道之載體遷移率成正比，因此，使用具有高遷移率之金氧半電晶體可以有更多的電流並加速電路效能。舉例而言，可以增加可以在通道中產生機械應力(如張力)，以提高金氧半電晶體之通道的載體遷移率。
目前有數種增加含矽及含鍺材料之張力的方法，其係著眼於利用各種結晶材料之晶格常數的差異；在一種方法中，一特殊結晶材料之薄層係沈積於不同結晶材料上，藉此使得沈積層具有下層單晶材料晶格常數。
此外，亦可以在含單晶矽材料中導入摻雜物以取代晶格結構中的矽，其通常稱為置換型摻雜，舉例而言，利用鍺原子置換單晶矽之晶格結構中矽原子，由於鍺原子大於被取代之矽原子，所以可以在置換型摻雜之單晶矽材料中產生壓縮張力；此外，亦可以利用碳原子在單晶矽中導入置換型摻雜，由於碳原子小於被取代之矽原子，所以可以產生拉伸張力，詳細內容可以參照：Judy L.Hoyt所著之「Silicon-Germanium Carbon Alloy」的第3章「Substitutional Carbon Incorporation and Electronic Characterization of Si1-yCy/Si and Si1-x-yGexCy/Si Heterojunctions」(Taylor and Francis,N.Y.,pp.59-89,2002)，其係以全文納入本文中。
原位摻雜通常優於非原位摻雜，因非原位摻雜需後續進行退火程序以便將摻雜物導入晶格結構中，但退火程序會消耗不必要的熱能費用。然而，由於在沈積過程中，摻雜物傾向於非置換型結合，例如域面之間隙或矽之群體，而非置換晶格結構中的矽原子，所以實際上進行原位置換碳摻雜是相當複雜的，其內容可參照先前Hoyt之文獻。在採用其他材料系統時，非置換型摻雜亦會使得置換型摻雜更複雜，例如鍺化矽之碳摻雜、或是以電性活性摻雜物摻雜至矽或鍺化矽等，如先前Hoyt之文獻的第73頁的圖3.10所示，利用習知的沈積方法製造結晶矽時，其原位摻雜之置換碳的含量高達2.3原子百分比，其對應至晶格間隙超過5.4Å，且拉伸張力低於1.0GPa；然而，習知的沈積方法可以成功地沈積形成單晶矽，其原位摻雜之置換碳的含量高於2.3原子百分比。
因此，如何提供一種製造方法，以製造出具有均勻厚度(均勻佈滿元件)及平滑垂直側壁之薄鰭部，同時還可選擇性磊晶沈積矽及含矽材料，並伴隨進行含矽材料之原位置換型摻雜；另外，還必須將寄生串聯電阻降低至可接受的程度。希望可以利用這些改良方法，以便在不過度犧牲沈積材料之沈積速度、選擇率及/或品質(如結晶品質)的前提下，能夠達成上述缺點的商業上之顯著改善。再者，所提供的製程應可適用於形成不同元素濃度之含矽材料，其係以快速沈積速率並維持製程溫度於250℃至600℃，較佳為約500℃至550℃，且維持壓力在200Torr以下。
目前已經發展出許多用以製造鰭式場效電晶體元件的沈積及/或長晶方法，其係利用矽源(如高級矽烷，包括直鏈及異構物形式)進行，例如但不限於四矽烷(正四矽烷、異四矽烷及環四矽烷)，其中，矽磊晶層必須提供保形沈積厚度及保形摻雜曲線，並依據元件效能設計，在不同表面方位上具有優異的結晶品質(例如Si(100)對Si(110))，為強化通道與源極及/或源極與接觸點(矽化物形式)之間的接面，可以利用矽磊晶製 程形成較厚的鰭部結構。
另一種製造技術係提供一種方法，用以減少所有暴露之矽結晶平面上的缺陷程度，進而於所有暴露平面上進行平均長晶，其可以利用修改循環式沈積/蝕刻(cyclical deposition/etching,CDE)之靜成長速率而達成。
另外，以下揭露均勻地鰭部結合，其中在製程間隔中蝕回鰭部，其係可以利用選擇性處理磊晶成長的頂部以形成開口，進而從底部形成填充；此蝕回步驟所使用的蝕刻化學物質與標準的循環式沈積/蝕刻製程所使用的蝕刻劑不同，於此係使用鹽酸(HCl)並於高壓下進行，利用混合之高鹽酸分壓及高總壓的化學氣相沈積之黏流方式可以相對於鰭部110成長之底部選擇性蝕刻鰭部110成長之頂部。
另一實施例揭露一種利用矽磊晶製程之原位摻雜(磷、砷、硼)技術，其必須在不同方位上達到保形摻雜濃度，藉以維持近似之電阻性；由於離子植入製程會因鰭部結構遮蔽導致保形摻雜濃度的問題，所以可以利用一高摻雜矽磊晶製程(SiP,SiAs：1E+20至5E+21atoms/cm3)替代現有的離子植入製程。
將鍺(20-30%)結合至利用高級矽烷(如四矽烷)之矽磊晶製程，如SiGeP,SiGeAs,SiGeB，可以幫助結晶方位之改善(110)。
以上所述係僅為一般性說明，並非用以限制下列申請專利範圍之範疇，為使本發明更加清楚，本發明之較佳實施例及其優點將參照圖式說明於後。
100‧‧‧磊晶製程(流程)
102‧‧‧沈積製程
104‧‧‧蝕刻製程
106‧‧‧清潔製程
108‧‧‧蝕刻步驟(蝕刻劑)
112‧‧‧程序
200‧‧‧反應器系統
202‧‧‧載流氣體(氫氣)
204‧‧‧碳源(甲基矽烷、鋼瓶)
206‧‧‧矽源(四矽烷)
207‧‧‧四矽烷(四矽烷飽和氣體)
208‧‧‧蝕刻氣體(鋼瓶)
210‧‧‧氫化摻雜物源(磷化氫)
212‧‧‧氣泡產生器
220‧‧‧反應腔室(沈積腔室)
230‧‧‧主氣體室
300‧‧‧泵或鋸齒狀型態(多面形狀)
302‧‧‧磊晶層(磊晶長晶、近似梯形)
304、304'、304"、604、604'、604"‧‧‧鰭部
306‧‧‧孔洞(空隙)
310、320‧‧‧鰭部結構(磊晶層)
601、601'‧‧‧磊晶層(三角形)
602‧‧‧鰭部(磊晶長晶、三角形)
602'‧‧‧磊晶長晶
605‧‧‧孔洞(空隙)
606‧‧‧頂部
607‧‧‧孔洞
610‧‧‧合併鰭部
620‧‧‧元件
710‧‧‧磊晶層
712‧‧‧矽層
720、730‧‧‧鰭部場效電晶體
附圖係為本說明書的一部份，用以說明本發明較佳實施例，並以下參照圖式及實施內容解釋本發明之原則。附圖為：圖1為依據一實施例之一反應器之示意圖，其係用於具有四矽烷、一碳源、一蝕刻氣體及一載流氣體之系統，以便選擇性沈積含矽膜層。
圖2為依據本發明數個實施例之製程的流程圖。
圖3A為利用標準製程所製得之鰭部的剖面圖，其具有輕微梯形形狀 (鋸齒型態)，而在選擇性磊晶成長製程中可在鰭部之底部形成孔洞。
圖3B為本發明之未結合之鰭部的剖面圖，其係利用選擇性靜成長及高壓蝕刻所形成。
圖3C為本發明之結合之鰭部的剖面圖，其係利用選擇性靜成長及高壓蝕刻所形成。
圖4顯示兩個圖表，其係比較在相同之循環式沈積蝕刻條件下，在矽(100)之結晶平面之砷化矽的摻雜物曲線與在矽(110)之結晶平面的摻雜物曲線。
圖5顯示一圖表，其表示利用AsH3進行循環式沈積蝕刻12次以後，磊晶膜層之摻雜物濃度。
圖6A為利用標準製程所製得之鰭部的剖面圖，其具有輕微三角形形狀，而在循環式沈積蝕刻製程中修除上表面並在鰭部之底部形成孔洞。
圖6B為本發明之未結合之鰭部的剖面圖，其係利用選擇性靜成長及高壓蝕刻所形成。
圖6C為本發明之結合之鰭部的剖面圖，其係利用選擇性靜成長及高壓蝕刻所形成。
圖7A為利用標準製程所製得之鰭部的剖面圖，其係在循環式沈積蝕刻過程中於矽(110)側壁上形成缺陷。
圖7B為本發明之利用單步驟成長SiGeP所形成之無缺陷鰭部，其係於矽(100)表面及矽(110)表面上無缺陷。
圖7C為本發明之利用單步驟成長SiGeAs所形成之無缺陷鰭部，其係於矽(100)表面及矽(110)表面上無缺陷。
本發明之限制係如前所述，本發明提供一種方法，其可選 擇性磊晶沈積矽及含矽材料，並伴隨進行含矽材料之原位置換型摻雜；另外，此改良之方法能夠在不過度犧牲沈積材料之沈積速度、選擇率及/或品質(如結晶品質)的前提下，達到商業上顯著改善之置換型摻雜。再者，所提供的製程應可適用於形成不同元素濃度之含矽材料，其係以快速沈積及/或長晶速率並維持製程溫度於250℃至600℃，較佳為約500℃至550℃，且維持壓力在約10mTorr至200Torr之間，較佳為約10mTorr至50Torr之間，更佳者為約10mTorr至10Torr之間。最後，本發明之製程需要進行數個循環之蝕刻動作而不需改變溫度，亦即，蝕刻步驟可以在與沈積及/或長晶步驟相同的製程溫度下進行。
以下將詳細討論數個沈積及/或長晶參數，其係進行選擇性磊晶沈積矽及含矽材料，並伴隨進行含矽材料之原位置換型摻雜時的重要因素；其中，有兩個重要參數可允許熟悉該項技術者能夠據以實施本發明，其係為使用高級矽烷，包括直鏈及異構物形式，包括但不限於四矽烷(正四矽烷、異四矽烷及環四矽烷)，並配合使用低壓化學氣相沈積及/或長晶系統，其係依據本發明改為使用高速泵。
使用高級矽烷，例如但不限於四矽烷，可以在較低溫度下得到較高的沈積及/或長晶速率，而對結合碳之含矽膜層而言，使用四矽烷作為矽源氣體可以獲得比使用單矽烷作為矽源氣體時更高的置換性碳原結合。高級矽烷(如四矽烷)可以在較低溫度下容易進行沈積，因此可以在多晶矽材料進行非晶性長晶時提供較好的選擇率。由於高級矽烷容易進行高分子反應以形成呈顆粒狀沈積之多鏈結高分子(氣相成核作用(gas phase nucleation))，所以其通常難以應用於磊晶製程，而此顆粒將會導致矽材料之缺陷，並可能中斷磊晶，導致可能會因為溫度而轉變成非晶型或多晶矽層。降低沈積及/或長晶溫度可以減少氣相成核作用的機會，然而，當降低沈積及/或長晶溫度時，作為磊晶製程中不純物之氧氣的分壓相對增加，結果會導致氧氣裂縫結合於矽材料中。經由Lander等人的研究(Lander,et al., JAP,v33(6)：2089-2092(1962))推斷，當沈積及/或長晶溫度為550℃時，氧氣分壓若為10-16Torr，則其在一清潔表面上不再穩定，沈積及/或長晶方法目前已經發展至高級矽烷(如四矽烷)，其對氣相成核作用之現象較不敏感，所以可以適用於製造各種不同之置換式摻雜單晶矽含矽材料。
研究顯示，磊晶矽膜層可以利用下列方式製得：將一基板容置於一腔室並暴露於一相對高流速之載流氣體，同時提供相對低流速之矽源(例如但不限於四矽烷)，利用具有高速泵之減壓化學氣相沈積系統，於低於約600℃之溫度及約為10mTorr至200Torr之壓力範圍中，較佳為約10mTorr至50Torr，更佳為約10mTorr至10Torr，高速泵可以將載流氣體輸入該腔室中，其濃度極高以致可以稀釋掉任何污染物質，例如但不限於氧氣、水氣、一氧化碳、二氧化碳、矽氧烷、二矽氧烷、及更高級之矽氧烷。
當半導體元件的尺寸縮小至14nm節點大小時，元件結構係發展成三維結構(如鰭部結構，矽鰭部、鍺矽鰭部、III-V族鰭部)，由於元件效能設計需求，所以矽磊晶層必須在不同表面方位(比較Si(100)與Si(110))上具有優良結晶品質之更加保形沈積厚度。為了在通道與源極/汲極(S/D)之間及/或在源極/汲極與接觸點(矽化物形式)之間製造更理想之接面，必須利用摻雜矽磊晶沈積製程之方式增加鰭部結構之厚度。此外，為了維持近似之電阻性，必須使用利用矽磊晶製程之原位摻雜(磷、砷、硼)技術，以便達到在不同方位上達到保形摻雜濃度；由於離子植入製程會因鰭部結構遮蔽導致保形摻雜濃度的問題，所以可以利用一高摻雜矽磊晶製程(SiP,SiAs：1E+20至5E+21atoms/cm3)替代現有的離子植入製程。更高級之矽烷(如四矽烷)可以輕易地在低溫低壓下進行沈積，以便在適當之沈積、蝕刻條件、沈積蝕刻循環條件下，達成具高摻雜(磷、砷、硼)之保形沈積。
將鍺(20-30%)結合至利用高級矽烷(如四矽烷)之矽磊晶製程，如SiGeP、SiGeAs、SiGeB，可以幫助矽(110)結晶方位之改善。
再者，使用四矽烷作為矽源且使用含碳氣體作為碳源之修飾化學氣相沈積條件下，並以相對較高流速進行沈積及/或長晶，可以對結晶矽進行原位摻雜相對高程度之置換碳含量，在基板上沈積及/或長晶以形成單晶矽膜層的製程可以在下列條件下進行，其溫度小於約600℃，壓力範圍為約10mTorr至200Torr之間，較佳為約10mTorr至50Torr之間，更佳者為約10mTorr至10Torr之間；經由X光繞設測定結果顯示，單晶矽膜層包括約1.8原子百分比至約3.0原子百分比之置換碳。本發明之碳摻雜層 的沈積及/或長晶可以是選擇性或非選擇性地加入或未加入蝕刻氣體而進行，以下將詳細說明。在加入蝕刻氣體的情況下，其額外的優點為不需要分別針對所進行的循環製程為沈積及/或長晶製程或是蝕刻製程，而循環調整壓力及/或溫度。
承上所述，目前已經發現數種可以影響含矽膜層之置換碳的沈積及/或長晶參數，其包括：四矽烷對其他矽源之比例、碳源流速對四矽烷流速之比例、載流氣體之流速、沈積及/或長晶之壓力、及沈積及/或長晶之溫度；研究發現，上述參數之特定組合非常有助於在含矽膜層中形成高程度之置換碳，特別是如下所列之優選組合：相對較高之載流氣體之流速(如四矽烷對氫氣載流氣體之比例相對較低)，同時配合至少下列下列條件之一：相對較低之四矽烷流速(如約50mg/min至約200mg/min)、相對較低之沈積及/或長晶壓力(如較佳為約10mTorr至約10Torr之間，更佳為小於1Torr)、以及相對較低之沈積及/或長晶溫度(如較佳為約250℃至約600℃，更佳為約500℃至約550℃)。
「含矽材料」一詞及其近似詞於本文中係泛指各種不同含矽材料，包括但不限於矽(包括結晶矽)、Si：C(例如碳摻雜結晶矽)、SiGe及SiGeC(例如碳摻雜SiGe)，其中，「碳摻雜矽」、「Si：C」、「SiGe」、「碳摻雜SiGe」、「SiGe：C」及其近似詞係指包含不同比例之所述化學元素之材料，亦可以包含少量之其他元素，例如，「SiGe」係為包含矽、鍺之材料，其亦可包含其他元素，如碳及電性活化摻雜物等，因此，碳摻雜矽於本文中可以是Si：C，反之亦然，「Si：C」、「SiGe」、「SiGe：C」等詞本身並非化學計量之化學式，所以其並未限制材料中所包含元素的比例，若未特別定義，在含矽膜層中的摻雜物(如碳、鍺或電性活化摻雜物)的百分比於此係以整體膜層中的原子百分比表示。
在含矽材料中置換性摻雜碳的量可以利用X光繞設測量摻雜之含矽材料的垂直晶格間隔而測得，例如可參照Judy L.Hoyt所著之「Silicon-Germanium Carbon Alloy」的第3章「Substitutional Carbon Incorporation and Electronic Characterization of Si1-yCy/Si and Si1-x-yGexCy/Si Heterojunctions」(Taylor and Francis,N.Y.,pp.59-89,2002)，如前述Hoyt之文獻中之第73頁的圖3.10所述，在摻雜矽中總碳含量可以利用SIMS測得， 而其非置換性碳含量可以利用總碳含量減去置換性碳含量而得。而在其他含矽材料中的其他置換性摻雜元素的量可以利用類似方法求得。
以下數種實施例係揭露利用一矽源(包含四矽烷)、一碳源以及作為電性活化摻雜物之砷、磷、硼等元素源，進行具有碳、砷、磷、硼等摻雜之含矽材料的沈積方法，依據以下本文所述之修飾化學氣相沈積及/或長晶條件及以下之更詳細說明，可以將四矽烷及碳源送至基板表面，較佳可在基板表面形成磊晶碳摻雜之含矽膜層；在某些選擇性沈積及/或長晶製程中，可以與四矽烷、碳源、砷、磷、硼源等同時輸入一蝕刻氣體至基板，而可以在單晶基板或混合基板之單晶區域上選擇性沈積形成含矽膜層。本方法較佳可使用相對較高之沈積及/或長晶速率，在較佳實施例中，本方法可以進行沈積及/或長晶以形成相對含有較高程度之置換碳的原位摻雜之結晶含矽材料。
本文中「基板」一詞可以是進行沈積及/或長晶製程之工件，或是暴露於沈積及/或長晶氣體之表面，例如，基板可以是一單晶矽晶圓、或是一絕緣層上半導體基板(semiconductor-on-insulator,SOI)、或是一沈積於晶圓上之磊晶矽、SiGe或III-V族材料，於此，工件並不限於晶圓，其亦可以包括玻璃、塑膠或任何其他可用於半導體製程之基。「混合基板」一詞係為熟悉該項技術者所熟知，請參照美國專利第6,900,115號，其係以全文納入本說明書中以說明混合基板，如美國專利第6,900,115號所述，混合基板係為具有兩種以上不同類型表面之基板，例如，一混合基板可以包括具有第一表面型態之一第一表面以及具有第二表面型態之一第二表面，在部分實施例中，碳摻雜含矽層可選擇性形成於單晶半導體材料上，並減少最佳是避免在相鄰介電層上形成沈積及/或長晶，介電材料例如或二氧化矽(包括低介電常數形式，如碳摻雜及氟摻雜矽氧化物)、氮化矽、氧化金屬及矽化金屬。「磊晶」、「磊晶地」、「異質磊晶」、「異質磊晶地」等詞及其近似詞於本文中係指在結晶基板上沈積及/或長晶形成結晶含矽材料，因此沈積層可以採用或延續基板之晶格常數。當沈積層之成分與基板不同時，磊晶沈積及/或長晶可以是異質磊晶。
即使上述材料是由相同元素所形成，若表面之型態(結晶性)不同，則其表面仍然可以不同，本發明所述之製程可以適用於在不同 基板上沈積含矽膜層，特別適用於具有混合表面型態之混合基板，其包含具有第一表面型態之一第一表面以及具有第二表面型態之一第二表面，在本說明書中，「表面型態」係為基板表面之結晶構造，例如非晶性及結晶性分別為不同的型態，多晶型態為一種結晶性結構，其係由依序之結晶的散亂排列所構成，故其具有中級程度之等級，多晶材料之原子係依序排列於各結晶中，但結晶本身缺乏大範圍排序。單晶型態係為具有高度大範圍排序之結晶構造，磊晶膜層的特徵在其接結晶構造及方位，其係與長晶之基板相同，通常為單晶；上述材料之原子係排列為類晶格結構，其可延續超過相對長距離(以原子尺寸而言)，非晶性型態係為一非結晶構造，由於原子缺乏明確的週期排列，故其具有低度之排序。本文所述之「單晶」或「磊晶」係用以形成一明顯的大結晶構造，其中可以包含有可忍受數量之斷層，並通常用於電晶體製造，熟悉該項技術者應當瞭解一層之結晶性通常從非晶至多晶至單晶而連續降低，當結晶構造可以確定為單晶或磊晶時，熟悉該項技術者可以輕易判斷而可忽略其低密度斷層。舉例而言，混合基板可包括但不限於單晶/多晶、單晶/非晶、磊晶/多晶、磊晶/非晶、單晶/介電、磊晶/介電、導體/介電及半導體/介電等。「混合基板」一詞包括具有兩種以上不同類型之表面的基板，故熟悉該項技術者應瞭解本說明書所述之方法係在具有兩種類型之表面的混合基板上沈積形成含矽膜層，當然其亦可以在具有三種以上類型之表面的混合基板上沈積形成含矽膜層。
本發明之實施例通常提供用以形成及處理一含矽磊晶層之方法及裝置，某些實施例係特別揭露用以形成及處理在電晶體製造過程中的磊晶層之方法及裝置。
在本說明書中，磊晶沈積及/或長晶係指沈積及/或長晶一單晶層於一基板上，因此沈積層之結晶構造可與基板之結晶構造相同，故磊晶層或膜層可為結晶構造與基板之結晶構造相同之一單晶層或膜層，磊晶層可有別於基底基板及多晶層。
在本說明書中，「含矽」材料、化合物、膜層、層等詞應當包括至少含有矽並可含有鍺、碳、硼、砷、磷、鎵及/或鋁之組合物，含矽材料、化合物、膜層、層中亦可以加入其他元素，如金屬、鹵素或氫，其濃度通常約為數個ppm。含矽材料之化合物或合金亦可以縮寫方式表達， 例如Si表示矽、SiGe表示鍺化矽、Si：C表示碳化矽、SiGeC表示碳鍺化矽。其中，縮寫並未表示其化學計量關係之化學式，亦未表示含矽材料之氧化/還原狀態。
本發明一個以上之實施例係提供一種在基板之單晶表面上選擇性磊晶沈積含矽材料之製程，以製造一電子元件，基板包括一單晶表面(例如矽或鍺化矽)以及一次級表面，次級表面例如為非晶表面及/或多晶表面(如氧化物或氮化物)，基板係暴露於一磊晶製程以便在單晶表面上形成一磊晶層，並在次級表面上僅有限地或未形成多晶層。磊晶製程通常包括重複之沈積及/或長晶製程與蝕刻製程之循環，直到長成預期厚度之磊晶層，不同示例性沈積與蝕刻製程係揭露於美國專利第7,312,128號，其係以全文納入本說明書中。
在一個以上之實施例中，沈積製程包括將基板表面暴露於含有一矽源及一載流氣體之沈積氣體，其中載流氣體之流速為矽源之流速的0至20000倍，較佳為2000至10000倍，更佳為100至2000倍，沈積氣體亦包括一鍺源及/或一碳源以及一摻雜源，在部分實施例中，沈積氣體包括足夠量之n型摻雜前驅物，用以使得磊晶膜層能夠含有1E+20/cm3至5E+21/cm3，較佳為5E+20/cm3至1E+21/cm3之摻雜物，摻雜物濃度可以在一連續磊晶製程中變化，以便製得所需之元件效能，例如在鰭部與源極之間、在汲極與源極之間、及汲極本身的接面效能，和汲極與接觸部(矽化物形式)之間的界面之接觸電阻。在特定實施例中，最終磊晶膜層包括至少約2E+20/cm3之n型摻雜物，較佳者，包括至少約5E+20/cm3至1E+21/cm3之n型摻雜物，結果相當令人驚豔，利用本發明之製程所得到的摻雜程度相當高，且為傳統方式所無法達成的。如本文所述，摻雜濃度的程度可以達到n型或p型摻雜的重摻雜，適用的n型摻雜係例如但不限於磷、砷及鉍，而適用的p型摻雜係例如但不限於鍺及硼。在沈積製程中，可以在基板之單晶表面上形成磊晶層，並在次級表面(如介電、非晶及/或多晶表面，其係統稱為「次級表面」)上形成多晶/非晶層。接著，基板係暴露於一蝕刻氣體，一般而言，蝕刻氣體包括一載流氣體及一蝕刻劑，如氯氣或氯化氫，蝕刻氣體可以移除在沈積製程中沈積之含矽材料。在蝕刻製程中，多晶/非晶層的移除速率快於磊晶層，因此，沈積及蝕刻製程最終結果可以在單晶 表面上磊晶成長含矽材料，同時減少在次級表面上成長多晶/非晶含矽材料(若有)。若有需要，可以重複一個循環之沈積及蝕刻製程，以便形成所需厚度之含矽材料。依本發明實施例所沈積形成之含矽材料包括矽、鍺化矽、碳化矽、碳鍺化矽、磷化矽、砷化矽、硼化矽、磷碳化矽、砷碳化矽、硼碳化矽、磷鍺化矽、砷鍺化矽、硼鍺化矽、及其含摻雜物之變化者。
依據鰭部之結構(鰭部與鰭部、合併之鰭部、未合併之鰭部之間的高度、間隔)，可能會需要1-50次沈積及蝕刻循環。一般而言，由於蝕刻劑通常需要較高的誘發溫度，所以沈積製程的溫度可以低於蝕刻反應的溫度；然而，由於四矽烷可以進行非晶式沈積，所以使得蝕刻製程的溫度能夠保持恆定在沈積溫度，因此能夠降低在整個沈積製程中必須控管並調整反應溫度的消耗。未摻雜矽鰭部係被保形SiP、SiAs等以高摻雜度(1E+20至5E+21，較佳大於5E+20，其係以1-10次循環形成1-10nm之淺接面)所覆蓋。沈積於110平面之任何摻雜膜層，不論是n型場效電晶體或是p型場效電晶體，皆會有高缺陷度，而未摻雜之SiC膜層亦在110平面具有高缺陷度。舉例而言，若沈積50Å之厚度在蝕刻掉25Å，則其靜成長厚度為25Å，結果發現在110平面具有高度缺陷；若在每次製程循環中將靜成長厚度降低至5-15Å(較佳為10-15Å)以減少沈積厚度，則可大幅度減少缺陷，因此可以在所有暴露平面上均勻長晶。另外，依據上述方法，在p型場效電晶體中所結合之鍺及硼或是或是在n型場效電晶體中所結合之碳及磷/砷，可以達到近乎相同的程度。
由於氫終結化作用(hydrogen termination)，所以氫氣經常被作為載流氣體，當然，亦可以利用其他惰性氣體作為載流氣體，如氬氣、氦氣、氮氣等。
圖1顯示一較佳反應器系統200，其具有載流氣體202(本實施例為氫氣)、一碳源204(本實施例為甲基矽烷)、一矽源206(本實施例為四矽烷)以及一蝕刻氣體208(HCl)，另設有一純化器(圖未示)於蝕刻劑管線。本發明所使用之反應器系統200包括應用材料公司所生產之Centura® RP-CVD機台(減壓-真空化學氣相沈積機台)，且其針對本發明增設一高流量泵300，詳述如後。
在導入反應腔室220之前，該些導入反應器系統200之氣 體皆經過一氣體純化器(圖未示)先進行高度純化，因此，必須設置氣體純化器以便將氣體進行高度純化後再輸入反應器系統200，進而可以盡量降低氣體中所含有之不純物的量，如氧氣、水氣、矽氧烷、一氧化碳(CO)、二氧化碳(CO2)等等。部分載流氣體202係流至一蒸餾器，如一氣泡產生器212，以使得載流氣體202含有比例約為0.005之氣態四矽烷207，進而形成飽和製程氣體。
載流氣體202在主氣體室230中與其他反應物會合，主氣體室230係為沈積腔室220之注入歧管(圖未示)的上游；此外，亦可以提供一蝕刻氣體208之來源以選擇性進行沈積製程。
承上所述，反應器系統200亦包括一高速泵300，研究顯示此高速泵300是本發明必要的元件，因其可以使得流入腔室之主載流氣體202的流速遠高於四矽烷飽和氣體207的流速，其範圍為四矽烷飽和氣體207之流速的0-20000倍，較佳為2000至10000倍，更佳為100至2000倍。當運用此高流速於低沈積溫度(於此為低於550℃)時，可以有效降低含氧雜質(例如但不限於氧氣、水氣、一氧化碳、二氧化碳、矽氧烷、二矽氧烷、多矽氧烷等)混入矽膜層中，其空隙氧含量應該為1E+18atom/cm3以下，較佳為2E+17atom/cm3以下，介面氧含量應該在5E+17atom/cm3的背景下低於SIMS的檢出極限(介面劑量)；其空隙碳含量應該為5E+17atom/cm3以下，介面碳含量應該在低於5E+17atom/cm3的最小背景下為SIMS的檢出極限以下。以上需求可以藉由高速泵300而達成，其中載流氣體202的壓力範圍為約10mTorr至200Torr，較佳為約10mTorr至50Torr，更佳為約10mTorr至10Torr，其流速可至50slm，約為載流氣體202之流速的200倍，因此，可以將反應腔室220內的雜質確實地稀釋掉。
一中央控制器(圖未示)係電性連接於反應器系統200之各種可控制元件，其係編程以提供氣體流速、溫度、壓力等，以便在設置於反應腔室220內之基板上進行沈積製程。熟悉該項技術者應該瞭解此控制器通常包括一記憶體及一微處理器，且可以利用軟體、硬體或兩者組合進行編程，其功能可以分散於位於不同實體位置之處理器中，因此，控制器亦可以由散佈於反應器系統200之複數個控制器所取代。
承上所述，在本實施例中，可以利用碳源204配合四矽烷 飽和氣體207進行選擇性沈積，以達到高置換碳含量Si：C；在另一實施例中，較佳可同時提供氫化摻雜物源210，以形成具強化導電性之原位摻雜半導體，較佳者，對Si：C磊晶而言，氫化摻雜物為砷化三氫或磷化氫，以形成n型摻雜層；更佳者，在選擇性沈積之實施例中，氫化摻雜物之稀釋惰性氣體為氫氣，因此，在儲存容器中，磷化氫210及甲基矽烷204較佳混合於(例如)氫氣中。一般而言，氫化摻雜物於氫氣202中的濃度為0.1%至10%，更常見者，砷化三氫及磷化氫於氫氣202中的濃度為0.5%至1.0%；另外，碳源於氫氣202中的濃度通常為5%至50%，更常見者為10%至30%；舉例而言，在下列實驗中甲基矽烷204於氫氣202中的濃度為10%。
依本發明第一實施例，利用交替之沈積與蝕刻製程進行覆蓋性或未選擇性磊晶，可以得到改良之磊晶膜層之結晶性，與連續沈積製程相比，其可以長成高級之矽烷，循環式沈積及蝕刻製程是製得磊晶層及保形沈積之最佳品質的常見作法。然而，若元件允許加入鍺，則可以利用GeH4或是Ge2H6以改良其結晶性，因此，當GeH4應用於製程中時，其靜成長可以在每次循環中從5-15Å增加至15Å-30Å，進而可以減少循環次數以提高產量。以下所述之「高級矽烷」係指四矽烷，包括其直鏈及異構物形式，例如但不限於四矽烷(正四矽烷、異四矽烷及環四矽烷)、或高級矽烷前驅物。一示例性製程包括將一基板載入一製程腔室中，並調整腔室中的狀態至預期的溫度及壓力，然後，開始進行一沈積製程，以每秒約2-4nm的速率在基板之單晶表面上形成一磊晶層，之後終止沈積製程。
基板可以是圖案化或未圖案化，圖案化基板係指在基板表面中或上形成有電性特徵，圖案化基板通常包括單晶表面及非為單晶之至少一次級或特徵表面，如介電、多晶或非晶表面，單晶表面包括裸晶基板或是一沈積單晶層，其通常是由矽、鍺化矽或碳化矽等材料所製成；多晶或非晶表面可包括介電材料，如多晶矽、光阻材料、氧化物或氮化物，特別是氧化矽或氮化矽，當然其亦可以包括非晶矽表面或其組合。
在基板載入製程腔室之後，製程腔室內的狀態調整至預定溫度及壓力，此溫度適合用來進行後續製程，一般而言，於沈積及蝕刻製程中，製程腔室的溫度維持在約550℃以下，而在沈積製程中，製程腔室的壓力通常維持在約10mTorr至200Torr，較佳為10mTorr至50Torr，更 佳為10mTorr至10Torr，製程腔室的壓力在製程過程中雖然會略有浮動，但其大致上維持在相同壓力。
在沈積製程中，基板係暴露於一沈積氣體中以形成一磊晶層，其中，基板暴露於沈積氣體的時間為約0.5秒至約30秒，例如為約1秒至約20秒，特別為約5秒至約10秒；在一特定實施例中，基板暴露於沈積氣體的時間為約10至11秒；在沈積製程中的暴露時間係依據後續之蝕刻製程中的暴露時間而定，當然此暴露時間易受製程中所使用之前驅物及溫度的影響。一般而言，基板暴露於沈積氣體的時間必須足以形成磊晶層之最大厚度。
在一個以上之實施例中，沈積氣體包括至少一矽源或其前驅物，以及一載流氣體，其亦可以包括至少一次級元素源，例如碳源或前驅物，及/或鍺源或前驅物，此外，沈積氣體還可以包括一摻雜化合物作為摻雜物的來源，如硼、砷、磷、鎵及/或鋁。在另一實施例中，沈積氣體可包括至少一蝕刻劑。
導入該腔室之矽源的純度等級通常在約95%至約99.9%之間，並包含低於2000ppm之氧化不純物，較佳者，氧化不純物的含量應低於2ppm，更佳者，氧化不純物的含量低於500ppb。
矽源導入製程腔室的速率通常介於約1sccm至約500sccm之間，較佳介於約5sccm至約300sccm之間，更佳介於約10sccm至約50sccm之間，例如為約25sccm。在一特定實施例中，四矽烷之流速為約20sccm。其中，用來沈積形成含矽化合物之沈積氣體中的矽源可包括但不限於四矽烷、鹵化四矽烷及有機四矽烷，鹵化矽烷包括具有下列經驗化學式X'ySi4H(10-y)之化合物，其中X'=F、Cl、Br或I；有機四矽烷包括具有下列經驗化學式RySi4H(10-y)之化合物，其中R=甲基、乙基、丙基或丁基，研究發現有機矽烷化合物是優良的矽源，且當欲將碳混入沈積含矽化合物時，其亦可以作為優良的碳源。
矽源通常與製程載流氣體同時輸入製程腔室，製程載流氣體的流速通常介於約1slm(standard liters per minute)至約50slm之間，其壓力為低於100Torr，舉例而言，其流速可介於約5slm至約45slm之間，較佳介於約5slm至約10slm之間，例如為10slm，而其壓力約小於100 Torr。製程載流氣體包括氦氣、氮氣、氫氣、氬氣及其組合，製程載流氣體可以依據所使用之前驅物及/或磊晶製程之製程溫度而選定。一般而言，在沈積及蝕刻步驟中採用相同的製程載流氣體。然而，在部分實施例中，亦可以針對不同步驟使用不同的製程載流氣體，而在低溫(如低於550℃)製程的實施例中，通常使用氫氣作為載流氣體。
所使用的沈積氣體亦可以包含至少一次級元素源，如一摻雜物源，在沈積製程中亦可以加入一碳源連同矽源及載流氣體至製程腔室，以形成一含矽化合物，如一碳化矽材料。一碳源(如100%)導入製程腔室的流速介於約0.1sccm至約100sccm之間，如介於約5sccm至約70sccm之間，較佳介於約30sccm至約70sccm之間，如約50sccm。
用來沈積形成含矽化合物之碳源包括乙基、丙基、丁基之有機矽烷、環己矽烷、烷類、烯類及炔類，此種碳源包括但不限於具有化學通式為SixHy(CH3)z之碳原，其中x為1-6之整數，y及z分別為0-6之整數，或是甲基環己矽烷或十二甲基環己矽烷(dodecamethylcyclohexasilane,Si6C12H36)，及矽基烷類(如四甲基二矽烷(tetramethyldisilane,TMDS)、單矽基甲烷(monosilylmethane)、二矽基甲烷(disilylmethane)、三矽基甲烷(trisilylmethane)，及四矽基甲烷(tetrasilylmethane))，及/或烷基矽烷(如單甲基矽烷(monomethyl silane,MMS)、二甲基矽烷(dimethyl silane)、甲基矽烷(CH3SiH3)、二甲基矽烷((CH3)2SiH2)、乙基矽烷(CH3CH2SiH3)、甲烷(CH4)、乙烯(C2H4)、乙炔(C2H2)、丙烷(C3H8)、丙烯(C3H6)、丁炔(C4H6))等等。磊晶層中的碳濃度介於約1.8atomic%至約3atomic%之間。除此之外，在沈積過程中還可以同時提供鍺源及碳源至具有矽源及載流氣體之製程腔室，藉以形成一含矽化合物，碳化矽或碳鍺化矽材料。
導入該腔室之碳源之純度通常介於約97%至約99.9%之間，且含有氧化不純物低於100ppm，較佳所含有之氧化不純物低於10ppm，更佳所含有之氧化不純物低於500ppb。
在沈積製程中所使用之沈積氣體可更包括至少一摻雜化合物，以提供一元素摻雜之來源，如硼、砷、磷、鎵或鋁。摻雜物可以使得沈積含矽化合物具有各種不同的導電特性，例如可以將電子流導向電子元件所需之一控制及預期之路徑，含矽化合物之膜層可摻雜有特定摻雜物以 達成期望之導電特性，在一實例中，含矽化合物係為n型摻雜，如摻雜磷、銻、及/或砷，其摻雜濃度介於約1020atoms/cm3至約1021atoms/cm3之間。
在沈積製程中提供至製程腔室之摻雜物源通常介於約0.1sccm至約20sccm之間，例如為約0.3sccm至約10sccm，特別是介於約0.5sccm至約5sccm之間，如約3sccm，摻雜物可包括砷化三氫(AsH3)、磷化氫(PH3)及烷基磷化氫，其化學式例如為RxPH(3-x)，其中R為甲基、乙基、丙基或丁基，且x為1、2或3，烷基磷化氫包括三甲基磷((CH3)3P)、二甲基磷化氫((CH3)2PH)、三乙基磷((CH3CH2)3P)及二乙基磷化氫((CH3CH2)2PH)，烷基砷化氫包括三甲基砷((CH3)3As)、二甲基砷化氫((CH3)2AsH)、三乙基砷((CH3CH2)3As)、二乙基砷化氫((CH3CH2)2AsH)。鋁及鎵摻雜物源可包括烷基化及/或鹵化衍生物，如經驗化學式RxMX(3-x)所示，其中M為鋁或鎵，R為甲基、乙基、丙基或丁基，X為率或氟，x為0、1、2或3，鋁及鎵摻雜物源例如包括三甲基鋁(trimethylaluminum,Me3Al)、三乙基鋁(triethylaluminum,Et3Al)、二甲基氯化鋁(dimethylaluminumchloride,Me2AlCl)、三氯化鋁(aluminum chloride,AlCl3)、三甲基鎵(trimethylgallium,Me3Ga)、三乙基鎵(triethylgallium,Et3Ga)、二甲基氯化鎵(dimethylgalliumchloride,Me2GaCl)及三氯化鎵(GaCl3)。
依據一個以上之實施例，在完成沈積製程之後，製程腔室可利用清潔氣體或載流氣體沖洗(清潔製程106)，及/或可以利用一真空泵對製程腔室抽真空；清潔或真空程序可移除過多的沈積氣體、反應副產物及其他污染物質。在一特定實施例中，製程腔室可流入約80slm之載流氣體約10秒，而沈積及蝕刻製程之循環可重複數次。
在本發明之另一實施態樣中，可以在低溫(如約550℃或以下)下利用一矽源(較佳為四矽烷)進行一完全或未選擇性沈積，如此可以幫助於沈積步驟(非選擇性沈積)中，在介電表面(如氧化物或氮化物)上進行非晶性成長(非為多晶成長)，進而可以有利於在後續蝕刻步驟中移除介電表面上的沈積層，並降低在結晶基板上對成長單晶層的破壞。
一般選擇性磊晶製程100包括一沈積反應及一蝕刻反應，如圖2所示並描述於以下實驗例1。在沈積製程102中，磊晶層形成於單晶 表面，而一多晶層係沈積於至少一第二層，如既有之多晶層及/或非晶層。沈積製程102及蝕刻製程104可同時進行反應但其對磊晶層與多晶層的反應速率不同，由於沈積之多晶層的蝕刻速率通常快於磊晶層，所以可以利用改變蝕刻氣體濃度的方式進行控制，使得靜選擇製程的結果得到沈積磊晶材料但有限制地或未形成多晶材料之沈積，例如，一選擇性磊晶製程之結果可以在一單晶矽表面形成一含矽材料之磊晶層，且在間隙壁上未留下任何沈積。
一般而言，在矽(100)上的長晶速度會略快於矽(110)上的長晶速度，即使利用CDE，結果亦是如此，因此，可以輕易地將磊晶層302修飾形成於鰭部304至鰭部304'之間，以便在鰭部304與鰭部304'或304"之間形成一孔洞或空隙306，由於SEG可以形成明顯多面形狀300(鋸齒型態)，因其表面型態提供較差接觸，導致元件效能下降，當利用循環式沈積蝕刻(CDE)製程(如後續實驗例1所述)，可以控制磊晶長晶302在在三維結構之如矽(100)及矽(110)表面上形成類似箱形，於此係例如但不限於鰭部結構310及320(分別顯示於圖3B及3C)，其係有利於保形沈積，且可改善源極與汲極及接觸點之間的接觸電阻以強化元件效能。
設於鰭部結構上的磊晶層310可以維持尚未合併狀態(如圖3B的元件符號310所示)，或者磊晶層310可以持續成長以互相結合(如圖3C所示)，在上述兩個案例中，考量寄生電容可能對元件效能造成衝擊，所以在鰭部與鰭部之間的間隙應該維持恆定。為了完美地進行合併，一種方法係使用週期性蝕刻以利用高壓氯化氫蝕刻劑108僅針對此修飾層進行處理(如圖2所示)，此高壓蝕刻劑可透過加入一過濾器(圖未示)至連接具有主氣體室之鋼瓶204之蝕刻劑管線(如圖1所示)，過濾器例如但不限於微微捕捉器(pico-trap，如美國專利第7,134,506號所述，其係以全文納入本說明書中)，此方法可以有效控制鰭部之間的空隙，所以適用於合併或未合併鰭部之元件，因此，本說明書所述之CDE製程可利用四矽烷並配合週期性高壓蝕刻劑，可適用於製得保形且均勻之磊晶成長。
本發明之實施例係提供一種選擇性磊晶製程以形成含矽膜層，如具有高置換碳濃度(大於1.8%)之Si：C膜層，當磊晶膜層成長於電晶體之凹陷源極/汲極時，可以用來形成具有拉伸應力通道之N型金氧半場 效電晶體(MOSFET)結構，欲在Si：C磊晶中達到高置換碳濃度(大於1.8%)是相當困難的，但是本發明利用四矽烷則可以在低溫下達到高成長速率。
另外，由於鍺化矽的晶格常數大於矽的晶格常數，所以在矽上方磊晶成長之鍺化矽可使得膜層內部具有壓縮應力，壓縮應力可在橫向上傳送以便在pMOS通道上產生壓縮張力，並增加電洞之遷移率。當應用於pMOS時，由於碳化矽的晶格常數小於矽的晶格常數，故可以在凹陷區域設置碳化矽以便在通道中形成拉伸應力，拉伸應力可傳送至通道以增加電子遷移率。因此，在一實施例中，第一含矽層具有一第一晶格應力值，而第二含矽層具有一第二晶格應力值。
為了利用碳摻雜矽磊晶來增強具有凹陷源極/汲極之nMOS電晶體之通道內的電子遷移率，可以選擇性形成碳摻雜矽磊晶層於源極/汲極上，其可以利用選擇性沈積或後沈積製程來達成。另外，亦可以使得碳摻雜矽磊晶層具有置換碳原子，藉以在通道中產生拉伸應力，當增加碳摻雜矽源極與汲極之置換碳含量時，可以提高通道拉伸應力，例如，當達到1.5%之置換碳時，可以得到約0.5%之通道應力；當達到2%之置換碳時，可以得到約0.8%之通道應力；當達到2.5%之置換碳時，可以得到約1.0%之通道應力；當達到3%之置換碳時，可以得到約1.2%之通道應力。
形成含n-摻雜矽之磊晶層的方法為熟悉該項技術者所熟知，故於此不再贅述，某些實施例係有關於半導體元件之磊晶層的形成與處理，例如為MOSFET元件，在某些實施例中，n-摻雜矽之磊晶層的形成包括將一基板設置於一製程腔室中以便在一第一溫度及壓力下暴露於沈積氣體(包括矽源、碳源及n-摻雜源)中，然後在不改變溫度或壓力的情況下將基板暴露於一蝕刻劑。
實驗例
本發明更說明於下列非限制性實驗例，所有科學性及技術性名詞皆為熟悉該項技術者所理解的意義，以下所述之特定實驗例係敘述本發明示例性之技術，且其並非用以限制本發明之領域及範圍，即使未曾提及，本發明所述之方法及材料皆可以依據所欲得到的結果而進行適當的變化。
於此所述之「基板」可以為一支撐基板，且其上可以形成 有數層或未形成任何層，支撐基板可以是一絕緣體或是具有各種摻雜濃度及特性之半導體，其例如可以是應用於製造積體電路之半導體基板，基板亦可以是腔室之內壁，其可以由任何材料所構成，例如但不限於不銹鋼、鋁、玻璃、矽晶圓、O環等。
實驗例1
每次循環於鰭部場效電晶體(FinFET)之結晶面上的四矽烷CDE靜長晶
如前所述，正常選擇性磊晶成長(SEG)係利用二氯矽烷化合物(DSC)進行，通常可以得到一鋸齒狀型態300(如圖3A所示)，研究發現可藉由控制四矽烷循環式沈積蝕刻(CDE)靜成長，以便在每次循環中形成無缺陷層，藉以於其上形成鰭部場效電晶體之源極/汲極區域，並磊晶矽摻雜成長於其上，如下所述，當利用四矽烷CDE時，可以達成優秀的型態矽摻雜成長於鰭部上，且在矽化物層下不會由多面形成，如此可以非常有助於減少接觸電阻。
有兩種方法可以減少每次循環之靜成長(每次循環5-25Å)，其一可以減少沈積時間或長晶速率以縮小長晶厚度，其二可以藉由增加蝕刻時間或蝕刻速率以增加蝕刻掉的厚度，上述兩種方法或其組合皆可以有效減少靜成長，試驗結果顯示，第一種利用減少沈積時間或長晶速率以縮小厚度之方法比較有效率，然而，實際上可以依據長晶特性、長晶平面、結構等等因素，而選用任一種方法。
當載入基板至製程腔室之後，製程腔室內的狀態係調整至預期溫度及壓力，SOI或是具有SiO2絕緣之矽塊皆為有效的基板，在本實驗例中，鰭部係由矽、鍺化矽或鍺所構成。在沈積及蝕刻過程中，製程腔室維持在低於550℃之溫度，且其壓力維持在約10Torr，雖然壓力可能在製程步驟之間產生些微浮動，但其基本上維持恆定。
在沈積製程中，基板係暴露於四矽烷中以形成一磊晶層，其中四矽烷之流速約為20sccm(.11g/min或5-50sccm)，並配合摻雜物AsH3(1%)，其流速為約90sccm，摻雜物AsH3係由載流氣體(氫氣)所稀釋，載流氣體之流速為10slm。其中，本實驗例所用之摻雜物為AsH3，當然亦可以使用其他摻雜物源，如硼、砷、磷、鎵及/或鋁，而沈積時間為4.8秒， 成長厚度為27.5Å。
導入該腔室之矽源的純度通常介於約95%至約99.9%之間，且其包含之氧化不純物少於2000ppm，較佳其包含之氧化不純物少於2ppm，更佳其包含之氧化不純物少於500ppb，蝕刻製程進行15秒，蝕刻速率為17.5Å。
在沈積製程之後，以500sccm之速率導入蝕刻氣體(HCl)，同時導入10%之GeH4(流速為150sccm)以及氫氣載流氣體(流速為2slm)，接著，利用流速為20slm之HCl以及流速為80slm之氫氣對腔室進行清潔(10秒)以除去鍺。
每次循環之靜成長速率為10Å，而製程之循環次數係依據所需厚度而定，舉例而言，若循環次數為15次，則鰭部之總厚度為150Å，最終產物之結果可以形成一平坦表面且無鋸齒狀型態，其係如標準(二氯矽烷)DSC化學所示。
在鰭部結構上形成之磊晶層可以保持未合併狀態(如圖3B所示)，或者磊晶層可以持續成長以互相合併(如圖3C所示)；為達到完美的合併，可以利用週期性蝕刻修剪層來達成，其係僅利用高壓HCl蝕刻劑108進行，如圖2所示，此高壓蝕刻劑可利用加入一過濾器(圖未示)至連接具有主氣體室之鋼瓶204之蝕刻劑管線(如圖1所示)來實現，過濾器係例如但不限於微微捕捉器(pico-trap，如美國專利第7,134,506號所述，其係以全文納入本說明書中)。由於可以有效控制鰭部之間的空隙，所以本方法可適用於合併或未合併鰭部之元件，因此，本說明書所述之CDE製程可利用四矽烷並配合週期性高壓蝕刻劑，可適用於製得保形且均勻之磊晶成長。
實驗例2
製造高摻雜砷化矽磊晶層之製程
本發明揭露一種N型摻雜，其係利用四矽烷作為矽前驅物，且具有消除N型摻雜表面隔離、長晶速率抑制效果，當減少上述效果時，可以在100及110結晶平面上的長晶速率以及沈積濃度相同。循環式沈積蝕刻(CDE)可以減少缺陷程度。
將基板載入製程腔室中，然後將製程腔室中的狀態調整至 預設溫度及壓力，在此實驗例中，製程腔室在沈積與蝕刻製程中維持溫度在約550℃以下，且其壓力維持在約10Torr，雖然壓力可能在製程步驟之間產生些微浮動，但其基本上維持恆定。
在沈積製程中，基板係暴露於四矽烷中以形成一磊晶層，其中四矽烷之流速約為20sccm(.11g/min或5-50sccm)，並配合摻雜物AsH3(1%)，其流速為約300sccm，摻雜物AsH3係由載流氣體(氫氣)所稀釋，載流氣體之流速為10slm。其中，本實驗例所用之摻雜物為AsH3，當然亦可以使用其他摻雜物源，如硼、砷、磷、鎵及/或鋁。
導入該腔室之矽源的純度通常介於約95%至約99.9%之間，且其包含之氧化不純物少於2000ppm，較佳其包含之氧化不純物少於2ppm，更佳其包含之氧化不純物少於500ppb。
在沈積製程之後，以500sccm之速率導入蝕刻氣體(HCl)，同時導入10%之GeH4(流速為150sccm)以及氫氣載流氣體(流速為2slm)，接著，利用流速為20slm之HCl以及流速為80slm之氫氣對腔室進行清潔，此製程重複進行20次以產生最終產物，如表1所示。
對nFET而言，其配合四矽烷之n型摻雜包括4E20-1E21之磷/砷(Phos/As)摻雜，且不需後續之離子植入，砷之最大電活性摻雜可高達4E+20atoms/cm3，碳應變可任意選擇，而缺陷程度為可以控制的，藉以在矽(100)及矽(110)之結晶平面上達到相同的長晶速率及摻雜濃度，如圖4所示。
對pFET而言，其配合四矽烷之硼摻雜高達4E20-1E21atoms/cm3之硼，可以得到優良的結晶品質及型態，且不需後續之離子植入，鍺化矽應變可任意選擇，而缺陷程度為低的，但若有需要，硼化矽可以成長至與鍺化矽相似之濃度，且不會有不良的影響，藉以在矽(100)及矽(110) 之結晶平面上達到相同的長晶速率及摻雜濃度。
後nFET磊晶：對接觸部而言，利用四矽烷之SiAs/SiP磊晶可以併入極高之摻雜度之摻雜(1E+21atoms/cm3之砷/磷)，如圖5所示，於此，SiAs/SiP磊晶結果不會有結晶破壞、具有均勻摻雜分佈、且不需溫度循環。
實驗例3
利用CDE得到選擇性及均勻之鰭部合併
承上所述，如何在鰭部場效電晶體製造中形成均勻且超薄鰭部係為重要課題之一，由於利用非理想非等向性過蝕刻，沈積於鰭部604、604'及604"上的磊晶層601最終可以具有近似於三角形的形狀，特別是可以在鰭部之底部形成孔洞607，一旦完成頂部606處的面合併，反應氣體便無法到達鰭部的底部，進而可以形成孔洞607(如圖6A所示)，經過上述製造程序之後，最終可以形成凹凸表面。
在本發明一實施例中，其係利用一高級矽烷CDE製程形成一均勻之合併鰭部610，藉由在CDE製程中以一定間隔蝕刻鰭部602，可以選擇性蝕刻移除磊晶長晶602'之頂部，以形成空隙605並形成分開之鰭部604、604'及604"，形成如圖6B所示之底部填充(bottom up fill)，此蝕刻步驟所使用之蝕刻劑係與標準CDE製程所使用之蝕刻劑不同，將討論如下。
上述蝕刻步驟亦可以用來形成選擇性膜層，其中高度砷/磷摻雜會導致形成選擇性膜層的困擾，通常其摻雜程度越高，則越難在非矽區域上進行選擇性處理，以選擇性而言，砷摻雜的困難度係大於磷摻雜的困難度。
製程步驟開始如實驗例1及流程100(如圖2所示)，重複一定次數之程序112(1-5次循環)，然後進行一次蝕刻動作，此蝕刻步驟108利用HCl，其係經由過濾器(圖未示，例如微微捕捉器(pico-trap，如美國專利第7,134,506號所述，其係以全文納入本說明書中))進行純化至約10ppb，以減少水氣造成之缺陷，其係應用於高壓狀態下。如前所述，過濾器係設置於連接鋼瓶208與主氣體室之管線上，同時應用高HCl分壓及高總壓之CVD「黏流」方式，可進行選擇性蝕刻鰭部磊晶長晶602'之頂 部，其係優於鰭部磊晶長晶之底部，因此可以在鰭部604、604'及604"之間形成均勻空隙605(如圖6B所示)，其可以持續長成元件620直到為止，其中磊晶層合併(如圖6C所示)且不存在任何孔洞605。
實驗例4
n型鰭部場效電晶體中SiGeP/SiGeAs之鰭部合併
本實施例係關於n型鰭部場效電晶體，習慣上，鰭部場效電晶體合併係利用SiP/SiCP來實現，然而，在側壁矽(110)上之磊晶層710具有結晶構造之缺陷，其非常容易剝離，而矽(100)層712仍然為正常狀態，如圖7A所示。
利用n摻雜鍺化矽進行鰭部合併而非使用SiP/SiCP，TCAD模擬顯示，不管是矽鍺硼(SiGeB(pFET))或是矽碳磷(SiCP(nFET))之14nm幾何形狀的通道幾乎沒有產生任何應力，因此，在nFET的磷化矽中增加鍺之百分比，應該不會造成明顯的效能損害。若在n-FinFET因使用鍺化矽而產生有害的少量殘留應力，則可以利用碳來補償此壓縮應力。
鍺化矽長晶係不會在FinFET之110平面產生缺陷，鍺化矽長晶亦會在FinFET上形成平坦的矽化反應之磊晶表面，在nFET中採用鍺化矽可形成與pFET相同的長晶特性，砷或磷皆可以作為n型摻雜劑。
採用較高級矽烷之技術：利用DCS及低級矽烷進行Si/SiGe之N型摻雜時會產生問題，而利用四矽烷可以對Si/SiGe進行較高度之N型摻雜，且不會降低長晶速率。
依照實驗例1之流程，可製造如圖7B所示之鰭部場效電晶體720，其中：SiGeAs(10Torr、500℃、一步驟)，結果可得到約10至50%且較佳為約20至30%之SiGe，砷為4E+20atoms/cm3：AsH3(0.1%稀釋)=15sccm，厚度為20nm，通入123秒之四矽烷(29mg/minute)。
依照實驗例1之流程，可製造如圖7C所示之鰭部場效電晶 體730，其中：SiGeP(10Torr、500℃、一步驟)
結果可得到約10至50%且較佳為約20至40%之SiGe，磷為4E+20atoms/cm3：PH3(10%稀釋)=9sccm。
厚度為20nm，通入197秒之四矽烷(29mg/minute)。
採用n型摻雜鍺化矽可以有效解決一些習知技術中存在的主要問題，例如：
˙消除110上的錯置
˙可以在磊晶上表面形成平滑型態以進行矽化反應
˙配合使用四矽烷，可以達成高度摻雜，因此不需要後續之植入程序
在本說明書中所提到之「一實施例(one embodiment)」、「特定實施例(certain embodiments)」、「一或多個實施例(one or more embodiments)」或「一實施例(an embodiment)」係指於此實施例中相關描述之特定特徵、結構、材料或特性係包括於本發明之至少一實施例中，因此當本說明書的不同處之段落中出現「在一或多個實施例中(in one or more embodiments)」、「在特定實施例中(in certain embodiments)」、「在一實施例中(in one embodiment)」或「在一實施例中(in an embodiment)」等詞並非限制於對應本發明中相同的實施例，另外，此特定特徵、結構、材料或特性可以任意適當方式組合於一或多個實施例中，上述方法之相關敘述的順序非為限制性，而上述方法可以非依照上述操作順序進行，當然亦可以省略或增加部分步驟。
需注意者，上述說明並非用以限制本發明，熟悉該項技術者可以參考上述說明衍生出許多其他實施例，因此本發明之範圍係參照申請專利範圍並且包括其等效範疇而定。
以上敘述係僅為說明本發明之原理，熟悉該項技術者可以對其進行多種修飾及變化，故其並非用以限制本發明之意義及程序，因此 所有修飾及其等效變化皆應涵蓋於本發明後續申請專利範圍所界定之範圍內，此外，說明書及後續申請專利範圍所述之「包括」、「包含」、「具有」係指存在的技術特徵、整體、元件、或步驟，而並非用以排除其他的技術特徵、整體、元件、步驟、或群組。
100‧‧‧磊晶製程(流程)
102‧‧‧沈積製程
104‧‧‧蝕刻製程
106‧‧‧清潔製程
108‧‧‧蝕刻步驟(蝕刻劑)
112‧‧‧程序

Claims (24)

  1. 一種在化學氣相沈積系統中於三維結構上形成磊晶膜層之方法，包括：提供一三維結構於一腔室中；在600℃以下之溫度下導入一矽前驅物至該腔室中，其中該矽前驅物係伴隨一載流氣體，該載流氣體之流速為該矽前驅物之流速的10至200倍；以及形成包括複數磊晶層之一磊晶膜層，其係利用一循環之沈積與蝕刻製程之方式所形成，其中各該磊晶層係為下列步驟之結果：(i)曝露該三維結構於包含該矽前驅物之一製程氣體，以沈積一含矽磊晶層佈滿於該三維結構之表面，且該製程氣體之流速為該矽前驅物之流速的100至2000倍，以及(ii)暴露沈積之該含矽磊晶層於一蝕刻氣體中，以使得在每一次循環中各該磊晶層之靜成長不大於5至25Å。
  2. 如申請專利範圍第1項所述之方法，其中該三維結構係為一鰭式場效電晶體(FinFET)元件。
  3. 如申請專利範圍第1項所述之方法，更包括共同導入一碳前驅物及該矽前驅物。
  4. 如申請專利範圍第1項所述之方法，更包括共同導入一鍺前驅物及該矽前驅物。
  5. 如申請專利範圍第3項所述之方法，更包括共同導入一鍺前驅物及該矽前驅物。
  6. 如申請專利範圍第5項所述之方法，其中該鍺前驅物係選自由GeH4與Ge2H6所構成之群組。
  7. 如申請專利範圍第1項所述之方法，其中該矽前驅物係為四矽烷。
  8. 如申請專利範圍第1項所述之方法，其中該矽前驅物係為正四矽烷、異四矽烷及/或環四矽烷其中之一或以上之組合。
  9. 如申請專利範圍第7項所述之方法，其中該四矽烷導入該腔室時的純度約為95%至99.9%。
  10. 如申請專利範圍第7項所述之方法，其中該四矽烷導入該腔室時，其氧化物不純物的含量低於2000ppm。
  11. 如申請專利範圍第3項所述之方法，其中該碳前驅物導入該腔室時的純度約為97%至99.9%。
  12. 如申請專利範圍第1項所述之方法，其中一碳前驅物導入該腔室時，其氧化物不純物的含量低於100ppm。
  13. 如申請專利範圍第3項所述之方法，其中該碳前驅物係選自由四甲基二矽烷(tetramethyldisilane,TMDS)、單矽基甲烷(monosilylmethane)、二矽基甲烷(disilylmethane)、三矽基甲烷(trisilylmethane)、四矽基甲烷(tetrasilylmethane)、單甲基矽烷(monomethyl silane)、二甲基矽烷(dimethyl silane)、1,3-二矽代丁烷(1,3-disilabutane)、單甲基矽烷(monomethyl silane,MMS)、二甲基矽烷(dimethyl silane)、甲基矽烷(methylsilane)、二甲基矽烷(dimethylsilane)、乙基矽烷(ethylsilane)、甲烷(methane)、乙烯(ethylene)、乙炔(ethyne)、丙烷(propane)、丙烯(propene)、丁炔(butyne)、十二甲基環己矽烷(dodecamethylcyclohexasilane)、及四甲基二矽烷(tetramethyldisilane)所構成之群組。
  14. 如申請專利範圍第3項所述之方法，其中該碳前驅物之化學式為SixHy(CH3)z，其中x為1至6之整數，y及z分別為獨立之0至6之整數。
  15. 如申請專利範圍第1項所述之方法，其中該腔室之溫度為約250℃至約600℃。
  16. 如申請專利範圍第1項所述之方法，其中該腔室之壓力為約100milliTorr至約10Torr。
  17. 如申請專利範圍第1項所述之方法，其中一摻雜物係與該矽前驅物共同導入該腔室。
  18. 如申請專利範圍第17項所述之方法，其中該摻雜物係選自由AsH3、PH3、B2H6、硼、砷、磷、鎵及鋁所構成之群組。
  19. 如申請專利範圍第16項所述之方法，其中該磊晶膜層含有一摻雜物，其含量為1E+20atoms/cm3至5E+21atoms/cm3。
  20. 如申請專利範圍第2項所述之方法，其中該等磊晶層係週期性暴露於壓力為100至700Torr且純化至約10ppb之一鹽酸蝕刻氣體，其中該鰭式場效電晶體元件包括二個以上具有垂直表面之鰭部，且該等磊晶層係形成於該等鰭部之該垂直表面並保持垂直。
  21. 如申請專利範圍第20項所述之方法，其中當該等磊晶層停止成長時，在各該鰭部之間保留一間隔。
  22. 如申請專利範圍第20項所述之方法，其中該等磊晶層持續成長，直到該等磊晶層合併形成一連續磊晶層。
  23. 一種在化學氣相沈積系統中於一鰭式場效電晶體(FinFET)元件上形成磊晶膜層之方法，包括：提供該鰭式場效電晶體元件於一腔室中；在600℃以下之溫度下導入一矽前驅物至該腔室中，其中該矽前驅物係伴隨一載流氣體，該載流氣體之流速為該矽前驅物之流速的10至200倍；形成包括複數磊晶層之一磊晶膜層，其係利用一循環之沈積與蝕刻製程之方式所形成，其中各該磊晶層係為下列步驟之結果：(i)曝露該鰭式場效電晶體元件於包含該矽前驅物之一製程氣體，以沈積一含矽磊晶層佈滿於該鰭式場效電晶體元件之表面，且該製程氣體之流速為該矽前驅物之流速的100至2000倍，以及(ii)暴露沈積之該含矽磊晶層於一蝕刻氣體中，以使得在每一次循環中各該磊晶層之靜成長不大於5至25Å；以及週期性暴露該等磊晶層於壓力為100至700Torr且純化至約10ppb之一鹽酸蝕刻氣體，其中該鰭式場效電晶體元件包括二個以上具有垂直表面之鰭部，且該等磊晶層係形成於該等鰭部之該垂直表面並保持垂直。
  24. 一種在化學氣相沈積系統中於一鰭式場效電晶體(FinFET)元件上形成磊晶膜層之方法，包括：提供該鰭式場效電晶體元件於一腔室中；在600℃以下之溫度下導入四矽烷至該腔室中，其中該四矽烷係伴隨一載流氣體，該載流氣體之流速為該四矽烷之流速的10至200倍； 形成包括複數磊晶層之一磊晶膜層，其係利用一循環之沈積與蝕刻製程之方式所形成，其中各該磊晶層係為下列步驟之結果：(i)曝露該鰭式場效電晶體元件於包含該四矽烷之一製程氣體，以沈積一含矽磊晶層佈滿於該鰭式場效電晶體元件之表面，且該製程氣體之流速為該四矽烷之流速的100至2000倍，以及(ii)暴露沈積之該四矽烷層於一蝕刻氣體中，以使得在每一次循環中各該磊晶層之靜成長不大於5至25Å；以及週期性暴露該等磊晶層於壓力為100至700Torr且純化至約10ppb之一鹽酸蝕刻氣體，其中該鰭式場效電晶體元件包括二個以上具有垂直表面之鰭部，且該等磊晶層係形成於該等鰭部之該垂直表面並保持垂直。
TW102139126A 2012-10-29 2013-10-29 形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法 TW201426818A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261795995P 2012-10-29 2012-10-29
US201261795994P 2012-10-29 2012-10-29
US201261795992P 2012-10-29 2012-10-29
US201261795993P 2012-10-29 2012-10-29

Publications (1)

Publication Number Publication Date
TW201426818A true TW201426818A (zh) 2014-07-01

Family

ID=50547619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139126A TW201426818A (zh) 2012-10-29 2013-10-29 形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法

Country Status (3)

Country Link
US (1) US20140120678A1 (zh)
TW (1) TW201426818A (zh)
WO (1) WO2014070600A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685884B2 (en) 2017-07-31 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a Fin-FET and method of manufacturing the same
US11848199B2 (en) 2018-10-19 2023-12-19 Lam Research Corporation Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
US11894227B2 (en) 2012-06-12 2024-02-06 Novellus Systems, Inc. Conformal deposition of silicon carbide films

Families Citing this family (293)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9087724B2 (en) * 2013-03-21 2015-07-21 International Business Machines Corporation Method and structure for finFET CMOS
CN103413758B (zh) * 2013-07-17 2017-02-08 华为技术有限公司 半导体鳍条的制作方法、FinFET器件的制作方法
US9054218B2 (en) * 2013-08-07 2015-06-09 International Business Machines Corporation Method of manufacturing a FinFET device using a sacrificial epitaxy region for improved fin merge and FinFET device formed by same
US9190496B2 (en) * 2014-01-23 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
WO2015147866A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Selectively regrown top contact for vertical semiconductor devices
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9564518B2 (en) 2014-09-24 2017-02-07 Qualcomm Incorporated Method and apparatus for source-drain junction formation in a FinFET with in-situ doping
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
CN107546108A (zh) 2014-10-30 2018-01-05 应用材料公司 在低温下生长薄外延膜的方法
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
TWI636574B (zh) 2014-12-03 2018-09-21 聯華電子股份有限公司 半導體結構
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
US9437496B1 (en) * 2015-06-01 2016-09-06 Globalfoundries Inc. Merged source drain epitaxy
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10529717B2 (en) * 2015-09-25 2020-01-07 International Business Machines Corporation Orientation engineering in complementary metal oxide semiconductor fin field effect transistor integration for increased mobility and sharper junction
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
WO2017091345A1 (en) * 2015-11-25 2017-06-01 Applied Materials, Inc. New materials for tensile stress and low contact resistance and method of forming
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
US10297448B2 (en) 2015-11-30 2019-05-21 International Business Machines Corporation SiGe fins formed on a substrate
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9583489B1 (en) 2016-01-08 2017-02-28 International Business Machines Corporation Solid state diffusion doping for bulk finFET devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10164098B2 (en) * 2016-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11088033B2 (en) 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CA3046374A1 (en) * 2016-12-22 2018-06-28 Illumina, Inc. Imprinting apparatus
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10453685B2 (en) * 2017-03-31 2019-10-22 Asm Ip Holding B.V. Forming semiconductor device by providing an amorphous silicon core with a hard mask layer
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
US9923081B1 (en) * 2017-04-04 2018-03-20 Applied Materials, Inc. Selective process for source and drain formation
US10256322B2 (en) * 2017-04-04 2019-04-09 Applied Materials, Inc. Co-doping process for n-MOS source drain application
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) * 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10510865B2 (en) 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Cap layer and anneal for gapfill improvement
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TWI819010B (zh) 2018-06-27 2023-10-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11211398B2 (en) * 2018-07-09 2021-12-28 Sunrise Memory Corporation Method for in situ preparation of antimony-doped silicon and silicon germanium films
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US11230474B2 (en) 2018-10-11 2022-01-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR102608830B1 (ko) * 2019-06-12 2023-11-30 어플라이드 머티어리얼스, 인코포레이티드 디바이스들 및 구조들을 제조하기 위한 선택적 방법들
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
JP2021019198A (ja) 2019-07-19 2021-02-15 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御されたアモルファスカーボンポリマー膜の形成方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7175696B2 (en) * 2002-02-19 2007-02-13 American Air Liquide, Inc. Method and apparatus for corrosive gas purification
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
EP2588650A4 (en) * 2010-07-02 2014-03-19 Matheson Tri Gas Inc SELECTIVE EPITAXY OF SI-CONTAINING MATERIALS AND SUBSTITUTIONALLY DOPED SI-CONTAINING CRYSTAL MATERIALS

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894227B2 (en) 2012-06-12 2024-02-06 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10685884B2 (en) 2017-07-31 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a Fin-FET and method of manufacturing the same
US11251087B2 (en) 2017-07-31 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a Fin-FET and method of manufacturing the same
US11373910B2 (en) 2017-07-31 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a Fin-FET and method of manufacturing the same
US11728414B2 (en) 2017-07-31 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including a Fin-FET and method of manufacturing the same
US11848199B2 (en) 2018-10-19 2023-12-19 Lam Research Corporation Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill

Also Published As

Publication number Publication date
US20140120678A1 (en) 2014-05-01
WO2014070600A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
TW201426818A (zh) 形成三維結構高摻雜含矽材料之選擇性同形覆蓋磊晶方法
US11594600B2 (en) Structures with doped semiconductor layers and methods and systems for forming same
KR20210046553A (ko) 도핑된 반도체 재료의 선택적 증착을 위한 방법
US9099423B2 (en) Doped semiconductor films and processing
TWI400744B (zh) 含矽與碳磊晶層之形成
TW202127510A (zh) 用於使用犧牲蓋層選擇性沉積之方法
TWI520227B (zh) 高產率循環磊晶沈積與蝕刻方法
US8278176B2 (en) Selective epitaxial formation of semiconductor films
US8759200B2 (en) Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material
TWI467639B (zh) 選擇性形成碳矽磊晶層
KR101432150B1 (ko) 실리콘을 함유하는 에피택셜 층들의 형성
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
TWI385714B (zh) 含矽薄膜的選擇性沉積
US20120043556A1 (en) Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas
US20090075029A1 (en) Stressor for engineered strain on channel
TW201411700A (zh) 磊晶渠溝塡充中之摻雜劑分布控制之製程及結構
KR20130044312A (ko) 시클로헥사실란을 이용한 박막 및 이의 제조방법
KR20090015138A (ko) 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들
TW202212650A (zh) 沉積含硼及鎵的矽鍺層之方法
KR20230153281A (ko) 붕소 및 갈륨 도핑된 실리콘 게르마늄 층을 갖는 구조체 및 이를 형성하기 위한 방법과 시스템
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法