KR20090015138A - 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들 - Google Patents

클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들 Download PDF

Info

Publication number
KR20090015138A
KR20090015138A KR1020087031348A KR20087031348A KR20090015138A KR 20090015138 A KR20090015138 A KR 20090015138A KR 1020087031348 A KR1020087031348 A KR 1020087031348A KR 20087031348 A KR20087031348 A KR 20087031348A KR 20090015138 A KR20090015138 A KR 20090015138A
Authority
KR
South Korea
Prior art keywords
deposition
chloropolysilane
silicon
selective
cvd
Prior art date
Application number
KR1020087031348A
Other languages
English (en)
Inventor
삐에르 또마씨니
지엔칭 웬
로날드 버트램
샨탈 아레나
마티아스 바우어
닐스 코디
Original Assignee
에이에스엠 아메리카, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아메리카, 인코포레이티드 filed Critical 에이에스엠 아메리카, 인코포레이티드
Publication of KR20090015138A publication Critical patent/KR20090015138A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

클로로폴리실란들은 마이크로 전자 및/또는 마이크로 전자기계 시스템들(MEMS)과 같은 다양한 장치들의 제조에 유용한 막들의 선택적 증착에 대한 방법들 및 시스템들에서 이용된다.
화학기상증착법, 선택적 증착, 클로로폴리실란, 실리콘-포함 막, 마이크로 전자기계 시스템들

Description

클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들{Methods and systems for selectively depositing Si-containing films using chloropolysilanes}
본 발명은 마이크로 전자 및/또는 마이크로 전자기계 시스템들(MEMS)과 같은 다양한 장치들의 제조에 유용한 실리콘-포함 막들의 선택적 증착에 대한 염소화 디실란들 및 트리실란들을 이용하기 위한 시스템들 및 방법들에 관한 것이다.
본 출원은 2006년 5월 31일 출원된 미국임시특허출원 제60/809,745호의 우선권을 주장하며, 이는 전체적으로 참조로서 본 명세서에 결합된다.
반도체 제조 산업에서 표면들 상에 물질들을 증착하기 위하여 다양한 방법들이 이용된다. 예를 들어, 가장 폭 넓게 이용되는 방법들 중에 하나는 화학 기상 증착(chemical vapor deposition, "CVD")이며, 이는 막을 형성하기 위하여 증기 내에 포함된 원자들 또는 분자들이 표면 상에 증착되고 축적된다. 종래의 실리콘 소스들 및 증착 방법들을 이용한 실리콘-포함("Si-containing") 물질들의 증착, 특히 비-에피택셜(non-epitaxial) 증착은, 여러 번의 분리된 단계에서 진행된다. 이에 대하여는 잔트(Peter Van Zant)의 "Microchip Fabrication, " 4th Ed., McGraw Hill, New York, (2000), pp. 364-365를 참조한다. 제1 단계인, 핵생성은 매우 중요하며, 이는 기판 표면의 성질과 품질에 의하여 크게 영향을 받는다. 핵생성은 먼저 적은 수의 원자들 또는 분자들이 표면 상에 증착되고 핵을 형성함에 따라 발생한다. 제2 단계에서는, 이격된 핵들이 작은 섬(island)들을 형성하고 이어서 더 큰 크기의 섬들로 성장한다. 제3 단계에서는, 성장한 섬들이 응집하여 연속적인 막을 형성한다. 이때에, 상기 막은 통상적으로 수십 옹스트롬의 두께를 가지며, "일시적(transition)" 막으로 알려져 있다. 상기 일시적 막은, 상기 일시적 막이 형성된 후에 성장을 시작하는 두꺼운 막과는 다른 화학적 및 물리적 특성들을 가진다.
트리실란(trisilane)이 실리콘의 증착을 위한 이론적인 전구체로서 오랫동안 알려져 있었지만, 이에 대하여 수행된 연구가 거의 없고, 그 장점이 거의 알려지지 않았다. 따라서 과거에는 트리실란의 중요한 상업적 소스들이 개발되지 않았다. 그러나, 최근에는 트리실란의 다양한 장점들이 발견되었다. 예를 들어, 2004년 11월 23일 발행된 미국등록특허번호 제6,821,825호는 트리실란으로부터 증착된 우수한 막 균일성을 개시한다. 이와 유사하게, 2005년 5월 31일 발행된 미국등록특허번호 제6,900,115호에는, 반도체 및 절연체의 혼합 표면들 상에 동시에 증착하는 경우에 있어서, 트리실란의 이용에 의한 균일성과 수율의 잇점들을 개시한다.
미국등록특허번호 제6,900,115호에 개시된 바와 같이, 이는 절연체(예를 들어, 실리콘 산화물) 및 반도체 (예를 들어, 실리콘) 표면들 모두 상에 균일한 증착을 구현하기 위하여 종종 바람직하다. 또한, 다른 경우에 있어서, 필드 분리 산화 물, 예를 들어 얕은 트렌치 분리막(shallow trench isolation, STI)과 같은 다른 물질들의 필드들 내에 노출된 반도체 윈도우들 내에 선택적으로 증착하기 위하여 바람직하다. 예를 들어, 이종접합 바이폴라 트랜지스터들은 종종 활성화 영역들 상에만 에피택셜 단결정 반도체 막들을 증착하는 선택적 증착 기술들을 이용하여 제조된다. 다른 트랜지스터 설계들은 엘리베이티드 소스/드레인 구조들로부터 잇점을 가지며, 이는 얕은 접합 소자 성능을 변화시키지 않고 소스/드레인 접촉 공정에 의하여 소모될 수 있는 추가적인 실리콘을 제공한다. 소스/드레인 영역들 상의 선택적 에피택시는 후속의 패터닝 단계 및 식각 단계를 위한 요구를 바람직하게 감소시킨다.
일반적으로 말해서, 선택비(seletivity)는 이종 물질들 상에 증착하는 동안 차별적인 핵생성의 잇점이 있다. 선택적 증착은 식각 및 증착되는 물질의 증착을 동시에 수행하는 것으로 일반적으로 설명될 수 있다. 선택된 전구체는 어떤 표면 상에서는 더 빠르게 핵생성과 성장하고 다른 표면 상에서는 느리게 핵생성과 성장하는 경항이 일반적이다. 예를 들어, 실란은 실리콘 산화물 및 실리콘 상에 모두 핵생성하는 것이 일반적이지만, 실리콘 산화물 상에서 더 긴 핵생성 단계를 가진다. 핵생성 단계의 시작에는, 실리콘 상의 통합되고 연속적인 막들과 비교하여, 산화물 상의 불연속 막들은 더 큰 노출된 표면 면적을 가진다. 따라서, 공정에 추가되는 식각제는, 실리콘 상에 빠르게 핵생성된 막에 비하여, 산화물 상의 불완전하게 핵생성된 막에 대하여 더 큰 영향을 준다. 따라서, 공정의 상대적인 선택비는 증착 속도(예를 들어, 전구체 유동 속도들, 온도, 압력) 및 식각 속도(예를 들 어, 식각제 유동 속도, 온도, 압력)의 영향을 주는 조정 요소들에 의하여 조절될 수 있다. 각각의 변수들의 변화들은 일반적으로 식각 속도 및 증착 속도에 다른 영향을 준다. 통상적으로, 상업적인 선택적 증착 공정은 관심있는 윈도우 상에 가능한 가장 높은 증착 속도를 형성하도록 조절되고, 반면 필드 영역들 내에는 증착되지 않는다. 알려진 선택적 실리콘 증착 공정들은 수소 캐리어 가스와 함께 반응성 실란(실리콘 전구체) 및 염화수소산(식각제, hydrochloric acid)을 포함한다. 미국특허출원공개번호 제2005/0079692 A1호는 실리콘-게르마늄 막 상의 실리콘 막을 선택적으로 증착하기 위한 실란 및 염화수소의 이용을 개시하며, 또한 다른 다양한 실리콘 전구체들 및 식각제들을 개시한다. 2006년 1월 30일에 출원된 미국특허출원번호 제 11/343,264호는 트리실란 및 염소 가스를 이용한 실리콘-포함 물질들의 선택적 증착 방법들을 개시하며, 이는 본 명세서에 전체적으로 참조로서 결합된다.
염화 실란들, 특히 디클로로실란 및 트리클로로실란은 에피택셜 실리콘을 증착하기 위한 전구체들로써 오랫동안 이용되어 왔다. 다양한 일시적인 염화 폴리실란들의 형성을 포함하는 증착 메커니즘이 이론적으로 구축되어왔다. 이에 대하여는 스위하트(M.T. Swihart)와 카(R.W. Carr)의 " Thermochemistry and Thermal Decomposition of the Chlorinated Disilanes (Si2HnCl6-n, n = 0-6) Studied by ab Initio Molecular Orbital Methods," J. Chem. Phys. A 1997, 101, 7434-7445, 및 스위하트(M.T. Swihart)와 카(R.W. Carr)의 " On the Mechanism of Homogenous Decomposition of the Chlorinated Silanes. Chain Reactions Propagated by Divalent Silicon Species ", J. Phys. Chem. A 1998, 102, 1542-1549 를 참조한다.
미국특허출원공개번호 제2004/0224089 A1호는 많은 염화 폴리실린들을 개시한다. 수소 캐리어 가스가 존재하는 상태에서 트리클로로디실란 및 디클로로디실란을 이용한 이론적인 실험들이 개시되어 있다. 증착 공정들은 인-싯츄 식각제들인 리간드들(수소 및/또는 할로겐)을 작용시키는 것으로 알려져있다. 트리클로로디실란 및 디클로로디실란 증착 공정들 내에서 염화수소를 추가적인 식각제로서 이용하는 이론적인 실험들이 또한 개시되어 있다.
본 기술분야에 다양한 증착 공정들이 알려져있다고 하여도, 더 빠르고, 전력을 덜 소비하는 회로를 추구하는 계속되는 크기의 축소는 집적회로 제조에 있어서 요구사항들을 증가시키고 있다. 이에 따라, 등가된 균일성, 순도, 및 반복성을 가지는 증착 공정들이 요구된다.
Si 전구체들로서 클로로폴리실란들을 이용하는 증착 공정들이 개시된다. 본 발명의 일부 실시예들에 있어서, 이러한 증착들은 디실란(disilane) 또는 트리실란(trisilane)과 비교하여 핵생성 현상에 덜 민감하고, 이에 따라 증착 공장에 선택비를 제공하기에 특히 적합하다. 이러한 공정들은 탄소, 게르마늄 및/또는 도판트 소스들을 포함하는 추가적인 공정 가스들을 이용하여 용이하게 수행되며, 이에 따라 다양한 실리콘-포함 막들의 형성과 증착된 층 또는 인접한 구조들에 스트레인을 결합하기에 유용하다. 일부 실시예들에 있어서, 증착 공정은 선택된 클로로폴리실란들, 특히 모노클로로디실란(monochlorodisilane), 디클로로디실란(dichlorodisilane), 트리클로로디실란(trichlorodisilane), 및/또는 테트라클로로디실란(tetrachlorodisilane)과 조합한 염소 가스를 이용한다. 다른 실시예들은 선택적으로 증착된 실리콘-포함 막들에 클로로폴리실란들을 제공하기에 유용한 시스템들을 제공한다.
일 실시예는 실리콘-포함 막의 선택적 증착 방법을 제공한다. 상기 증착 방법은:
CVD 챔버 내에 선택적인(selective) 화학 기상 증착(chemical vapor deposition, CVD) 조건을 수립하는 단계; 및
선택적인 CVD 조건 하에서 상기 CVD 챔버 내에 위치한 기판의 단결정 표면 영역 상에 실리콘-포함 막을 선택적으로 증착하고, 상기 선택적 증착 도중에 상기 기판의 비-단결정(non-single crystalline) 표면 영역 상에 증착을 최소화하는 단계;를 포함하고,
상기 선택적인 CVD 조건을 수립하는 단계는, 저장부로부터 상기 CVD 챔버로 클로로폴리실란(chloropolysilane)을 유동하는 단계 및 상기 CVD 챔버로 염소 가스를 유동하는 단계;를 포함하고,
상기 클로로폴리실란은 모노클로로디실란(monochlorodisilane), 디클로로디실란(dichlorodisilane), 트리클로로디실란(trichlorodisilane), 및 테트라클로로디실란(tetrachlorodisilane) 중에 적어도 하나를 포함한다.
다른 실시예는 증착 시스템을 제공한다. 상기 증착 시스템은:
그 내부에 기판을 지지하도록 구성된 화학 기상 증착(CVD) 챔버;
모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란 중에 적어도 하나를 포함하는 클로로폴리실란;
염소 가스;
모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란 중에 적어도 하나를 포함하는 클로로폴리실란 중에 적어도 하나를 포함하는 상기 클로로폴리실란을 저장하고, 선택적인 CVD 조건 하에서 상기 CVD 챔버에 상기 클로로폴리실란을 공급하도록 동작가능하게 연결된 제1 저장부; 및
상기 염소 가스를 저장하고, 상기 선택적인 CVD 조건 하에서 상기 CVD 챔버에 상기 염소 가스를 공급하도록 동작가능하게 연결된 제2 저장부;를 포함한다.
상술한 실시예들 및 다른 실시예들이 하기에 상세하게 설명된다.
본 발명의 이러한 측면들 및 다른 측면들은 하기의 설명과 첨부된 도면들(치수 미기재)에 의하여 명백하게 설명된다. 이는 예시적이며, 본 발명은 이에 한정되는 것은 아니다.
도 1은 필드 산화막이 한정된 후에 노출된 절연물 및 및 반도체 표면들을 가지는 반도체 기판의 개략적인 단면도이다.
도 2는 도 1의 구조에 대하여 활성화 영역 윈도우 내에 트랜지스터 게이트 전극이 형성된 후를 도시한다.
도 3은 도 2의 구조에 대하여 게이트 전극의 양 측상에 소스 및 드레인 영역들을 리세스한 후를 도시한다.
도 4는 도 3의 구조에 대하여 본 발명의 바람직한 실시예에 따라 리세스된 영역들 내에 반도체 막을 선택적으로 증착한 후를 도시한다.
도 5는 도 4의 구조에 대하여 선택적으로(optional) 연속적 및 선택적 증착을 수행한 후, 엘리베이티드(elevated)된 소스/드레인 구조들을 형성한 후를 도시한다.
도 6은 본 발명의 다른 바람직한 실시예에 따라, 도 2의 구조에 있어서 엘리베이티드 소스/드레인 구조들을 형성하기 위하여 반도체 윈도우를 노출하고 선택적 증착을 수행한 후를 도시한다.
도 7a 내지 도 7c는 반도체 기판의 개략적인 단면도들을 도시하고, 블랭킷(blanket) 증착 및 식각에 의하여 소스/드레인 영역들을 형성하는 방법들을 도시한다.
도 8은 다양한 염화 실리콘 종들을 포함하는 시스템에 대하여, 수소 캐리어 가스를 추가하거나 추가하지 않은 경우에 있어서, 온도의 함수로서 다양한 반응물질의 열역학적 평형들을 도시하는 두 개의 그래프들이다.
도 9는 본 발명의 바람직한 실시예에 따라, 실리콘-포함 막들을 증착하기 위하여 클로로폴리실란 및 불활성 비-수소 캐리어 가스를 이용하는 시스템의 반응기 장치 설비에 대한 개략도이다.
본 명세서에서 이용된 용어 "폴리실란(polysilane)"은 둘 또는 그 이상의 실리콘 원자들을 포함하는 실란을 지칭하며, 예를 들어, SinH2n+2(여기에서 n은 2 또는 그 이상, 바람직하게는 2 또는 3)이고, 또한 이들의 혼합물을 포함한다. 상기 폴리실란들의 한정되지 않는 예들은 디실란(disilane) 및 트리실란(trisilane)을 포함한다. 본 명세서에서 이용된 용어 "클로로폴리실란(chloropolysilane)"은 하나 또는 그 이상의 염소 원자들 및 둘 또는 그 이상의 실리콘 원자들을 포함하는 염화 폴리실란을 지칭한다. 상기 클로로폴리실란들의 한정되지 않은 예들은 모노클로로디실란(monochlorodisilane), 디클로로디실란(dichlorodisilane), 트리클로로디실란(trichlorodisilane), 테트라클로로디실란(tetrachlorodisilane), 펜타클로로디실란(pentachlorodisilane), 헥사클로로디실란(hexachlorodisilane), 모노클로로트리실란(monochlorotrisilane), 디클로로트리실란(dichlorotrisilane), 트리클로로트리실란(trichlorotrisilane), 테트라클로로트리실란(tetrachlorotrisilane), 펜타클로로트리실란(pentachlorotrisilane), 헥사클로로트리실란(hexachlorotrisilane), 헵타클로로트리실란(heptachlorotrisilane), 옥타클로로트리실란(octachlorotrisilane), 및 그 혼합물들을 지칭한다. 폴리실란들 및 클로로폴리실란들은 상업적으로 얻을 수 있거나 또는 본 기술분야의 당업자에게 알려진 방법들에 의하여 준비될 수 있다. 본 명세서에서 두 개의 실리콘 원자들을 포함하는 클로로폴리실란들은 염화 디실란들로서 지칭될 수 있고, 세 개의 실리콘 원자들을 포함하는 클로로폴리실란들은 염화 트리실란들로서 지칭될 수 있다.
본 기술분야의 당업자는 특정한 클로로폴리실란들은 다양한 이성질체들(isomeric form)로 존재하는 것을 이해할 수 있다. 따라서, 본 명세서에서 클로로폴리실란으로 지칭되는 것은 명시되지 않아도 상응하는 이성질체들을 포함하는 것으로 이해할 수 있다. 예를 들어, 1,1-디클로로디실란과 1,2-디클로로디실란은 디클로로디실란의 이성질체임을 이해할 수 있다. 클로로폴리실란들의 제한되지 않는 예들과 그들의 CAS 등록 번호들이 표 1에 제공된다.
클로로폴리실란(chloropolysilane) CAS 등록번호
모노클로로디실란(monochlorodisilane) 14565-98-1
디클로로디실란(dichlorodisilane) 101673-04-5
1,2-디클로로디실란(1,2-dichlorodisilane) 20536-13-4
1,1-디클로로디실란(1,1-dichlorodisilane) 20424-84-4
트리클로로디실란(trichlorodisilane) 99801-94-2
1,1,2-트리클로로디실란(1,1,2-trichlorodisilane) 20424-85-5
1,1,1-트리클로로디실란(1,1,1-trichlorodisilane) 78228-96-3
테트라클로로디실란(tetrachlorodisilane) 99995-72-9
1,1,1,2-테트라클로로디실란(1,1,1,2-tetrachlorodisilane) 31411-97-9
1,1,2,2-테트라클로로디실란(1,1,2,2-tetrachlorodisilane) 20536-16-7
펜타클로로디실란(pentachlorodisilane) 31411-98-0
헥사클로로디실란(hexachlorodisilane) 13465-77-5
1-클로로트리실란(1-chlorotrisilane) 31411-99-1
2-클로로트리실란(2-chlorotrisilane) 21509-73-9
디클로로트리실란(dichlorotrisilane) 110608-89-4
1,2-디클로로트리실란(1,2-dichlorotrisilane) 93974-19-7
1,3-디클로로트리실란(1,3-dichlorotrisilane) 34118-70-2
1,2,3-트리클로로트리실란(1,2,3-trichlorotrisilane) 102581-31-7
1,1,1-트리클로로트리실란(1,1,1-trichlorotrisilane) 34551-78-5
1,1,3,3-테트라클로로트리실란(1,1,3,3-tetrachlorotrisilane) 34551-79-6
1,1,2,3,3-펜타클로로트리실란(1,1,2,3,3-pentachlorotrisilane) 192330-74-8
1,1,1,2,2,3-헥사클로로트리실란(1,1,1,2,2,3-hexachlorotrisilane) 192330-75-9
1,1,2,2,3,3-헥사클로로트리실란(1,1,2,2,3,3-hexachlorotrisilane) 89504-81-4
1,1,1,3,3,3-헥사클로로트리실란(1,1,1,3,3,3-hexachlorotrisilane) 62218-00-2
1,1,1,2,3,3,3-헵타클로로트리실란(1,1,1,2,3,3,3-heptachlorotrisilane) 62218-01-3
1,1,1,2,2,3,3-헵타클로로트리실란(1,1,1,2,2,3,3-heptachlorotrisilane) 56240-63-2
옥타클로로트리실란(octachlorotrisilane) 13596-23-1
본 명세서에 설명된 다양한 실시예들은 실리콘-포함 막들의 증착 방법들을 제공한다. 일반적인 용어들을 이용하면, 이러한 방법들은 CVD 챔버 내에 화학 기상 증착 조건을 수립하는 단계 및 상기 화학 기상 증착 조건 하에서 상기 CVD 챔버 내에 위치한 기판 상에 실리콘-포함 막을 증착하는 단계를 포함한다. 다양한 특정 실시예들에 있어서, 상기 증착은 선택적(selective)이고, 예를 들어, 상기 실리콘-포함 막은 상기 선택적인 CVD 조건 하에서 상기 CVD 챔버 내에 위치한 상기 기판의 단결정 표면 영역 상에 선택적으로 증착되며, 반면 상기 선택적 증착 동안에 상기 기판의 비-단결정 표면 영역 상에의 증착을 최소화한다. 일 실시예에 있어서, 선택적인 CVD 조건은 각각의 저장부로부터 상기 CVD 챔버로 클로로폴리실란 및 염소 가스를 유동하는 단계를 포함한다. 클로로폴리실란과 조합하여 염소 가스를 이용하는 것은 실리콘-포함 막들의 선택적 증착에 매우 효과적인 것을 발견하였고, 특히, 약 400℃ 내지 약 580℃ 범위의 바람직한 증착 온도와의 조합하면 매우 효과적인 것을 발견하였다. 바람직한 실시예들에 있어서, 상기 클로로폴리실란은 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란 중의 적어도 하나를 포함한다.
본 명세서에서 개시된 바와 같이, 용어 "실리콘-포함(Si-containing)"은 실리콘을 포함하는 넓은 범위의 물질들을 지칭하며, 실리콘-게르마늄(SiGe), 실리콘:탄소(Si:C), 실리콘-게르마늄:탄소(SiGe:C), 및 이들의 도핑된 물질들을 포함한다. 용어 " 실리콘-게르마늄(SiGe)", " 실리콘:탄소(Si:C)", " 실리콘-게르마늄:탄소(SiGe:C)" 및 이와 유사한 용어들은 다양한 비율로 개시된 요소들(또한 선택적으로(optionally) 다른 구성물들)을 포함하는 물질들을 지칭한다. 예를 들어, "실리콘-게르마늄:탄소(SiGe:C)"는 실리콘, 게르마늄, 탄소, 및 선택적으로(optionally) 다른 요소들, 예를 들어, 도판트들을 포함하는 물질이다. 용어 "실리콘:탄소(Si:C)", "실리콘 탄화물(SiC)", "실리콘-게르마늄:탄소(SiGe:C)"는 본질적으로 화학양론적인 반응식들은 아니며, 따라서 상기 개시된 요소들의 특정한 비율들을 포함하는 물질들로 한정되는 것은 아니다. 본 명세서에서, 실리콘-포함 막 내의 도판트(예를 들어, 탄소, 게르마늄 또는 전기적 활성화 도판트)의 비율은 다른 개시가 없으면 원자 비율로 표현된다.
본 명세서에 설명된 증착 방법들에 유용한 클로로폴리실란들은 상술한 물질들을 개별적으로 또는 이들의 모든 조합을 포함한다. 본 명세서에 설명된 CVD 조건들 하에서, 클로로폴리실란을 기판의 표면으로 이송하여(예를 들어, 저장부로부터 그 내부에 위치한 기판을 가지는 CVD 챔버로의 유동에 의함) 상기 기판 상에 실리콘-포함 막을 증착시킨다. 본 명세서에서 이용되는 "기판(substrate)"은 상기 증착을 원하는 워크피스(workpiece) 또는 증착 가스들에 노출된 표면을 지칭한다. 예를 들어, 상기 기판은 단결정 실리콘 웨이퍼이거나, 또는 반도체-온-절연체(semiconductor-on-insulator; SOI) 기판이거나, 이러한 웨이퍼들 상에 증착된 에피택셜 실리콘, 실리콘-게르마늄 또는 III족-V족 물질일 수 있다. 워크피스들은 웨이퍼들에 한정되는 것은 아니며, 유리, 플라스틱, 또는 반도체 공정에서 이용되는 모든 기판일 수 있다. 공지된 바와 같이, 반도체 공정은 특히 엄격한 품질 요구들을 가지는 집적회로들의 제조에 가장 일반적으로 이용되며, 이러한 공정은 다양한 다른 분야들에 이용될 수 있다. 예를 들어, 반도체 공정 기술들은 다양하고 넓은 범위의 기술들을 이용한 평판 디스플레이들의 제조 및 마이크로 전자기계 시스템들(microelectromechanical systems, MEMS)의 제조에 종종 이용된다.
용어 "혼합 기판(mixed substrate)"은 본 기술 분야의 당업자에 알려져 있으며, 2005년 5월 31일 등록된 미국등록특허번호 제6,900,115호, 발명의 명칭 "Deposition Over Mixed Substrates"를 참조하며, 이는 전체적으로 참조로서 본 명세서와 결합되어 있으며, 특히 혼합 기판들을 설명하기 위하여 참조된다. 미국등록특허번호 제6,900,115호에서 개시된 바와 같이, 혼합 기판은 둘 또는 그 이상의 다른 종류의 표면들을 포함하는 기판이다. 일부 실시예에 있어서, 실리콘-포함 층들은 단결정 반도체 물질들의 노출된 표면들 상에 선택적 증착되는 반면, 인접한 유전체들 상에는 증착을 최소화하거나 더 바람직하게는 증착을 방지한다. 유전 물질들의 예들에는 실리콘 산화물(예를 들어 탄소 도핑 또는 불소 도핑에 의한 낮은 유전 상수 형태를 포함함), 실리콘 질화물, 금속 산화물 및 금속 실리케이트(silicate)를 포함한다. 혼합 기판의 표면들은 여러가지 방법에 의하여 서로 다를 수 있다. 예를 들어, 상기 표면들은 구리 또는 실리콘과 같은 서로 다른 요소들로 형성될 수 있고, 구리 또는 알루미늄과 같은 서로 다른 금속으로 형성될 수 있고, 또는 실리콘 또는 실리콘 산화물과 같은 서로 다른 실리콘-포함 물질로 형성될 수 있다. 이러한 표면들의 전기적 특성들은 서로 다를 수 있다.
물질들이 동일한 원소로 이루어진 경우에도, 노출된 표면들의 모폴로지들(결정형상)이 다르다면 상기 표면들은 다를 수 있다. 본 명세서에서 설명된 제조공정들은 다양한 기판들 상에 실리콘-포함 막들의 증착에 유용하며, 특히 혼합된 표면 모폴로지들을 가지는 혼합 기판들 상의 증착에 유용하다. 이러한 혼합 기판은 제1 표면 모폴로지를 가지는 제1 노출 표면과 제2 표면 모폴로지를 가지는 제2 노출 표면을 포함한다. 문맥상 "표면 모폴로지(surface morpology)"는 기판 표면의 결정질 구조를 지칭한다. 비정질 및 결정질은 다른 모폴로지의 예들이다. 다결정 모폴로지는 규칙적인 결정의 불규칙적인 배열을 포함하는 결정질 구조이며, 따라서 중간 정도의 규칙도를 가진다. 다결정 물질 내의 원자들은 각각의 결정에서 규칙적이지만, 결정들 각각은 다른 결정에 대하여 장범위 규칙이 상실되어있다. 단결정 모폴로지는 높은 정도의 장범위 규칙도를 가지는 결정질 구조이다. 에피택셜 막들은 그들이 성장하는 기판에 대하여 동일한 결정 구조 및 방위를 가지는 특징이 있으며, 일반적으로 단결정이다. 이러한 물질들 내의 원자들은 격자와 같은 구조 내에서 배열되고 상대적으로 긴 거리(원자 단위의 크기)에 걸쳐서 유지된다. 비정질 모폴로지는 낮은 정도의 규칙도를 가지는 비결정질 구조이며, 이는 원자들이 명확한 주기적인 배열이 부족하기 때문이다. 다른 모폴로지들은 미세 결정질 및 비정질 및 결정질 물질의 혼합이다. 본 명세서에서 이용된 바와 같이, "단결정(single-crystal)" 또는 "에피택셜(epitaxial)"은, 트랜지스터 제조시 일반적으로 이용되는 바와 같이, 허용가능한 수의 결함을 포함할 수 있는 현저하게 큰 결정 구조를 설명하기 위하여 이용된다. 층의 결정성은 일반적으로 비정질에서 다결정, 단결정까지의 연속성을 따르는 것은 본 기술분야의 당업자에게 알려져 있다. 즉, 낮은 밀도 결함에도 불구하고 결정 구조가 단결정 또는 에피택셜인지 여부를 결정할 때, 본 기술분야의 당업자는 쉽게 판단할 수 있다. 혼합 기판들의 예로서 단결정/다결정, 단결정/비정질, 에피택셜/다결정, 에피택셜/비정질, 단결정/유전체, 에피택셜/유전체, 전도체/유전체, 및 반도체/유전체를 포함할 수 있으며, 반드시 이에 한정되는 것은 아니다. 용어 "혼합 기판(mixed substrate)"은 두 가지 이상의 표면들 가지는 기판들을 포함할 수 있으며, 따라서 본 기술분야의 당업자는 두 종류의 표면들 가지는 혼합 기판들 상에 실리콘-포함 막들을 증착하기 위한 본 명세서에서 설명한 방법들을 또한 세 종류 또는 그 이상의 다른 종류의 표면을 가지는 혼합 기판들에 적용할 수 있음을 이해할 수 있다.
다양한 실시예들은 혼합 기판 상에 선택적 증착 방법을 제공하고, 예를 들어, 상기 혼합 기판의 하나 또는 그 이상의 선택된 노출된 표면 영역(들) (일반적으로 단결정임) 상에 상기 실리콘-포함 막을 증착하는 방법을 제공하고, 상기 선택적 증착 도중에 상기 기판의 노출된 표면 영역(들) (일반적으로 비-단결정임) 상에 증착을 최소화하거나 또는 방지한다. 일 실시예에 있어서, 상기 실리콘-포함 막은 상기 혼합 기판 상에 에피택셜하게 또는 이종에피택셜하게 증착된다. 본 명세서에서 이용되는 용어들인 "에피택셜(epitaxial)", "에피택셜하게(epitaxially)" "이종에피택셜(heteroepitaxial)", "이종에피택셜하게(heteroepitaxially)" 및 이와 유사한 용어들은 증착된 층이 기판의 격자상수에 적응하거나 따르는 방법으로 결정질 기판 상에 결정질 실리콘-포함 물질을 증착한 것을 지칭한다. 증착된 층의 조성과 기판의 조성이 다른 경우에는, 에피택셜 증착은 이종에피택셜일 수 있다. 바람직한 실시예에 있어서, 에피택셜 증착 또는 이종에피택셜 증착은 선택적이다.
일 실시예는 실리콘-포함 막의 선택적 증착 방법을 제공한다. 상기 방법은 CVD 챔버 내에 선택적인(selective) 화학 기상 증착(chemical vapor deposition, CVD) 조건을 수립하는 단계; 및 상기 선택적인 CVD 조건 하에서 상기 CVD 챔버 내에 위치한 기판의 단결정 표면 영역 상에 실리콘-포함 막을 선택적으로 증착하고, 상기 선택적 증착 도중에 상기 기판의 비-단결정(non-single crystalline) 표면 영역 상에 증착을 최소화하는 단계를 포함한다. 상기 선택적인 CVD 조건을 수립하는 단계는, 저장부로부터 상기 CVD 챔버로 클로로폴리실란을 유동하는 단계 및 상기 CVD 챔버로 염소 가스를 유동하는 단계를 포함하고, 상기 클로로폴리실란은 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란 중에 적어도 하나를 포함한다. 놀랍게도, 본 명세서에 설명된 바와 같이 선택적 증착 조건 하의 CVD는 염소 및 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란의 적어도 하나를 이용하여 매우 강화될 수 있음을 발견하였다.
본 발명은 이론에 의하여 제한되지 않으며, 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및/또는 테트라클로로디실란과 조합한 염소의 놀라운 효율성은 본 명세서에 설명된 상기 선택적인 CVD 조건들 하에서 :SiHCl, :SiH2 및 :SiCl2 중에 적어도 두 개를 포함하는 반응성 중간물들을 형성하는 상기 클로로폴리실란들의 경향에 적어도 부분적으로 의존할 수 있다. 하기의 반응식들은 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란 각각에 대하여 선택적인 CVD 조건 하에서 다양한 생성물들의 발생하는 가능한 반응 경로들을 도시한다.
모노클로로디실란
H2ClSiSiH3 (g) → H2ClSiSiH: (g) + H2 (g)
H2ClSiSiH: (g) ↔ HClSi=SiH2 (g)
HClSi=SiH2 (g) ↔ :SiHCl (g) + :SiH2 (g)
Si2H5Cl (g) → :SiH2 (g) + SiClH3 (g)
Si2H5Cl (g) → :SiHCl (g) + SiH4 (g)
Si2H5Cl (g) + Cl2 (g) → Si2H4Cl2 (g) + HCl (g)
디클로로디실란
HCl2SiSiH3 (g) → HCl2SiSiH: (g) + H2 (g)
H2ClSiSiH2Cl (g) → H2ClSiSiCl: (g) + H2 (g)
HCl2SiSiH: (g) ↔ Cl2Si=SiH2 (g)
Cl2Si=SiH2 (g) ↔ :SiCl2 (g) + :SiH2 (g)
Si2H4Cl2 (g) → :SiH2 (g) + SiCl2H2 (g)
Si2H4Cl2 (g) → :SiHCl (g) + SiClH3 (g)
Si2H4Cl2 (g) → :SiCl2 (g) + SiH4 (g)
1,1 Si2H4Cl2 (g) + Cl2 (g) →1,1,2 Si2H3Cl3 (g) + HCl (g)
트리클로로디실란
Cl3SiSiH3 (g) → Cl3SiSiH: (g) + H2 (g)
HCl2SiSiClH2 (g) → HCl2SiSiCl: (g) + H2 (g)
Cl3SiSiH: (g) ↔ Cl2Si=SiHCl (g)
HCl2SiSiCl: (g) ↔ Cl2Si=SiHCl (g)
Cl2Si=SiHCl (g) ↔ :SiCl2 (g) + :SiHCl (g)
Si2H3Cl3 (g) → :SiH2 (g) + SiCl3H (g)
Si2H3Cl3 (g) → :SiHCl (g) + SiCl2H2 (g)
Si2H3Cl3 (g) → :SiCl2 (g) + SiClH3 (g)
Si2H3Cl3 (g) + Cl2 (g) → Si2H2Cl4 (g) + HCl (g)
테트라클로로디실란
Cl3SiSiClH2 (g) → Cl3SiSiCl: (g) + H2 (g)
HCl2SiSiCl2H (g) → Cl3SiSiCl: (g) + H2 (g)
Cl3SiSiCl: (g) ↔ Cl2Si=SiCl2 (g)
Cl2Si=SiCl2 (g) ↔ 2 :SiCl2 (g)
Si2H2Cl4 (g) → :SiH2 (g) + SiCl4 (g)
Si2H2Cl4 (g) → :SiHCl (g) + SiCl3H (g)
Si2H2Cl4 (g) → :SiCl2 (g) + SiCl2H2 (g)
Si2H2Cl4 (g) + Cl2 (g) → Si2HCl5 (g) + HCl (g)
반응식 3a, 4a, 5a, 4b, 5b, 6b, 7b, 5c, 6c, 7c, 8c, 4d, 5d, 6d, 및 7d는 상기 반응성 중간물들 :SiHCl, :SiH2 및/또는 :SiCl2의 형성에 기여할 수 있는 반응 경로들을 나타낸다. 또한, 이러한 반응성 중간물들은 하기의 반응식 1e, 2e 및 3e에 나타난 반응 경로들에 따라 실리콘 증착에 의미있게 기여할 수 있다.
염소는 실리콘 증착(반응식 3e에 도시된 바와 같이, :SiH2와 외관상으로 반응함)을 강화하고, 및 증착 선택비(하기의 반응식 1f에 도시된 바와 같이, 증착된 실리콘의 일부를 외관상으로 제거함)를 강화한다. 본 명세서에 설명된 다양한 반응 경로들 및 반응식들은 예시적이며, 이에 한정되는 것은 아님을 이해할 수 있다. 예를 들어, 주어진 CVD 조건 하에서 작용가능할 수 있는 다양한 추가적인 반응 경로들은 하기의 반응식 1g 내지 반응식 16g에 도시되어 있다. 일부의 반응 경로들은 모든 상황들에서 도시되지 않을 수 있는 특정한 CVD 조건들에 수반됨을 이해할 수 있다. 예를 들어, 반응식 4g 및 반응식 5g는 하기에 상세하게 설명한 바와 같이, 전기적 활성화 도판트 전구체인 포스핀(PH3)의 이용을 나타낸다.
증착
:SiCl2 (g) + H2 (g) → Si (s) + 2 HCl (g)
:SiHCl (g) → Si (s) + HCl (g)
:SiH2 (g) + Cl2 (g) → Si (s) + 2 HCl (g)
염소에 의한 식각
Si (s) + Cl2 (g) → :SiCl2 (g)
추가적인 반응 경로들
Si (s) + 2 HCl ↔ SiCl2 (g) + H2 (g)
:SiCl2 (g) + 2 H (a) → Si (s) + 2 HCl (g)
:SiH2 (g) + 2 Cl (a) → Si (s) + 2 HCl (g)
PH3 (g) + 6 Cl (a) → PCl3 (g) + 3 HCl (g)
2 PH3 (g) → 2 P (s) + 3 H2 (g)
Cl2 (g) + H2 (g) → 2 HCl (g)
H (s) + Cl (a) → HCl (g)
2 H (a) → H2 (g)
2 SiCl (a) → SiCl2 (a) → SiCl2 (g)
SiH4 (g) + Cl2(g) → SiH3Cl (g) + HCl (g)
SiH3Cl (g) + Cl2 (g) → SiH2Cl2 (g) + HCl (g)
SiH2Cl2 (g) + Cl2 (g) → SiHCl3 (g) + HCl (g)
SiHCl3 (g) + Cl2 (g) → SiCl4 (g) + HCl (g)
:SiH2 (g) + Cl2 (g) → SiH2Cl2 (g)
:SiHCl (g) + Cl2 (g) → SiHCl3 (g)
:SiCl2 (g) + Cl2 (g) → SiCl4 (g)
다양한 실시예들에 있어서, 모노클로로디실란, 디클로로디실란, 트리클로로디실란 및/또는 테트라클로로디실란과 조합한 염소의 이용을 포함하는 선택적인 CVD 조건은 많은 잇점들을 제공한다. 예를 들어, 본 명세서에 설명된 바와 같은 선택적인 CVD 조건 하에서, 하나 또는 그 이상의 반응성 중간물들 :SiHCl, :SiH2 및 :SiCl2은 반응식 3a, 4a, 5a, 4b, 5b, 6b, 7b, 5c, 6c, 7c, 8c, 4d, 5d, 6d, 및 7d에 따라서 모노클로로디실란, 디클로로디실란, 트리클로로디실란 및 테트라클로로디실란으로부터 생성되는 것은 본 기술분야의 당업자는 이해할 수 있다. 이러한 반응성 중간물들은 반응식 1e, 2e 및 3e에 따라 실리콘을 증착시킨다. 바람직하게는, 이러한 증착은 상대적으로 낮은 온도에서 수행될 수 있는 것을 발견하였다. 따라서, 일 실시예에 있어서, 상기 선택적인 CVD 조건은 약 400℃ 내지 약 590℃ 범위, 바람직하게는 약 500℃ 내지 약 580℃ 범위의 온도(예를 들어, CVD 챔버 및/또는 기판 온도)를 포함한다. 바람직한 선택적인 CVD 조건들은 염소의 이용, 바람직한 클로로폴리실란의 이용 및 바람직한 증착 온도들의 다양한 조합들을 포함한다.
이러한 클로로폴리실란들과 조합한 염소의 이용은 반응식 6a, 8b, 9c, 및 8d 에 따라 추가적인 클로로폴리실란들을 바람직하게 형성하고; 반응식 3e에 따라 증착된 실리콘을 형성하고; 및 반응식 1f에 따라 식각을 수행한다. 염화수소(HCl)가 존재할 수 있다고 하여도, 추가적인 식각제로서 염화수소를 이용하는 것은 최소화하는 것이 바람직하다. 놀랍게도, 식각에 일반적으로 이용되는 바와 같이, 염화수소의 많은 양의 존재는 나쁜 영향을 줄 수 있다. 본 발명은 이론에 의하여 한정되는 것은 아니며, 염화수소의 존재는 반응식 1e, 2e 및 3e에 도시된 정방향(forward) 반응 경로들을 느리게 하여 증착을 억제하며, 염화수소는 추가적인 클로로폴리실란들을 바람직하게 생성하지 못하는 것으로 여겨진다. 반응식 1g에 도시된 바와 같이, 염화수소에 의한 식각은 낮은 온도들에서 상대적으로 느리며, 따라서 선택비는 약 400℃ 내지 약 590℃ 범위의 증착 온도들에서 원하지 않게 느릴 수 있다. 따라서, 일 실시예에 있어서, 상기 선택적인 CVD 조건은 상기 CVD 챔버로 염화수소의 유동을 최소화하는 단계를 포함한다. 바람직한 실시예에 있어서, 상기 선택적인 CVD 조건은 상기 CVD 챔버로 실질적으로 염화수소를 유동시키지 않는 단계를 포함한다.
증착은 본 기술 분야의 당업자에게 알려진 다양한 CVD 방법들을 따라서 적절하게 수행될 수 있으나, 본 명세서에서 개시한 CVD 증착 조건들 하에서 증착을 수행하는 경우에 가장 좋은 장점들을 구현할 수 있다. 개시된 방법들은 플라즈마 강화 화학기상증착(plasma-enhanced CVD, PECVD) 또는 열 CVD(thermal CVD) 등을 포함하는 CVD를 이용하여 적절하게 수행할 수 있으며, CVD 챔버 내에서 기판 상에 실리콘-포함 막을 증착하기 위하여 클로로폴리실란을 이용하고, 바람직하게는 상기 선택적인 CVD 조건 하에서 상기 CVD 챔버 내에 위치한 기판의 단결정 표면 영역 상에 실리콘-포함 막을 선택적으로 증착하기 위하여 염소 유동과 조합하여 이용한다. 반면, 상기 선택적 증착 중에 상기 기판의 비-단결정 표면 영역 상에 증착을 최소화한다. 예를 들어, 상기 CVD 조건들은 혼합 기판의 하나 또는 그 이상의 노출된 윈도우들 상에 에피택셜 실리콘-포함 막을 선택적으로 증착하기 위하여 선택될 수 있다. 바람직하게는, 상기 비-단결정 표면 영역 상에 증착을 최소화하는 단계는 상기 선택적 증착 동안에 상기 비-단결정 표면 영역 상에 실질적으로 실리콘-포함 물질을 증착하지 않는 단계를 포함한다. 기판들 및 플라즈마 제조공정에 이용되는 설비에 손상을 가할 위험 없이 증착을 효과적으로 수행할 수 있으므로, 열 CVD는 바람직하다.
일 실시예에 있어서, 상기 기판 표면으로 상기 클로로폴리실란을 이송하는 것은 상기 클로로폴리실란을 저장부로부터 그 내에 위치한 기판을 가지는 적절한 CVD 챔버로 유동하여 구현된다. 상기 클로로폴리실란은 가스의 형태로서 또는 공급 가스의 구성 요소로서 상기 챔버 내에 인입되는 것이 바람직하다. 일 실시예에 있어서, 상기 클로로폴리실란을 저장하는 저장부로부터 상기 유동 속도 및/또는 압력을 제어하는 하나 또는 그 이상 밸브들을 바람직하게 포함하도록 설치된, 적절한 공급 라인(들)을 통하여 상기 CVD 챔버 내로 유동시켜, 상기 CVD 챔버 내로 상기 클로로폴리실란이 인입된다. 상기 클로로폴리실란은 액상 또는 기상의 형태로, 바람직하게는 액체로서 상기 저장부에 저장될 수 있다. 일 실시예에 있어서, 상기 클로로폴리실란은 상기 저장부 내에서 가압된다. 이와 같이 가압된 클로로폴리실 란은, 공급 라인과 상기 가압된 클로로폴리실란 사이의 압력 차이를, 예를 들어, 상기 공급 라인 내의 압력을 상기 저장부 내의 압력 이하로 감압하여 압력 차이를 발생시켜 상기 챔버 내로 유동된다. 일 실시예에 있어서, 상기 저장부는 버블러를 포함하고, 및 상기 액상 클로로폴리실란은 챔버 내로 유동하게 되며, 이는 클로로폴리실란 증기를 포함하도록 상기 클로로폴리실란을 통하여 캐리어 가스를 버블링하여 공급 라인을 통하여 상기 챔버 내로 공급된다. 일 실시예에 있어서, 상기 버블러는 온도가 제어되는 버블러이다. 바람직하게는, 상기 저장부에는 버블러 및 상기 버블러로부터 유동하는 캐리어 가스 내의 클로로폴리실란의 양을 측정하는 가스 농도 센서를 포함하는 이송 시스템이 설치된다. 이러한 센서들은 상업적으로 얻을 수 있으며, 예를 들어, 로렉스 회사(Lorex Industries, Poughkeepsie, N. Y., U.S.A.)의 피에조콘(Piezocon
Figure 112008088576163-PCT00001
) 가스 농도 센서들이다. 상기 클로로폴리실란에 추가하여, 상기 공급 가스는 기상 형태 또는 증기 형태의 다른 구성요소들을 포함할 수 있고, 예를 들어, 캐리어 가스, 제2 실리콘 소스, 탄소 소스, 게르마늄 소스, 질소 소스, 도판트 소스, 식각제(들) (예를 들어, 선택적 증착 실시예들을 위한 염소 가스) 등이다. 바람직한 실시예에 있어서, 상기 CVD 챔버로 염소 가스와 상기 클로로폴리실란 모두를 유동하는 단계를 포함하도록, 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란 중에 적어도 하나를 포함하는 상기 클로로폴리실란 및 선택적인 CVD 조건이 선택된다.
상기 CVD 챔버에 공급 가스(들)을 공급하기 위하여, 적절한 매니폴드(manifold)를 이용할 수 있다. 일 실시예에 있어서, 상기 CVD 챔버 내의 가스 유동은 수평적이다. 바람직하게는, 상기 CVD 챔버는 단일 웨이퍼 반응기(single wafer reactor)를 포함할 수 있다. 더 바람직하게는, 상기 챔버는 단일 웨이퍼, 단일 패스, 얇은 층(laminar) 수평 가스 유동 반응기이며, 바람직하게는 방사로서 가열된다. 이러한 형태의 적절한 반응기들은 상업적으로 얻을 수 있으며, 바람직한 모델들은 에이.에스.엠사(ASM America, Inc. of Phoenix, Arizona)로부터 상업적으로 얻을 수 있는 단일 웨이퍼 반응기(single wafer reactor)들의 입실론(EpsilonTM) 시리즈들을 포함한다. 또한, 본 명세서에서 설명하는 방법들은 샤워헤드 배열 등과 같은 다른 반응기들을 포함할 수 있으며, 증가된 균일성 및 증착 속도들이 회전 기판, 특히 낮은 공정 가스 잔류시간들을 이용하는 입실론(EpsilonTM) 챔버들의 수평, 단일-패스 얇은 층 가스 유동 배열에 특히 효과적인 것을 발견하였다. CVD는 상기 챔버 내에 플라즈마 생성물들을 제공하여(인-싯츄 또는 원격 플라즈마 발생기의 하류) 수행할 수 있으나, 상술한 바와 같이 열 CVD가 바람직하다.
상기 클로로폴리실란이 상기 기판 표면으로 이송되는 경우에 있어서, 증착은 선택된 클로로폴리실란의 특성들을 고려하여 본 명세서에 설명된 CVD 조건들 (예를 들어, 증착 압력, 증착 온도 및 반응물 유동 조건들) 하에서 수행되는 것이 바람직하다. 상기 CVD 챔버 내의 전체 압력은 바람직하게는 약 0.001 Torr 내지 약 1000 Torr의 범위이며, 더 바람직하게는 약 0.1 Torr 내지 약 350 Torr의 범위이며, 가장 바람직하게는 약 0.25 Torr 내지 약 100 Torr의 범위이다. 일 실시예에 있어 서, 상기 선택적인 CVD 조건은 약 20 Torr 내지 약 760 Torr 범위의 CVD 챔버 압력을 포함한다. 상기 챔버 내의 클로로폴리실란의 부분 압력은 바람직하게는 전체 압력의 약 0.0001% 내지 약 100% 범위이며, 더 바람직하게는 전체 압력의 약 0.001% 내지 약 5% 범위이다. 상술한 바와 같이, 상기 공급 가스는 클로로폴리실란과는 다른 가스 또는 가스들, 예를 들어 다른 실리콘 소스들, 게르마늄 소스(들), 탄소 소스(들), 식각제(들) (예를 들어, 선택적 증착 실시예들에 대하여 염소 가스), 도판트 전구체(들) 및/또는 불활성 캐리어 가스들을 또한 포함할 수 있다. 일 실시예에 있어서, 상기 클로로폴리실란은 실리콘의 유일한 소스이다. 본 명세서에 설명된 방법들을 위하여, He, Ar, H2, N2가 가능한 캐리어 가스들이다. 일부 실시예들에 있어서, 하기에 상세하게 설명한 바와 같이 He, Ar 및 N2과 같은 비-수소 캐리어 가스들이 바람직하다.
일 실시예에 있어서, 상기 클로로폴리실란은 캐리어 가스와 함께 상기 챔버 내로 공급되고, 클로로폴리실란을 대신하여 실란 또는 실란/염화수소의 표준 이용과 비교하여 상대적으로 높은 클로로폴리실란 유동 속도 및 상대적으로 낮은 캐리어 가스 유동 속도를 이용한다. 예를 들어, 바람직한 실시예에 있어서, 열 CVD는 입실론(EpsilonTM) E2500TM, E3000TM 또는 E3200TM 반응기 시스템(ASM America, Inc., of Phoenix, Arizona사로 부터 상업적으로 얻을 수 있음)내에서, 약 5 mg/분 내지 500 mg/분 범위의 유동 속도, 더 바람직하게는 약 70 mg/분 내지 300 mg/분 범위의 유동 속도의 클로로폴리실란을 이용하여 얻을 수 있다. 캐리어 가스 유동 속도는 약 40 slm(standard liters minute) 또는 그 이하, 바람직하게는 약 10 slm 또는 그 이하, 더 바람직하게는 약 5 slm 또는 그 이하일 수 있으며, 또한 증착 온도는 약 400℃ 내지 약 800℃의 범위, 더 바람직하게는 약 500℃ 내지 약 700℃의 범위일 수 있다. 선택적인 CVD 조건들은 약 400℃ 초과이고 600℃ 미만의 기판 온도를 포함하는 것이 바람직하다. 수소 가스 유동은 바람직하게는 증착하는 동안 최소화되는 것이 바람직하다. 선택적 증착들을 위하여, 식각 가스(예를 들어, 염소)가 바람직하게는 1 sccm 내지 200 sccm의 유동 속도들에서 이용될 수 있다. 일부 실시예들에 있어서, 식각제를 추가하지 않고 선택적 증착들을 수행할 수 있도록, 상기 클로로폴리실란의 염소 함량은 충분히 높다. 도판트 전구체(예를 들어, 탄소 소스 및/또는 전기적 도판트 전구체)의 유동 속도들은 통상적으로 약 10 sccm 내지 약 1000 sccm의 범위이며, 이는 도판트 소스의 본래 성질 및 다른 구성요소들의 상대적인 유동 속도들에 의존한다. 예를 들어, 인 도핑의 경우에는, 도판트 수소화물(전구체)의 유동 속도들은 바람직하게는 포스핀(1% PH3 in H2)의 10 sccm 내지 200 sccm이다.
바람직하게는, 열 CVD 조건들은 상기 기판 상에 원하는 모폴로지(예를 들어, 비정질, 다결정, 단결정)의 실리콘-포함 막을 증착하기에 효과적인 기판 온도를 포함한다. 바람직하게는, 열 CVD는 약 350℃ 내지 약 900℃ 범위, 더 바람직하게는 약 500℃ 내지 약 800℃ 범위의 온도에서 수행된다. PECVD는 약 300℃ 내지 약 700℃ 범위의 온도에서 수행되는 것이 바람직하다. 본 기술분야의 당업자는, 본 명세서에서 제공되는 지침에 따라 알려진 바와 같이, 실제 제조공정의 구현을 고려하여, 예를 들어, 선택된 클로로폴리실란의 특성들, 열 예산의 보존, 증착 속도, 단일 웨이퍼 및 배치 반응기들을 포함하는 챔버들의 다른 크기들, 바람직한 전체 압력들 및 부분 압력들 등을 고려하여 이러한 온도 범위들을 조정할 수 있다. 일반적으로, 더 높은 부분 압력들은 증착 속도, 층 품질 또는 이들의 조합에 따라 주어진 원하는 결과를 위한 더 낮은 온도들을 수반한다. 상기 기판은 본 기술분야에 알려진 다양한 방법들, 예를 들어 저항 가열 및 램프 가열에 의하여 가열될 수 있다. 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란의 적어도 하나를 포함하는 클로로폴리실란과 조합한 염소의 이용을 포함하는 선택적 증착들의 실시예들에 있어서, 상기 선택적인 CVD 조건은 바람직하게는 약 400℃ 내지 약 580℃ 범위의 기판 온도를 포함한다. 일 실시예에 있어서, 상기 선택적인 CVD 조건은 혼합 기판의 단결정 표면 영역 상에 실리콘-포함 막을 에피택셜하게 또는 이종에피택셜하게 증착되기에 효과적인 기판 온도를 포함하며, 반면, 상기 선택적 증착 동안에 상기 기판의 비-단결정 표면 영역 상에 증착을 최소화한다.
선택적 증착들을 포함하는 증착들은 모노클로로디실란(또는, 클로로디실란), 디클로로디실란, 트리클로로디실란, 테트라클로로디실란, 펜타클로로디실란, 헥사클로로디실란, 클로로트리실란, 디클로로트리실란, 트리클로로트리실란, 테트라클로로트리실란, 펜타클로로트리실란, 헥사클로로트리실란, 헵타클로로트리실란, 및 옥타클로로트리실란에서 선택된 적어도 두 개 클로로폴리실란들을 이용하여 수행될 수 있다. 일부 실시예들에 있어서, 상기 증착들은 상술한 클로로폴리실란들의 적 어도 세 개를 이용하여 수행될 수 있다. 예를 들어, 분리된 저장부들로부터 또는 혼합물의 구성요소들로서, 둘 또는 그 이상의 클로로폴리실란들은 분리하여 상기 CVD로 공급될 수 있다. 일 실시예에 있어서, 상기 선택적인 CVD 조건은 상기 CVD 챔버로 제1 클로로폴리실란 및 제2 클로로폴리실란을 유동하는 단계를 포함하고, 상기 제1 클로로폴리실란은 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 또는 테트라클로로디실란을 포함하고, 및 상기 제2 클로로폴리실란은 상기 제1 클로로폴리실란과는 다르다. 상기 제2 클로로폴리실란에 대한 상기 제1 클로로폴리실란의 중량비는 넓은 범위에서 변할 수 있고, 예를 들어 약 99:1 내지 약 1:99 범위이거나, 바람직하게는 약 9:1 내지 약 1:9의 범위이거나, 더 바람직하게는 약 3:1 내지 약 1:3 범위일 수 있다. 예를 들어, 일 실시예에 있어서, 상기 클로로폴리실란은 디클로로디실란 및 트리클로로디실란의 혼합물일 수 있고, 예를 들어, 디클로로디실란:트리클로로디실란의 중량비는 약 1:9 내지 약 9:1의 범위일 수 있고, 바람직하게는 약 3:1 내지 약 1:3 범위일 수 있다. 바람직한 클로로폴리실란 실시예는 약 75% 중량비의 디클로로디실란과 약 25% 중량비의 트리클로로디실란을 본질적으로 포함할 수 있다. 다른 실시예에 있어서, 상기 제1 및 제2 클로로폴리실란들은 분리된 저장부들로부터 상기 CVD 챔버로 유동한다. 일 실시예에 있어서, 상기 선택적인 CVD 조건은 상기 CVD 챔버로 제1 클로로폴리실란, 제2 클로로폴리실란 및 제3 클로로폴리실란을 유동하는 단계를 포함하고, 상기 제1 클로로폴리실란은 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 또는 테트라클로로디실란을 포함하고, 상기 제2 및 제3 클로로폴리실란들은 서로 다르고, 상기 제1 클로로폴리 실란과는 다르다. 상기 제1, 제2 및 제3 클로로폴리실란들의 상대적인 양은 넓은 범위에서 변할 수 있고, 예를 들어 이들 각각은 전체 클로로폴리실란 중량을 기준으로 약 1% 내지 약 98% 중량비의 상대적인 양으로 이용될 수 있다.
상술한 바와 같이, 클로로폴리실란에 추가하여, 상기 공급 가스는 또한 원하는 바와 같이, 실리콘-포함 막들을 도핑하거나 또는 합금하기에 유용하도록 본 기술분야의 당업자에게 알려진 다른 물질들을 포함할 수 있다. 다양한 실시예들에 있어서, 상기 공급 가스(들)은 실리콘 소스, 게르마늄 소스, 탄소 소스, 보론(boron) 소스, 갈륨(gallium) 소스, 인듐(indium) 소스, 비소(arsenic) 소스, 인(phosphorous) 소스, 및 안티몬(antimony) 소스로 이루어진 군에서 선택되는 하나 또는 그 이상 전구체들을 더 포함한다. 이러한 소스들의 특정한 예들은 클로로폴리실란에 추가하여 보충적인 실리콘 소스들로서 실란, 디실란 및 테트라실란을 포함하고; 게르마늄 소스들로서 저메인(germane), 모노클로로저메인(monochlorogermane), 디클로로저메인(dichlorogermane), 트리클로로저메인(trichlorogermane), 테트라클로로저메인(tetrachlorogermane), 디저메인(digermane), 클로로디저메인(chlorodigermane), 디클로로디저메인(dichlorodigermane), 트리클로로디저메인(trichlorodigermane), 테트라클로로디저메인(tetrachlorodigermane), 펜타클로로디저메인(pentachlorodigermane), 및 헥사클로로디저메인(hexachlorodigermane)을 포함하고; 탄소 및 실리콘 소스들로서 모노실릴메탄(monosilylmethane), 디실릴메탄(disilylmethane), 트리실릴메탄(trisilylmethane), 테트라실릴메탄(tetrasilylmethane), 모노메틸실 란(monomethyl silane) (MMS) 및 디메틸실란(dimethyl silane)을 포함하고; 또한 안티몬(antimony), 비소(arsenic), 보론(boron), 갈륨(gallium), 인듐(indium) 및 인(phosphorous)과 같은 전기적 활성화 도판트들(n-형 및 p-형 모두)의 소스로서 다양한 도판트 전구체들을 포함한다. 일부 실시예들에 있어서, 탄소 소스는 H3Si-CH2-SiH2-CH3 (1,3-디실라부탄(1,3-disilabutane))을 포함한다.
클로로폴리실란을 이용하여 CVD에 의하여 실리콘-포함 막들에 도판트들을 결합하는 것은 바람직하게는 도판트 전구체들을 이용한 인-싯츄 도핑으로 구현할 수 있다. 전기적 도판트들을 위한 바람직한 전구체들은 디보란(diborane), 중수소 디보란(deuterated diborane)과 같은 p-형 도판트 전구체들 및 포스핀(phosphine), 및 아르신(arsine)과 같은 n-형 도판트 전구체들을 포함하는 도판트 수소화물들이다. 실릴포스핀(phosphine)[(H3Si)3-xPRx], 및 실릴아르신(silylarsines)[(H3Si)3-xAsRx] (여기에서 x는 0 내지 2 및 Rx = H 및/또는 D)는 인(phosphorous) 및 비소 도판트들을 위한 다른 전구체들이다. SbH3 및 트리메틸인듐(trimethylindium)은 각각 안티몬 및 인듐의 다른 소스들이다. 이러한 도판트 전구체들은 하기에 설명하는 바와 같이 바람직한 막들, 바람직하게는 보론 도핑된, 인 도핑된, 안티몬 도핑된, 인듐 도핑된, 및 비소 도핑된 실리콘, 실리콘:탄소(Si:C), 실리콘-게르마늄(SiGe) 및 실리콘-게르마늄: 탄소(SiGe:C) 막들 및 합금들을 포함하는 바람직한 막들을 준비하는데 유용하다.
공급 가스 내의 도판트 전구체의 양은 실리콘-포함 막 내의 도판트의 원하는 수준 및/또는 실리콘-포함 층의 증착 층 내의 원하는 표면 품질을 제공하기 위하여 조절될 수 있다. 공급 가스 내의 바람직한 농도들은 반응 가스의 전체 양을 기준으로 약 1 ppb(part per billion) 내지 약 20 무게 %의 범위이고(불활성 캐리어 및 희석된 가스들은 제외), 바람직하게는 순수한 포스핀(또는 동등한 희석된 포스핀) 또는 아르신 또는 디보란은 약 0.1 sccm 내지 5 sccm 범위이거나 또는 결과적인 막 내에서 원하는 특성을 구현하기 위하여 더 많은 양 또는 더 작은 양들이 종종 바람직하다. 단일 웨이퍼 반응기(single wafer reactor)들의 바람직한 입실론(EpsilonTM) 시리즈에 있어서, 캐리어 가스 내의 도판트 전구체의 희석된 혼합물은, 원하는 도판트 농도 및 도판트 가스 농도에 따라 약 10 sccm 내지 약 1000 sccm(standard cubic centimeters per minute)의 범위로 조절하여, 물질 유동 콘트롤러를 통하여 상기 반응기로 이송될 수 있다. 도판트 가스들의 희석은 동등한 순수 도판트 유동 속도들을 달성하기 위해 10-7 내지 10-2 의 인수가 될 수 있다. 통상적으로 상업적으로 얻을 수 있는 도판트 소스들은 H2 내에 희석된 도판트 수화물들이다. 그러나, 일부 실시예들에 있어서 도판트 전구체들은 비-수소 불활성 가스 내에서 희석된다. 상기 희석된 혼합물은 바람직하게는 클로로폴리실란, 선택적인(optional) 식각제(선택적 증착 실시예들을 위함), 모든 적절한 캐리어 가스, 및 치환형 도핑을 위한 모든 원하는 도판트 전구체(예를 들어, 저메인 또는 모노메틸 실란)과 혼합하여 더 희석된다. 바람직한 입실론(EpsilonTM) 시리즈 반응기들 내의 증착을 위한 통상적인 전체 유동 속도들은 종종 약 10 slm(standard liters minute) 내지 약 100 slm의 범위이므로, 이러한 방법에 이용되는 도판트 전구체의 농도는 일반적으로 전체 유동에 비하여 작다.
선택적인 CVD 조건들
선택적인 CVD를 위하여 일반적으로 적절한 증착 조건들은 상술한 바와 같으며, 클로로폴리실란 종류 및 유동 속도, 식각제 종류 및 유동 속도, 캐리어 가스 정체 및 유동 속도, 장치 종류 및 구성, 증착 온도, 증착 압력, 캐리어 가스 종류 및 유동 속도, 등과 같은 파라미터들의 수치들의 범위들을 포함한다. 특정한 증착을 위하여 적절한 선택적인 CVD 조건은 본 명세서에 제공된 지시에 따라 알려진 일련의 실험법에 의하여 확인될 수 있다.
본 명세서에 이용된 용어 "선택적 증착(selective depostion)"은 혼합 기판(예를 들어, 단결정 및 비-단결정 표면들을 가지는 기판, 또는 반도체 및 절연체 표면들)의 단결정 표면 상에 실리콘-포함 물질이 증착되고 상기 비-단결정 표면(들) 상에 거의 증착되지 않거나 증착이 없는 경우를 지칭한다. 우수한 선택비는 본 명세서에 설명된 증착 방법들을 이용하고 클로로폴리실란을 포함하는 공급 가스를 이용하여 구현할 수 있다. 일 실시예에 있어서, 실리콘-포함 막은 상기 선택적인 CVD 조건 하에서 상기 CVD 챔버 내에 위치한 기판의 단결정 표면 영역 상에 증 착되며, 반면 상기 선택적 증착 동안에 상기 기판의 비-단결정 표면 영역 상에 증착을 최소화된다. 바람직하게는, 상기 비-단결정 표면 영역 상에 증착을 최소화하는 단계는 상기 선택적 증착 동안에 상기 비-단결정 표면 영역 상에 실리콘-포함 물질을 실질적으로 증착하지 않는 단계를 포함한다. 따라서, 선택비는, 혼합 기판들의 단결정 표면들 상에 약 100% 증착될 수 있고, 실리콘 산화물 및 실리콘 질화물과 같은 주위의 절연체 상에는 본질적으로 증착되지 않을 수 있다. 바람직한 실시예들에 있어서, 상기 선택적으로 증착된 실리콘-포함 물질은 에피택셜 실리콘 또는 이종에피택셜 실리콘-게르마늄, 실리콘:탄소(Si:C) 또는 실리콘-게르마늄:탄소(SiGe:C), 및 전기적 활성화 도판트들로 도핑될 수 있는 모든 물질을 포함한다.
일 실시예에 있어서, 선택비는 추가적인 식각제 종들의 추가 없이 클로로폴리실란을 이용하여 구현할 수 있다. 통상적으로, 염화수소 식각제는 선택적인 실리콘-계 증착 공정들에 제공될 수 있고, 비정질(통상적으로 절연체) 표면들 상의 느린 핵생성 증착에 대한 식각 효과는 노출된 반도체 표면들에 대한 식각 효과들에 비하여 크다. 그러나, 염화수소는 순도를 높이기가 매우 어려우며, 또한 염화수소의 상업적으로 구할 수 있는 통상적인 소스들은 상기 증착 공정 내에 과도한 수분을 제공한다. 이러한 수분은 증착된 막들의 전도성을 저하할 수 있고, 또한 에피택셜 증착에 있어서 용인할 수 없는 수준의 결함을 야기할 수 있다. 따라서, 일부 실시예들에 있어서, 클로로폴리실란의 이용은 식각제들을 추가하지 않고, 특히 염화수소를 이용하지 않고 선택비의 높은 레벨들을 바람직하게 구현할 수 있다.
상대적으로 높은 염소:수소 비율을 가지는 클로로폴리실란들은 식각제의 존 재 없이 선택비를 구현하기 위하여 바람직하다. 예를 들어, 선택비를 구현하는 바람직한 클로로폴리실란들은 약 1:3 보다 큰, 예를 들어, 약 1:3 내지 약 7:1 범위인 염소:수소 몰 비율을 가진다. 펜타클로로디실란은 5:1의 염소:수소 몰 비율을 가지는 클로로폴리실란의 일 예이다. 상기 클로로폴리실란은 둘 또는 그 이상의 개별적인 클로로폴리실란들을 가질 수 있다. 원하는 염소:수소 몰 비율은 이러한 혼합물 내에서 함유물을 위한 특정한 개별적인 클로로폴리실란들의 적절한 양들을 선택하여 구현할 수 있다. 예를 들어, 디클로로디실란 및 테트라클로로디실란을 포함하는 클로로폴리실란의 상기 염소:수소 몰 비율은 두 개의 클로로폴리실란들의 상대적인 양을 적절하게 선택하여 약 1:3(본질적으로 순수한 디클로로디실란) 내지 약 2:1 (본질적으로 순수한 테트라클로로디실란) 범위에서 제어될 수 있다
선택비에 대한 제어는 식각제의 추가없이 상기 클로로폴리실란(들)의 이러한 선택에 의하여 달성될 수 있으나, 식각제로서 염소 가스의 이용은 특히 바람직하고, 특히 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및/또는 테트라클로로디실란과 같이 상대적으로 더 낮은 염소:수소 비율을 가지는 클로로폴리실란들과의 조합하여 이용하는 것이 바람직하고, 바람직한 증착 온도들, 예를 들어 약 400℃ 내지 600℃ 미만의 범위의 증착 온도들과 조합하는 것이 더 바람직하다. 일 실시예에 있어서, 모노클로로디실란, 디클로로디실란, 트리클로로디실란 및/또는 테트라클로로디실란과 조합한 염소의 이용은, 상대적으로 낮은 증착 온도들(예를 들어, 약 400℃ 내지 약 590℃ 범위, 바람직하게는 약 500℃ 내지 약 580℃ 범위의 CVD 챔버 및/또는 기판 온도)의 하나 또는 그 이상; 상대적으로 높은 증착 속도 (예를 들어, 약 140 Å/분 또는 그 이상, 바람직하게는 약 180 Å/분 또는 그 이상); 및 높은 선택비를 포함하는 많은 잇점들을 제공한다. 염소의 이용은, 상기 클로로폴리실란의 염소:수소 몰 비율을 조정하기 보다는 상기 염소 유동 속도를 조정하여 선택비를 제어할 수 있고, 이는 일부의 장치 구성들에 대하여 더 바람직하다. 염소의 이용은 또한 염화수소의 이용을 매우 최소화할 수 있고, 바람직하게는 실질적으로 제거할 수 있고, 이는 상술한 바와 같은 추가적인 잇점들을 제공할 수 있다.
특정한 클로로폴리실란 증착을 위하여 적절한 CVD 조건들 및 본 명세서에서 제공되는 보충적인 지시 사항을 확인하기 위하여 수행된 일련의 실험법을 안내하기 위한 목적을 위하여 하기의 일반적인 경향들이 제공된다.
상기 클로로폴리실란의 염소 함량이 증가됨에 따라, 반응성 정도는 감소되는 경향이 있고, 선택비의 정도는 증가되는 경향이 있다. 따라서, 주어진 증착 속도 및 선택비의 정도를 구현하기 위하여, 상기 클로로폴리실란의 염소 함량이 증가됨에 따라 상대적으로 더 높은 증착 온도들이 바람직하다. 일 실시예에 있어서, 선택적인 CVD 조건은 약 400℃ 내지 약 580℃ 범위의 기판 온도를 포함한다. 증착 압력이 증가됨에 따라, 증착 속도는 증가되는 경향이 있다. 일 실시예에 있어서, 선택적인 CVD 조건은 약 20 Torr 내지 약 760 Torr 범위의 CVD 챔버 압력을 포함한다. 더 높은 증착 온도들은 에피택셜 또는 이종에피택셜 증착을 야기하는 경향이 있고, 더 낮은 온도들은 비정질 증착을 야기하는 경향이 있다. 일 실시예에 있어서, 상기 기판 온도는 상기 기판의 단결정 표면 영역 상에 실리콘-포함 막을 에피 택셜하게 또는 이종에피택셜하게 증착하는 것에 효과가 있다. 상기 클로로폴리실란과 조합하여 이용된 염소 가스의 양이 증가됨에 따라, 선택비는 증가되는 경향이 있고, 증착 속도는 감소되는 경향이 있다. 증착 속도 및 선택비에 대한 염소 유동 속도의 효과는 하기의 예들에 나타난다.
일반적으로, 하기에 상세하게 설명된 바와 같이, 수소 캐리어 가스의 더 낮은 유동 속도들은 상기 클로로폴리실란 증착 공정 내의 선택비를 개선한다. 식각 메커니즘은 반도체 윈도우들 상의 증착 메커니즘과도 경합하므로, 반도체 표면들 상의 순(net) 성장 속도들("GR")을 변조하기 위하여, 다양한 변수들은 상기 두 메커니즘들에 서로 다른 영향을 끼친다. 예를 들어, 입실론(Epsilon
Figure 112008088576163-PCT00002
) 챔버 내의 실험 조건들 하에서, 클로로폴리실란의 염소:수소 비율의 증가는 일반적으로 증착 속도를 감소시킨다.
예시적인 공정 집적
일 실시예에 있어서, 본 명세서에 설명된 바와 같이, 염소 및 클로로폴리실란을 이용하는 선택적 증착은 실리콘 콘택 플러그를 선택적으로 형성하기 위하여 이용된다. 예를 들어, BPSG 또는 TEOS와 같은 상대적으로 두꺼운 절연층은 패터닝되고, 콘택 비아들은 단결정 반도체 표면을 노출하기 위하여 개구된다. 이러한 선택적 증착은 상기 콘택홀을 통하여 상기 표면으로부터 상측으로 에피택셜 또는 폴리실리콘 플러그를 성장시키기 위하여 이용된다.
도 1은 도시된 실시예의 실리콘을 포함하는 기판(10)을 도시한다. 기판(10) 은 웨이퍼 또는 SOI 기판을 덮는 에피택셜층을 포함할 수 있다. 필드 분리 영역들(12)은 종래의 얕은 트랜치 분리(shallow trench isolation, STI) 기술들을 이용하여 형성될 수 있고, 상기 STI 요소들 사이의 윈도우들 내에 활성화 영역들(14)을 한정한다. 또는, 필드 절연 물질을 한정하기 위하여, 실리콘 부분 산화(local oxidation of silicon, LOCOS) 및 LOCOS 또는 STI의 많은 변형들을 포함하여 적절한 모든 방법들이 이용될 수 있다. 여러 개의 활성화 영역들은 통상적으로 기판(10)을 가로질러 STI에 의하여 동시에 한정되고, 상기 STI는 서로 분리된 트랜지스터 활성화 영역들(14)의 망을 종종 형성하는 것을 이해할 수 있다. 상기 기판은 바람직하게는 채널 형성에 적절한 레벨로 백그라운드(background) 도핑된다. 일 실시예에 있어서(미도시), 에피택셜 실리콘-포함 층은 본 명세서에 설명된 방법들에 의하여 활성화 영역(14)을 덮도록 선택적으로 증착된다. 상기 실리콘-포함 층은, 예를 들어, 보론 도핑된, 인 도핑된, 안티몬 도핑된, 인듐 도핑된, 또는 비소 도핑된 실리콘; 실리콘:탄소(Si:C), 실리콘-게르마늄(SiGe) 또는 실리콘-게르마늄:탄소(SiGe:C)일 수 있다. 상기 선택적으로 증착된 에피택셜 실리콘-포함 층은 스트레인드(strained)되거나 완화(relaxed)될 수 있으며, 또한 추가적인 스트레인드 층들 또는 완화 층들은 상기 선택적으로 증착된 에피택셜 실리콘-포함 층을 덮도록 증착될 수 있다.
도 2는 활성화 영역(14)을 덮는 게이트 전극(16)을 형성한 후의 기판(10)을 도시한다. 절연 스페이서들 및 캡층들로 둘러싸이고, 게이트 유전층(18)에 의하여 하부의 기판(10)으로부터 분리된 통상적인 실리콘 전극으로서 도시되어 있으나, 상 기 트랜지스터 게이트 스택은 다양한 구성들을 가지는 것을 이해할 수 있다. 일부의 공정 흐름에 있어서, 예를 들어, 상기 스페이서들은 생략될 수 있다. 도시된 실시예에 있어서, 게이트 전극(16)은 활성화 영역(14) 내에 트랜지스터 게이트 전극(16)의 양 측상에 소스 및 드레인 영역들(20)을 한정한다. 또한, 게이트 전극(16)은 소스 및 드레인 영역들(20) 사이의 게이트 전극(16)의 하부에 채널 영역(22)을 한정한다.
도 3은 노출된 실리콘을 선택적으로 제거하는 식각 단계의 결과를 도시한다. 바람직하게는 반응성 이온 식각(reactive ion etching, RIE)은 수직 측벽 한정을 제공하고 및 노출된 산화물 및 질화물 물질들의 최소한의 손상을 제공하기 위하여 이용된다. 상기 채널 상의 스트레인을 상기 임계 두께에 비하여 큰 증착에 의하여 구현할 수 있다고 하여도, 바람직하게는 리세스들의 깊이는 상기 리세스 내에 증착되는 층의 임계 깊이에 비하여 작다. 상기 노출된 실리콘이 본질적으로 활성화 영역(14)의 소스 및 드레인 영역들(20)이므로, 상기 식각은 소스/드레인 리세스로서 지칭된다. 일부 배열들에 있어서, 소스/드레인 영역들(20)을 덮는 얇은 유전체를 제거하는 제1 단계가 포함될 수 있음을 이해할 수 있다.
도 4는 선택적 증착 공정을 이용하여 리세스된 소스/드레인 영역들(20)을 충진한 결과를 도시한다. 특히, 상기 노출된 반도체 표면들은, 예를 들어 HF 증기(HF vapor) 또는 HF 라스트 딥(HF last dip)에 의하여 세정되고, 이에 따라 그 상의 에피택시를 위하여 산소없는(oxygen-free) 표면을 형성한다. 기판(10)은 CVD 챔버(미도시) 내에 위치한다. 상기 CVD 챔버 내에 CVD 조건이 수립되며, 본 명세 서에 개시된 바와 같이, 상기 챔버로 염소 가스 및 클로로폴리실란을 유동하는 단계를 포함한다. 바람직하게는, 도 1 내지 도 5의 실시예에 있어서, 하기에 상세하게 개시된 바와 같이, 게르마늄 또는 탄소 소스들은 상기 채널 영역 상에 스트레인을 생성시키기 위하여 포함된다. 바람직하게는 도판트 수소화물들은 공정 증기 혼합물 내에 포함된다. 실리콘-포함 에피택셜층은 소스/드레인 영역들(20) 내에 선택적으로 성장한다. 바람직하게는, 선택적으로 증착된 이종에피택셜 막(30)(예를 들어, 실리콘:탄소 또는 실리콘-게르마늄)은 소스/드레인 영역들(20)을 충진하고, 채널 영역(22)에 스트레인을 인가한다. 도시된 실시예에 있어서, 이종에피택셜 막(30)은 채널 영역(22)의 표면과 대략적으로 동일 평면이다.
도 5는 확장된 이종에피택셜 막(32)을 이용하여 엘리베이티드 소스/드레인 영역들(20)을 형성하기 위하여 선택적 증착의 선택적인(optional) 확장을 도시한다. 채널 영역(22)의 표면 하단의 확장 막(32)의 부분이 채널 영역(22) 상에 측방향 응력을 인가하므로, 상기 기판의 표면 상의 부분은 원래의 실리콘 격자 상수로부터의 많은 격자 편차 또는 일부의 격자 편차를 포함할 필요가 없다. 따라서, 일 예로서, 게르마늄 또는 탄소 소스 가스들은 채널 영역(22)의 표면 상의 선택적 증착의 부분을 위하여 약해지거나 또는 정지될 수 있으며, 또한 클로로폴리실란은 계속 유동한다. 전기적 도판트 소스 가스들, 특히 아르신 또는 포스핀 또는 디보랜(diborane)과 같은 도판트 수소화물들은 바람직하게는 계속된다.
도 5의 엘리베이티드 소오스/드레인 구조(32)는 기판(10)의 표면 상에 추가적인 실리콘 물질을 바람직하게 제공한다. 본 기술분야의 당업자에게 알려지고, 본 명세서에서 제공된 지시 사항에 의하여 지시된 바와 같이, 후속의 제조공정을 통하여, 절연층들은 증착되며, 콘택들은 절연막을 통하여 소스 및 드레인 영역들(20)으로 형성된다. 추가적인 실리콘 물질은 콘택 저항을 감소하는(오믹 콘택을 형성함) 실리사이드(silicide) 콘택의 형성을 용이하게 한다. 따라서, 니켈, 코발트, 또는 다른 금속이 상기 콘택홀 내에 증착되며, 또한 하부 소스/드레인 영역들을 위한 얕은 접합들의 전기적 특성들을 저하하지않고 과잉 실리콘을 소모할 수 있다.
도 6은 도 2의 구조에 대하여 개재된 소스/드레인 리세스 단계를 포함하지 않고, 염소 가스 및 클로로폴리실란의 유동을 이용하는 선택적 증착이 수행되는 다른 실시예를 도시한다. 이 경우에 있어서, 상기 선택적 증착은 상기 소스 및 드레인 영역들을 상승하는 것에만 이용되며, 얕은 접합을 파괴하지 않고 콘택 실리사이드화(silicidation)에 의하여 소비를 허용하도록 과잉 실리콘(34)을 제공한다. 상기 증착은 도핑된 실리콘, 예를 들어 전기적 활성화 도판트가 도핑된 실리콘을 증착하기 위하여 도판트 전구체들을 선택적으로(optionally) 포함할 수 있다. 그러나, 전체의 과잉 실리콘 구조(34)가 콘택 실리사이드화에 의하여 소모된다면, 이러한 도판트들은 불필요하다.
바람직하게는, 상기 염소/클로로폴리실란 증착 공정의 선택적인 특성은, 필드 영역들 상으로부터 과잉의 증착을 제거하기 위하여 후속의 패터닝 단계 및 식각 단계들을 제거한다. 불완전한 선택비에서도, 비싼 마스크 공정을 요구하는 대신에 절연 표면들 상에 원하지 않는 증착을 제거하기 위하여 적시의 습식 식각의 이용을 바람직하게 허용할 수 있다. 또한, 상대적으로 높은 증착 속도들에서 우수한 막 품질이 얻어지며, 이에 따라 수율을 개선한다. 예를 들어, 일부의 공정 실시예들은, 예를 들어, 이종 바이폴라 트랜지스터(heterobipolar transistor, HBT)의 기저 구조를 형성하기 위하여, 염소, 클로로폴리실란, 저메인, 메틸실란, 및 B2H6을 이용하여 보론 도핑된 실리콘:게르마늄:탄소(Si:Ge:C)의 선택적인 증착을 이용할 수 있다. 다른 선택적 증착 공정 실시예들은 약 400℃ 내지 약 580℃ 범위의 증착 온도에서, 예를 들어 클로로폴리실란과 염소를 이용하여 엘리베이티드 소스/드레인 구조, DRAM 및/또는 SRAM을 위한 콘택 플러그를 형성하기 위하여 이용될 수 있다. 일부 실시예들에 있어서, 클로로폴리실란 및 염소를 이용하여, 도판트 전구체의 치환 없이, 예를 들어, 탄소 소스, 게르마늄 소스 또는 전기적 활성화 도판트의 소스의 치환 없이, 진성 실리콘이 선택적으로 증착된다.
실리콘:탄소 막들에 의하여 유도된 스트레인
바람직하게는, 클로로폴리실란을 이용한 높은 성장 속도들에서의 증착들은 탄소의 매우 높은 레벨들을 구현할 수 있다. 실리콘 내에 결합된 치환형 탄소의 높은 레벨들은 클로로폴리실란 및 탄소 소스(또한, 일부 실시예들에 있어서, 전기적 활성화 도판트를 위한 선택적인(optional) 도판트 전구체)를 이용하여 상대적으로 높은 성장 속도에서 선택적이거나 또는 비 선택적인 증착을 수행하여 구현할 수 있다. 바람직한 증착 조건들 하에서, 탄소 결합 레벨들은 약 1.0% 내지 약 3.5% 범위이다.
본 기술분야에 알려진 바와 같이, 단결정 실리콘의 격자 상수는 약 5.431Å 이며, 반면 다이아몬드 형태 내의 단결정 탄소는 3.567Å의 격자 상수이며, 이는 상기 탄소 원자들의 크기가 작기 때문이다. 따라서, 인장 스트레인은 탄소의 치환형 도핑에 의하여 단결정 실리콘 내에 도입되며, 이는 탄소 원자들이 그들이 치환하는 상기 실리콘 원자들에 비하여 작기 때문이다. 실리콘 내의 치환형 탄소의 양은 x-선 회절에 의하여 상기 도핑된 실리콘의 수직 격자 공간을 측정하고, 베가드 법칙(단결정 실리콘과 단결정 다이아몬드 사이에 선형 내삽을 이용함)을 적용하여 결정될 수 있다. 본 기술분야의 당업자에게는 베가드 법칙과 치환형 탄소 레벨, 격자 공간 및 스트레인 사이의 관계가 알려져 있다. 예를 들어, Judy L. Hoyt, "Substititional Carbon Incorporation and electronic Characterization of Si1-yCy/Si and Si1-x-yGexCy/Si Heterojunctions," Chapter 3 in "Silicon-Gemanium Carbon Alloy," Taylor and Francis, NY, pp. 59-89, 2002 를 참조하며, 상기 개시는 본 명세서에 참조로서 결합된다. 상기 호이트(Hoyt)의 논문의 73 페이지 도 3.10에 도시된 바와 같이, 종래의 증착 방법들은, 5.4Å 이상의 격자 공간 및 1.0 Gpa 미만의 인장 응력에 상응하는 2.3%까지의 치환형 탄소 함량을 가지는 실리콘을 제공한다. 또한, 도 3.10에 따르면, 도핑된 실리콘 내의 전체 탄소 함량이 SIMS에 의하여 결정되며, 이에 따라 비-치환형 탄소 함량은 전체 탄소 함량으로부터 상기 치환형 탄소 함량을 공제하여 결정될 수 있다.
클로로폴리실란, 아르신 및 탄소 소스(예를 들어, 모노메틸실란)로부터 증착된 탄소를 이용하여 치환형으로 도핑된 실리콘(본 명세서에서는 "실리콘:탄소(Si:C)"로 표기됨)에 대하여 약 5.323Å의 격자 공간(X-선 회절에 의하여 측정됨)이 구현될 수 있다. 상기 5.323Å의 격자 공간은 약 3.25%의 치환형 탄소의 레벨에 상응한다. 하측의 실리콘 템플레이트(예를 들어, 약 5.43Å의 격자 공간)로 축소되는 경우, 이러한 실리콘:탄소층들 내의 인장 응력은 약 2.06 Gpa이 된다. 보다 일반적으로, 상기 구현되는 응력은 바람직하게는 1 GPa 내지 3 Gpa 범위이다. 실리콘의 본래의 격자 상수로부터의 편차는 응력 및 이에 상응하고 반도체들 내의 전기적 캐리어 이동도를 바람직하게 개선하는 스트레인을 인가하고, 이에 따라 소자의 특성들 및/또는 성능을 개선한다. 상기 물질의 임계 두께에 비하여 작게 실리콘:탄소를 증착하는 경우에 있어서, 상기 증착된 층은 인장 스트레인된 상태가 되고, NMOS 소자들에 대하여 전자 이동도가 개선된다. 이 경우에 있어서, 상기 증착된 실리콘:탄소(Si:C)층은, 예를 들어 그 사이에 채널을 가지는 리세스된 소스/드레인 영역들 내에 선택적으로 형성될 수 있다. 그러나. 도 1 내지 도 5의 실시예들에 있어서, 상기 실리콘:탄소(Si:C)층은 리세스된 소스/드레인 영역들(20) 내에 선택적으로 형성되고, 바람직하게는 응력을 유지하는 조건들(두께, 온도) 하에 증착된다. 상기 소스/드레인 리세스들을 충진하는 실리콘:탄소 물질의 더 작은 격자 상수는 그들 사이의 채널 영역(22) 상에 인장 스트레인을 인가한다. 바람직하게는 도판트 수소화물은 클로로폴리실란 및 탄소 소스와 함께 공정 유동에 추가된다. 바람직하게는 포스핀 또는 아르신이 이용된다. 상기 선택적으로 증착된 단결 정 실리콘 막은 약 1.0 원자 % 내지 약 3.5 원자 %의 치환형 탄소를 포함하고, 5.38Å 또는 그 이하, 바람직하게는 약 5.36Å 또는 그 이하, 더 바람직하게는 약 5.34Å 또는 그 이하의 격자 공간을 가진다. 이러한 단결정 실리콘 막들은 인(phosphorous) 또는 비소(arsenic)와 같은 전기적 활성화 도판트를 더 포함한다. 전기적 활성화 도판트를 이용하여 도핑되는 경우(바람직하게는 치환형 도핑)에 있어서, 상기 단결정 실리콘 막은 약 1.0
Figure 112008088576163-PCT00003
또는 그 이하, 바람직하게는 약 0.7
Figure 112008088576163-PCT00004
또는 그 이하의 비저항(resistivity)을 가지는 치환형 탄소를 포함할 수 있다. 본 명세서에서 설명한 상기 실리콘 막들에 대한 치환형 탄소의 비율은 x-선 회절 및 베가드 법칙(Vegard's Law) (상술한 바와 같이 실리콘과 탄소 사이의 선형 내삽을 이용함)에 의하여 결정되며, 달리 지시되지 않으면, 전체 막을 기준으로 원자%로서 표현된다.
치환형 탄소를 포함하는 이러한 단결정 실리콘 막은 염소, 클로로폴리실란, 탄소 전구체, 및 선택적으로(optionally) 전기적 활성화 도판트를 위한 도판트 전구체를 이용하여 상대적으로 높은 속도의 증착 공정에 의하여 형성된다. 치환형 탄소의 높은 레벨들은, 예를 들어, 적어도 약 5 nm/분, 바람직하게는 적어도 약 15 nm/분, 더 바람직하게는 적어도 약 20 nm/분의 상대적으로 높은 증착 속도 또는 성장 속도에서 클로로폴리실란을 이용하여 상기 증착을 수행하여 달성할 수 있다. 상기 성장 속도들은, 예를 들어 클로로폴리실란 유동 속도들 및 온도들을 제어함에 의하여 제어될 수 있고, 이에 따라 예를 들어, 2.5% 또는 그 이상의 치환형 탄소, 바람직하게는 2.6% 또는 그 이상의 치환형 탄소, 더 바람직하게는 2.7% 또는 그 이상의 치환형 탄소와 같은 탄소의 다양한 레벨들을 포함하는 단결정 막들을 제조할 수 있다. 일부 실시예들에 있어서, 상기 단결정 막들은 탄소의 더 높은 레벨들, 예를 들어, 2.8% 또는 그 이상 치환형 탄소, 바람직하게는 2.9% 또는 그 이상 치환형 탄소, 더 바람직하게는 3.0% 또는 그 이상 치환형 탄소를 포함할 수 있다. 더 높은 증착 속도들은 주어진 일군의 증착 파라미터들에 대하여 치환형 탄소의 더 높은 레벨을 제공할 수 있다. 그러나, 과잉의 증착 온도들은 탄소가 치환형 위치들로부터 석출되거나 응집하거나 또는 밀집하여 비-치환형 실리콘 탄화물 함유물들(inclusion)을 형성하고, 이에 따라 치환형 탄소의 레벨들을 감소시킨다. 바람직한 증착 온도들은 원하는 치환형 탄소의 양에 의존하여 일반적으로 약 500℃ 내지 약 580℃ 범위인 것이 일반적이다. 본 발명은 작동 이론에 제한되지 않으며, 본 명세서에 설명된 방법들의 실시예들은 상대적으로 낮은 온도 및 높은 증착 속도를 제공하므로 특히 바람직하다. 치환형 탄소의 높은 레벨들을 구현하기 위하여, 탄소들이 침입형 위치들로 확산되기 전에, 상기 탄소들을 치환형 위치들에 트랩하기 위하여 상대적으로 높은 속도에서 증착을 수행하는 것이 바람직하다. 그러나, 더 높은 증착 속도는 통상적으로 증착 온도를 증가시켜 구현될 수 있으나, 이는 치환형 위치들로부터 탄소 확산의 속도를 증가시키는 경향이 있다. 따라서, 종래의 증착 방법들은 실리콘-포함 막들 내에 결합된 치환형 탄소의 양을 한정하는 확산 속도와 증착 속도 사이의 상쇄를 일반적으로 포함한다. 놀랍게도, 본 명세서에 설명된 방법들의 실시예들은 상대적으로 낮은 온도들(치환형 위치들로부터 확산을 느 리게함)에서 상대적으로 빠른 증착(치환형 위치들에 탄소를 트랩함)을 가능하게 하고, 이에 따라 단결정 실리콘-포함 막들 내에 결합되는 치환형 탄소의 양을 증가시킬 수 있다. 바람직한 실시예들은 탄소 소스(예를 들어, MMS)와 조합된 클로로폴리실란(예를 들어, 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란의 적어도 하나를 포함함)을 이용하며, 약 400℃ 내지 약 580℃ 범위의 증착온도를 이용한다.
본 명세서에 설명된 바와 같이, 상대적으로 높은 레벨들의 치환형 탄소를 포함하는 단결정 실리콘 막(예를 들어, 2.4% 또는 그 이상 치환형 탄소를 포함하는 막들)은 다양한 레벨들의 인장 응력을 나타낼 수 있고, 이는 상기 치환형 탄소 원자들은 실리콘 격자 구조 내에서 치환되는 실리콘 원자들에 비하여 작다. 일 실시예에 있어서, 2.4% 또는 그 이상의 치환형 탄소를 포함하는 단결정 실리콘 막은 약 1.0 GPa 또는 그 이상, 예를 들어, 약 1.5 GPa 또는 그 이상, 바람직하게는 약 1.7 GPa 또는 그 이상, 더 바람직하게는 약 1.85 GPa 또는 그 이상, 더 바람직하게는 약 2.0 GPa 또는 그 이상의 인장 응력을 가진다. 상기 응력은 상기 막 내에 특정한 방향으로 결정될 수 있다. 예를 들어, 하부의 결정질 실리콘 기판들 상에 증착된 치환형 탄소를 포함하는 상부(overlying) 실리콘 막들에 대하여, 상기 상부 실리콘 막은 상기 평행한 응력 (즉, 막과 기판 계면에 대하여 평행하게 측정된 응력)과 다른 수직 응력(즉, 막과 기판 계면에 대하여 수직으로 측정된 응력)을 나타낼 수 있다. 예를 들어, 호이트(Hoyt)에 의하여 상술한 논문의 62 페이지의 도 3.1을 참조한다.
본 명세서에 설명된 바와 같이, 치환형 탄소를 포함하는 스트레인드 단결정 실리콘 막의 두께는 바람직하게는 임계 막 두께에 비하여 작다. 본 기술분야의 당업자는 임계 막 두께가 스트레인된 막이 특정한 군의 조건들 하에서 완화되는 막 두께인 것을 이해할 수 있다. 치환형 도판트의 농도가 증가됨에 따라, 상기 임계 두께는 일반적으로 감소된다. 상기 임계 두께에 비하여 작은 두께를 가지는 막들은 통상적으로 이러한 조건들 하에서 스트레인된 상태를 유지한다. 예를 들어, 약 1.8% 치환형 탄소를 포함하는 단결정 실리콘 막은 약 200 nm의 임계 두께를 가지고, 반면 3.5% 치환형 탄소를 포함하는 유사한 막은 상기 온도에 의존하여 약 25 nm 내지 30 nm의 임계 두께를 가질 수 있다. 이러한 막들을 위한 임계 두께에 비하여 작은 두께를 가지는 막들은, 충분히 교란되지 않거나, 또는 충분히 교란될 때까지(예를 들어, 완화를 유발하는 충분한 가열에 노출됨), 스트레인된 상태를 유지하는 경향이 있다.
따라서, 상대적으로 높은 레벨들의 치환형 탄소는, 적어도 약 5 nm/분의 증착 속도, 바람직하게는 적어도 약 15 nm/분의 증착 속도에서 염소 및 클로로폴리실란을 이용하여 상기 막을 증착하여, 선택적으로 증착된 실리콘 막 내에 결합될 수 있다. 다양한 증착 파라미터들은 상기 증착 속도와 상기 결과적인 실리콘 막에 결합된 치환형 탄소의 레벨을 제어하기 위하여 이용될 수 있다. 더 높은 레벨들의 치환형 탄소는 더 높은 챔버 압력들, 더 낮은 염소 유동들 및 낮은 캐리어 가스 유동들에서 구현될 수 있다. 일부 실시예들에 있어서, 상대적으로 더 높은 성장 속도들은 약 10 Torr 내지 약 100 Torr 범위의 챔버 압력들에서 구현될 수 있고, 또 한 더 높은 성장 속도들은 더 낮은 캐리어 가스 유동 속도들에서 구현될 수 있다.
탄소 소스에 대한 클로로폴리실란의 유동 속도 비율이 증가됨에 따라, 결과적인 막 내의 치환형 탄소의 양이 감소하는 경향이 있다. 상대적으로 높은 레벨들의 치환형 탄소는 5 nm/분의 성장 속도에서 구현될 수 있다. 일부 실시예들에 있어서, 더 높은 성장 속도들(더 높은 클로로폴리실란 유동 속도들 및 더 낮은 염소 유동 속도들의 결과임)은 더 높은 치환형 탄소를 구현하지 않으며, 이는 탄소 소스에 대한 클로로폴리실란의 유동 속도 비율이 증가하기 때문이다(따라서, 상기 막으로의 결합에 가능한 상대적인 탄소 양을 감소시킴). 특정한 조건들 하에서는, 더 높은 치환형 탄소 레벨들이 더 높은 상대적인 탄소 소스(예를 들어, 모노메틸실란 또는 MMS) 유동 속도들에서 구현될 수 있다. 클로로폴리실란에 대한 MMS의 유동 속도 비율이 증가함에 따라, 결과적인 막 내의 치환형 탄소의 양이 증가하며, 일부 경우에서는 상대적으로 선형적으로 증가한다. 치환형 탄소의 더 높은 레벨은 상대적으로 더 높은 성장 속도들에서 구현될 수 있고, 더 높은 성장 속도들은 상대적으로 더 높은 챔버 압력들, 더 높은 탄소 및 클로로폴리실란 유동 속도들, 및 더 낮은 염소 유동 속도들에서 구현될 수 있다. 따라서, 선택적인 조건들 하에서, 치환형 탄소의 더 높은 레벨들은 더 높은 성장 속도들과 함께 구현될 수 있다. 일부 구성에 있어서, 성장 속도는 클로로폴리실란 유동 속도의 강한 명확한 함수이고, 또한 챔버 압력은 상대적으로 중간 정도의 효과를 가진다. 따라서, 선택적으로 증착된 단결정 실리콘 내에 치환형 탄소의 높은 레벨들을 구현하기 위하여 높은 증착 속도들이 이용될 수 있다.
적어도 2.4% 치환형 탄소를 포함하는 단결정 실리콘 막을 선택적으로 증착하기 위하여 이용되는 화학 기상 증착 조건들은, 바람직하게는 상기 클로로폴리실란에 대하여 실질적으로 물질 이송이 제어된 증착 조건들과 실질적으로 동적으로 제어된 증착 조건들 사이의 변이 온도에 근접한 증착 온도를 포함한다. 상기 변이 온도 정도에 비하여 더 높은 온도들에서, 상기 증착 조건들은 실질적으로 물질 이송 제어된다. 일부 예에 있어서, 약 550℃에 비하여 더 높은 증착 온도들에서, 막 품질의 일부 측면들이 감소될 수 있다. 상기 변이 온도의 위치는, 예를 들어, 챔버 압력 및 캐리어 가스 유동 속도를 변화시키거나, 예를 들어, 염소와 수소 몰 비율과 같은 상기 클로로폴리실란의 선택, 및 상기 염소 유동 속도와 같은 증착 조건들을 조정하여 변화시킬 수 있다. 일부 실시예들에 있어서, 상기 화학 기상 증착 조건들은 약 500℃ 내지 약 580℃ 범위의 온도를 포함한다. 일부 실시예들에 있어서, 상기 화학 기상 증착 조건들은 적어도 약 500 mTorr, 바람직하게는 적어도 약 5 Torr, 예를 들어, 약 20 Torr 내지 약 800 Torr 범위의 챔버 압력을 포함한다.
도 1 내지 도 5의 실시예들에 있어서, 실리콘:탄소 층은 리세스된 소스/드레인 영역들(20) 내에 선택적으로 형성될 수 있다. 그러나, 실리콘:탄소 층은 실리콘:탄소 층의 블랭킷(blanket) 증착을 포함하는 비선택적 제조공정에 의하여 또한 형성될 수 있으며, 이어지는 인 싯츄(in situ) 또는 엑스 싯츄(ex situ) 식각에 의하여 단결정 실리콘:탄소는 리세스된 소스/드레인 영역들(20)에 잔존한다. 이러한 제조공정의 실시예는 도 7a 내지 도 7c에 도시된 순서에 따라 도시된다. 도 7a는 도 3에 도시된 구조와 본질적으로 동일하며, 또한 동일한 방법으로 제조될 수 있 다. 그러나, 도 4에 도시된 선택적 증착 제조공정과는 다르게, 도 7b는 블랭킷(blanket) 증착 제조공정의 결과를 나타나며, 이 경우에는 이종에피택셜 실리콘:탄소 막(30)은 소스/드레인 영역들(20)을 충진하며, 또한 다결정 실리콘:탄소 막(30a)은 필드 분리 영역들(12) 및 게이트 전극(16) 상에 증착된다. 적어도 2.4%의 치환형 탄소를 포함하는 단결정 실리콘 막 증착에 대하여 상술한 방법들은, 염소 유동 및 상기 클로로폴리실란의 염소 함량이 선택비를 감소시키기 위하여 바람직하게 최소화되는 것을 제외하고는, 단결정 실리콘:탄소 막(30) 및 다결정 실리콘:탄소 막(30a)의 증착에 이용될 수 있다. 단결정 실리콘:탄소 막(30)은 응력을 유지하는 조건들(두께, 온도) 하에서 바람직하게 증착된다. 상술한 바와 같이, 소스/드레인 리세스들을 충진하는 실리콘:탄소 물질의 더 작은 격자 상수는 그 사이의 채널 영역(22)에 인장 스트레인을 인가한다. 바람직하게는 도판트 수소화물, 더 바람직하게는, n-형 도판트 수소화물이 클로로폴리실란 및 탄소 소스와 함께 공정 유동에 첨가된다. 바람직하게는 포스핀이 이용된다.
도 7c는, 도시된 구조가 단결정 물질에 대하여 다결정 물질을 제거하기 위하여 선택된 식각 조건들을 이용하여 다결정 실리콘:탄소(Si:C) 막(30a)을 제거한 결과인 것을 제외하고는, 상기의 도 4와 유사하다. 이러한 식각 조건들은 본 기술 분야의 당업자에게 알려져있다. 도 7a 내지 도 7c에 도시된 제조공정은 다양한 형태로 이용될 수 있으며, 단결정 실리콘-포함 영역(예를 들어 채널 영역(22)) 상에 인장 응력을 인가하기에 바람직하며, 또한 특히 인장 응력된 영역(채널 영역(22)과 같이 인장응력이 인가된 영역)의 캐리어 이동도를 증가시키기에 바람직하다. 바람 직하게는, 인장 응력이 없는 영역을 제외하고 인장 응력된 영역에 실질적으로 동일한 비교가능한 영역과 비교하여, 캐리어 이동도(예를 들어, 홀 이동도 또는 전자 이동도)는 적어도 약 10%, 더 바람직하게는 적어도 약 20% 증가된다
전기적 활성화 도판트들을 포함하는 실리콘 막들
선택적으로 증착된 실리콘 막들 내에 치환형 탄소의 결합에 대하여 상술한 방법들은 전기적 활성화 도판트들과 같은 다른 도판트들을 이용하여 실리콘의 치환형 도핑을 위하여 이용될 수 있다. 높은 레벨들의 치환형 도핑은 낮은 비저항을 가지는 실리콘 막들을 형성하기 위하여 이용될 수 있다. 일 실시예에 있어서, 결과적인 단결정 실리콘 막은 약 1.0
Figure 112008088576163-PCT00005
또는 그 이하의 비저항을 가지고, 또한 적어도 약 3 × 1020 cm-3의 치환형 도판트, 바람직하게는 적어도 약 4 × 1020 cm-3의 치환형 도판트, 더 바람직하게는 적어도 약 5 × 1020 cm-3의 치환형 도판트를 포함한다. 전기적 활성화 도판트의 레벨과 종류는, 특정한 어플리케이션에 바람직하게, 1.0
Figure 112008088576163-PCT00006
또는 그 이하, 예를 들어, 0.9
Figure 112008088576163-PCT00007
또는 그 이하, 바람직하게는 0.8
Figure 112008088576163-PCT00008
또는 그 이하, 더 바람직하게는 0.7
Figure 112008088576163-PCT00009
또는 그 이하, 더 바람직하게는 0.6
Figure 112008088576163-PCT00010
또는 그 이하, 가장 바람직하게는 0.5
Figure 112008088576163-PCT00011
또는 그 이하의 결과적으로 도핑된 실리콘 내의 비저항 값들을 제공하기 위하여 변화할 수 있다. 적절한 도판트 전구체를 이용하여, 상기 방법은 n-형 도 판트들 또는 p-형 도판트들을 포함하는 실리콘 막들을 형성하기 위하여 이용될 수 있다. 바람직하게는, n-형 도판트들은 탄소 도핑된 실리콘 막들에 이용된다. 적절한 도판트 전구체들 및 도판트들의 예들은 상기에 설명되어 있다. 상기 증착 속도는 적어도 약 10 nm/분, 또는 바람직하게는 적어도 약 20 nm/분까지 증가될 수 있다.
치환형으로 도핑된 실리콘 막의 증착을 위하여 적절한 화학 기상 증착 조건들은 탄소와 치환형으로 도핑된 실리콘 막들의 선택적 증착에 대하여 상술한 CVD 조건들과 일반적으로 호환될 수 있다. 약 1.0
Figure 112008088576163-PCT00012
또는 그 이하의 실리콘 막의 비저항 값들은, 염소와 클로로폴리실란을 이용하여 상술한 일반적인 방법들에서의 상대적으로 높은 속도, 예를 들어, 적어도 약 5 nm/분, 더 바람직하게는 적어도 약 15 nm/분의 속도로 증착을 수행하여 구현될 수 있다. 도핑된 실리콘 막들의 성장 속도는 상기 클로로폴리실란 및 상기 도판트 전구체의 유동 속도에 대하여 실질적으로 선형 함수가 되는 경향이 있다. 주어진 클로로폴리실란 유동 속도에 대하여, 실리콘-포함 막의 비저항의 감소는 상기 도판트 전구체의 유동 속도의 증가만에 의하여 반드시 구현되는 것은 아니다. 예를 들어, 일부 경우에 있어서, 도판트 전구체 유동 속도의 증가는 전기적으로 비활성화 도판트의 증가된 부분과의 결합에 의하여 비저항을 증가시킬 수 있다.
일부 실시예들에 있어서, 클로로폴리실란의 이용은 상대적으로 높은 속도의 증착을 가능하게 하고, 이에 따라 전기적 활성화 도판트들 치환형 도핑의 매우 높 은 레벨들을 가능하게 한다. 본 명세서에 설명된 바와 같이 클로로폴리실란을 이용하는 증착 방법들은 상기 도판트 또는 도판트 전구체의 성질에 상대적으로 둔감한 것이 일반적이다. 따라서, 상술한 실시예들이 실리콘 탄화물(SiC)에 집중되어 있다고 하여도, 본 명세서에 설명된 클로로폴리실란을 이용한 증착 방법들 및 특히 높은 속도의 증착 방법들은 넓은 범위의 다양한 도판트들(예를 들어, 탄소, 게르마늄 및 전기적 활성화 도판트들)에 적용할 수 있고, 이러한 도판트들을 넓은 범위의 다양한 실리콘-포함 물질들(Si, Si:C, SiGe, Si:Ge:C, 등)에 결합할 수 있다. 퉁상적인 실험법들은 특정한 실리콘-포함 물질에 적용 가능한 높은 속도의 증착 조건들에 이용가능하다.
실리콘-게르마늄 막들에 의하여 유도된 스트레인
바람직하게는, 실리콘-게르마늄 층들에 스트레인을 생성하기 위하여, 클로로폴리실란을 이용한 선택적 증착은 에피택셜 막들 내에 게르마늄을 치환형으로 결합하는데 또한 효과적이다. 바람직한 증착 조건들 하에서, 예를 들어, 채널 상에 응력을 인가하기 위하여, 게르마늄 결합 레벨들은 약 1% 내지 99% 범위일 수 있고, 통상적으로 17% 내지 50%일 수 있고, 종종 약 20% 내지 약 50%일 수 있고, 또한 특히 약 20% 내지 40%일 수 있다.
본 기술분야에 알려진 바와 같이, 단결정 실리콘의 격자 상수는 약 5.431 Å이고, 반면, 단결정 게르마늄은 5.657Å의 격자 상수를 가지며, 이는 게르마늄 원자들의 더 큰 크기때문이다. 실리콘의 고유의 격자 상수로부터의 편차는 반도체들 내의 전기적 캐리어 이동도를 바람직하게 개선하는 스트레인을 유발하며, 이에 따라 소자 효율을 개선한다. 상기 실리콘-게르마늄을 상기 물질의 임계 두께에 비하여 작게 증착하는 경우에 있어서, 상기 증착된 층은 압축 스트레인되고, 홀 이동도는 PMOS 소자들에서 개선된다. 이러한 경우에 있어서, 상기 증착된 실리콘-게르마늄 층은 전체 활성화 영역 상에 선택적으로 형성될 수 있거나, 상기 채널을 한정할 수 있가나, 또는 인장 스트레인된 실리콘 층을 형성하기 위한 완화된 템플레이트로서 기능하며, 이에 따라 채널 영역으로서 기능할 수 있다.
그러나, 도 1 내지 도 5의 실시예들에 있어서, 상기 실리콘-게르마늄 층은 리세스된 소스/드레인 영역들(20) 내에 선택적으로 형성되고, 응력을 유지하는 조건들(두께, 온도) 하에서 증착되는 것이 바람직하다. 상기 소스/드레인 리세스들을 충진하는 상기 실리콘-게르마늄 물질의 더 큰 격자 상수는 그 사이의 채널 영역(22) 상에 압축 스트레인을 인가한다. 염소 가스, 상기 클로로폴리실란 및 상기 게르마늄 소스와 함께, 도판트 수소화물이 상기 공정 유동에 추가되는 것이 바람직하다. 바람직하게는, p-형 도판트, 및 더 바람직하게는 디보란이 이용된다.
치환형 탄소를 실리콘과 결합하는 상술한 방법들은 또한 치환형 탄소를 실리콘-게르마늄과 결함하기 위하여 이용되고, 또한 치환형 게르마늄을 실리콘:탄소(Si:C)와 결합하기 위하여 이용된다.
비-수소 캐리어 가스
본 발명의 다른 측면에 따라, 비-수소 캐리어 가스는, 일반적으로 상술한 바 와 같이, 증착을 수행하기 위하여 클로로폴리실란과 조합하여 이용되는 것이 바람직하다. 수소 가스(H2)는 반도체 공정, 특히 에피택셜 증착을 위한 기상 증착에 이용되는 가장 일반적인 캐리어 가스이다. 수소를 많이 이용하는 여러 가지 이유가 있다. 수소는 높은 순도로 제공될 수 있다. 또한, 수소의 열 특성들은 다른 불활성 가스들(예를 들어, 희가스들(noble gases))와 같이 웨이퍼 상에 큰 열 효과를 가지지 않는다. 또한, 수소는 감소제(reducing agent)로서 기능을 하는 경향이 있고, 따라서, 반응 챔버의 완전한 밀봉에 비하여 낮은 결과의 고유의 산화물의 형성을 유발한다.
그러나, 본 발명은 본 명세서에서 설명된 상기 클로로폴리실란 증착 시스템 내에 비-수소 캐리어 가스를 이용함으로서 특정의 잇점들을 발견하였다. 바람직하게는, 헬륨(He), 아르곤(Ar), 네온(Ne), 제논(Xe) 또는 질소 가스(N2), 또는 이러한 불활성 가스들의 조합을 수소를 대신하여 이용한다. 바람직한 실시예에 있어서, 헬륨은 수소와 열 거동이 유사하므로 캐리어 가스로서 이용되고, 이에 따라 수소 캐리어 가스의 이용으로부터 조정하기 위하여 상기 반응기를 덜 조정한다.
이러한 클로로폴리실란/수소 시스템 내에 많은 가능한 반응 메커니즘들이 있다. 예를 들어, 상기 클로로폴리실란이 테트라클로로디실란(Si2H2Cl4)인 경우에 있어서, 상기 가능한 반응들은 상기 반응식 1d 내지 반응식 8d, 반응식 1e 내지 반응식 3e, 반응식 1f, 및 일부 실시예들에 있어서 반응식 1g 내지 반응식 16g에 의하여 표시된 반응들을 포함한다. 상술한 바와 같이, 선택적인 CVD 조건들에서 식각 은 절연체 표면들 상에 주로 발생하고, 반면 증착은 반도체 윈도우들 상에 주로 발생한다. 상기 클로로폴리실란은 염소와의 반응성을 감소시키기 위한 충분한 염화물이며, 증착을 위하여 SiHCl, :SiH2 및 :SiCl2 중에 적어도 두 개의 소스인 것이 바람직하다.
그러나, 자유 H2가 (캐리어 가스로서) 대량으로 존재하면, 반응식 6g의 반응이 수행되어 염화수소(HCl)을 생성한다. 시스템 내에서 염화수소 농도의 증가는 반응식 1e 내지 반응식 3e를 역방향으로 유도하게 되어, 이에 따라 어떠한 "조절된(tuned)" 공정에서도 증착 속도의 저하를 야기한다. 조절된 공정은 선택적 증착을 구현하기 위하여 반응물의 농도들을 조절하는 것을 의미한다.
반응식 4g는 수소 캐리어 가스가 존재에 따른 염화수소의 생성에 의하여 감압되는 또 다른 바람직한 반응을 도시한다. 반응식 4g는 웨이퍼 표면 상에 흡수되는 염소의 제거를 도시한다. 아르신, 포스핀 및 디보란(포스핀 도시됨)과 같은 도판트 수소화물들은 표면 염소 원자들과 반응하는 경향이 있고, 휘발성 부산물들을 생성하여, 증착물을 위한 표면 반응 위치들을 자유롭게한다. 그러나, 반응식 1e 내지 반응식 3e에 따라, 염화수소 농도의 증가는 바람직한 제거반응을 억제하므로 반응식 4g의 평형을 좌측으로 옮기게 된다.
따라서, 비-수소 캐리어 가스(이는 일반적으로 시스템에서 지배적인 가스임)의 이용은 염소가스(Cl2)의 소모 및 반응식 6g에 의한 염화수소의 생성을 방지할 수 있고, 따라서 반응식 1e 내지 반응식 3e의 증착 반응들과 반응식 4g의 제거 반응의 감소를 방지할 수 있다. 도 8에 도시된 바와 같이, 도시된 데이터는 (이는 Violette et al., J. Electrochem. Soc, Vol. 143 (1996), pp. 3290-3296 및 O'Neill et al., J. Electrochem. Soc, Vol. 144 (1997), pp. 3309-3315의 논문으로부터 다시 도시한 것이며, 이들은 참조로서 본 명세서와 결합된다) 그들의 연구에서 시스템에서 수소 캐리어 가스의 증가에 따른 DCS/Cl2 내의 증착 반응물 SiCl2 농도 감소의 영향을 보여준다. 제조공정에서 H2가 전혀 없는 것이 바람직하나, 완전히 제거하지 않고 수소(H2)를 최소화하는 것으로도 잇점이 있음을 주의한다. 바람직하게는, 주된 캐리어 가스, 즉 시스템 내의 가장 많은 양의 가스 소스는 비-수소가스이다. 다시 말하면, 수소의 확대가 제공되고, 캐리어 가스(예를 들어, 캐리어로서 또는 도판트 가스 만을 위한 희석제로서임)의 작은 양을 가지는 것이 바람직하다.
클로로폴리실란 증착 시스템
도 9는 염소 가스, 캐리어 가스(도시된 실시예에서는 헬륨), 클로로폴리실란(도시된 실시예에 있어서는 중량비 75%의 디클로로디실란 및 중량비 25%의 트리클로로디실란을 실질적으로 포함하는 혼합물)을 포함하는 바람직한 반응기 시스템(100)을 도시한다. 도시된 바와 같이, 청정기(purifier, 102)는 헬륨 소스(104)의 하류에 위치한다. 상기 불활성 가스 유동의 일부는 버블러(106)로 비껴가게 되어 상기 캐리어 가스는 증발한 클로로폴리실란(CPS, 108)을 운반한다. 반면, 상기 클로로폴리실란은 간단하게 가열되어 액상 위의 공간에 상기 클로로폴리실란의 증기 압력을 증가시킬 수 있고, 상기 캐리어 가스는 상기 공간을 통과하면서 상기 클로로폴리실란을 포함할 수 있다. 어떠한 경우에도, 액상 반응물 소스 저장부(106)의 하류에는, 상기 증기를 통하는 소리의 속도를 특정함에 의하여 유동 가스의 반응 농도를 측정하는 분석기(110)가 위치한다. 이러한 측정을 기반으로, 소프트웨어로 제어되는 하류(downstream) 물질 유동 콘트롤러(mass flow controller, MFC, 112)의 셋포인트(setpoint)는 분석기(110)에 의하여 변환된다. 이러한 분석기들은 상업적으로 구할 수 있다.
MFC(112)를 통과하는 유동은 주된 캐리어 가스 MFC(114)를 통하여 주된 캐리어 가스에 합쳐지고, 가스 패널에의 다른 반응물들은 증착 챔버(122)에 대하여 인젝션 매니폴드(injection manifold, 120)의 상류에 위치한다. 염소 가스(130)를 저장하는 저장부가 또한 제공된다. 도시된 실시예에 있어서, 탄소를 위한 소스(132)(모노메틸실란 또는 MMS로 도시됨) 및 도판트 수소화물을 위한 소스(132)(PH3로 도시됨)가 또한 제공된다. 반응기 시스템(100)은 실란(silane), 디실란(disilane) 및/또는 트리실란(trisilane)과 같은 실리콘 소스를 저장하는 저장부(도 9에 도시되지는 않음)를 (선택적으로, optionally) 더 포함할 수 있다. 이러한 실리콘 소스는 탄소 소스(132)를 치환하거나 또는 추가될 수 있고, 이에 따라 유사한 구성을 가질 수 있다.
도시된 바와 같이, 반응기 시스템(100)은 시스템(100)의 다양한 제어가능한 구성요소들과 전기적으로 연결된 콘트롤러(150)를 또한 포함할 수 있다. 콘트롤러(150)는 가스 유동들, 온도들, 압력들, 등을 제공하기 위하여 프로그램되어 본 명세서에서 설명된 바와 같은 반응 챔버(122) 내에 설치된 기판 상에 증착 공정을 수행한다. 본 기술분야의 당업자에게 알려진 바와 같이, 콘트롤러(150)는 통상적으로 메모리와 마이크로프로세서를 포함하고, 소프트웨어에 의하여 프로그램되거나, 하드웨어에 내장된 프로그램에 의하거나 또는 양쪽 모두에 의하여 프로그램될 수 있으며, 또한, 콘트롤러(150)의 기능은 물리적으로 다른 위치에 있는 프로세서들에 의하여 배분될 수 있다. 따라서, 콘트롤러(150)는 시스템(100)을 통하여 분배되는 복수의 콘트롤러들을 또한 표현할 수 있다.
따라서, 염소/클로로폴리실란/비-수소 캐리어 가스의 조합은 선택비를 제공하고, 실리콘-포함 물질들, 특히 에피택셜 층들을 위한 증가된 증착 속도들을 제공한다. 일 실시예에 있어서, 절연 물질 중에서 반도체 윈도우들 상에 또는 그 내에 선택적 증착을 구현할 수 있도록 압력 및 온도의 조합과 함께 상기 가스 유동 속도들이 선택된다. 헬륨 소스(104)를 대신하여 수소 캐리어 가스를 이용할 수 있다. 도시된 실시예에 있어서, 상술한 바와 같이 탄소 소스(132)가 또한 제공될 수 있고, 클로로폴리실란과의 조합에 의하여, 높은 치환형 탄소 함량을 구현할 수 있다. 다른 실시예에 있어서, 도판트 수소화물 소스(134)는 바람직하게는 증가된 전도도를 가지는 인-싯츄 도핑된 반도체 층들을 제조하기 위해 또한 제공될 수 있다. 바람직하게는, 선택적인 실리콘 또는 실리콘:탄소 에피택시에 대하여, 상기 도판트 수소화물은 아르신 또는 포스핀이고, 상기 층은 n-형으로 도핑된다. 가장 바람직 하게는, 도판트 수소화물을 위한 희석된 불활성 가스는 또한 비-수소 불활성 가스이다. 따라서, 포스핀(PH3) 및 MMS는 바람직하게는 소스 저장부들(132, 134), 예를 들어, 헬륨 내에서 저장된다. 통상적인 도판트 수화물 농도들은 아르신 및 포스핀의 경우 헬륨 내에서 0.1% 내지 5%이며, 보다 통상적으로는 헬륨 내에서 0.5% 내지 1.0% 이다. 통상적인 탄소 소스 농도는 헬륨 내에서 5% 내지 50%이고, 보다 일반적으로 헬륨 내에서 10% 내지 30%이다.
예 1
본 예는 혼합된 모폴로지의 기판들을 덮는 선택적인 에피택셜 실리콘의 증착을 설명한다.
8-인치의 패터닝되지않은 실리콘 <100> 웨이퍼 기판 및 완전히 산화된 (1000Å) 표면을 가지는 별개의 웨이퍼가 입실론(E2500TM) 반응기 시스템 내에 순차적으로 장입되고, 공정처리된다. 상기 기판들은 각각 900℃에서 상기 반응기 시스템에 장입되고, 베어(bare) 웨이퍼에 대하여 20 slm의 수소 유동 속도가 초기에 이용되고, 또한 상기 기판은 1분간 안정화된다. 이어서, 상기 기판의 온도가 550℃로 감소됨에 따라 상기 수소 유동은 차단된다. 이어서, 상기 기판은 10초간 안정화되고, 그 이후에 20 sccm(standard cubic centimeters per minute)의 클로로폴리실란(75% 중량비의 디클로로디실란과 25% 중량비 트리클로로디실란을 본질적으로 포함하는 혼합물)의 유동과 12.5 sccm의 염소의 유동이 64 Torr의 증착 압력에서 약 3분간 인입된다. 약 450Å의 두께를 가지는 연속적이고 균일한 실리콘 막이 상기 단결정 웨이퍼 상에 증착되고, 반면 개별적으로 공정처리된 산화된 웨이퍼는 동일한 조건들 하에서 본질적으로 증착되지 않는다. 각각의 기판은 상기 반응기로부터 제거되고, 또한 상기 증착 단계이후에 로드락(loadlock)으로 되돌아간다. 우수한 에피택셜 품질을 가지는 실리콘 막이 상기 실리콘 웨이퍼 상에서 관찰되고, 반면 상기 산화 기판 상에는 증착이 되지않음이 관찰된다.
예 2
선택적인 CVD 조건을 확인하기위한 증착 조건들이 하기와 같이 변화된다. 석영 유리관 로(quartz tube furnace)는 약 550℃의 온도로 가열된다. 20 sccm의 클로로폴리실란(75% 중량비의 디클로로디실란과 25% 중량비 트리클로로디실란을 본질적으로 포함하는 혼합물)의 유동 및 75 sccm 의 염소의 유동이 64 Torr의 증착 압력에서 캐리어 가스 없이 상기 석영 유리관 로에 인입된다. 증착은 관찰되지 않는다. 상기 로가 석영이므로, 벽들 상의 증착은 산화물 표면 상에 CVD 조건들을 나타내며, 따라서 산화물 표면들을 위한 식각 조건이 될 수 있음이 명백하다. 상기 염소 유동은 본 단계에서 약 5분 내지 6분 동안 약 12.5 sccm로 감소되며, 이때에는 증착(실리콘)이 상기 로의 벽들 상에 형성되고, 이는 증착이 더 높은 염소 유동 속도들에 비하여 덜 선택적임을 나타낸다. 따라서, 이러한 조건들 하에서, 상기 CVD 조건은 12.5 sccm에 비하여 약간 높은 염소 유동에서 혼합 기판 상에 선택적일 수 있다. 상기 염소 유동은 본 단계에서 약 3.5분 동안 약 5 sccm로 더 감소 되며, 챔버 벽들 상에 증착이 계속되는 것이 관찰된다. 이어서, 상기 염소 유동 속도는 약 20 sccm으로 증가되며, 약 45초 동안 유지되고, 이때에는 상기 챔버 상의 벽들 상에 추가적인 증착이 일어나지 않으며, 이에 따라 선택적인 CVD 조건 하에서의 증착인 것을 확인한다. 이어서, 상기 클로로폴리실란의 유동 속도는 약 16초 동안 0으로 감소되며, 이때에는 증착된 실리콘 막이 제거되고, 이전의 증착 조건이 선택적임을 더 확인한다.
예 3
예 2에 개시된 바와 같은 선택적인 CVD 조건을 확인하기위한 증착 조건들이 변화되며, 500℃의 증착 온도, 4 Torr의 증착 압력, 및 300 sccm의 헬륨 캐리어 가스가 이용된다. 예 2와 같이, 상기 클로로폴리실란 유동은 20 sccm이고 상기 초기 염소 유동 속도는 75 sccm이다. 이러한 초기 조건에서, 증착은 발견되지 않으며, 이에 따라 산화물 표면들을 위한 식각 조건일 될 수 있음이 명백하다. 상기 염소 유동은 본 단계에서 약 20 sccm로 감소되고, 이때에는 일부 증착(실리콘)이 상기 로의 벽들 상에 형성되기 시작하고, 이는 증착이 더 높은 염소 유동 속도들에 비하여 덜 선택적임을 나타낸다. 따라서, 이러한 조건들 하에서, 상기 CVD 조건은 20 sccm에 비하여 약간 높은 염소 유동에서 혼합 기판 상에 선택적일 수 있다. 본 단계에서 상기 염소 유동이 약 2.5 sccm으로 감소됨에 따라 상기 증착은 점점 더 무거워지고, 상기 염소 유동이 약 20 sccm으로 다시 증가됨에 따라 상기 증착은 점점 가벼워지며, 이러한 CVD 조건은 약 20 sccm 보다 약간 높은 염소 유동에서 혼합 기 판 상에 선택적일 수 있음을 확인한다.
본 명세서에 언급된 모든 특허들, 특허 출원들 및 논문들은 그들의 전체에 대한 참조로서 인용되었다. 본 기술분야의 당업자에게는 본 발명의 기술적 사상을 벗어나지 않는 범위에서 상술한 제조공정에 대한 다양한 생략, 부가 및 변형이 가능한 것은 자명하다. 이러한 모든 변형이나 변경들은 하기의 청구범위에 명시된 바와 같이 본 발명의 기술적 사상에 포함된다.

Claims (44)

  1. CVD 챔버 내에 선택적인(selective) 화학 기상 증착(chemical vapor deposition, CVD) 조건을 수립하는 단계; 및
    상기 선택적인 CVD 조건 하에서 상기 CVD 챔버 내에 위치한 기판의 단결정 표면 영역 상에 실리콘-포함 막을 선택적으로 증착하고, 상기 선택적 증착 도중에 상기 기판의 비-단결정(non-single crystalline) 표면 영역 상에 증착을 최소화하는 단계;
    를 포함하고,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    저장부로부터 상기 CVD 챔버로 클로로폴리실란(chloropolysilane)을 유동하는 단계; 및
    상기 CVD 챔버로 염소 가스를 유동하는 단계;
    를 포함하고,
    상기 클로로폴리실란은 모노클로로디실란(monochlorodisilane), 디클로로디실란(dichlorodisilane), 트리클로로디실란(trichlorodisilane), 및 테트라클로로디실란(tetrachlorodisilane) 중에 적어도 하나를 포함하는 것을 특징으로 하는 실리콘-포함 막의 선택적 증착 방법.
  2. 제 1 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    상기 CVD 챔버로 수소가 유동하는 것을 최소화하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  3. 제 1 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    상기 CVD 챔버로 염화수소가 유동하는 것을 최소화하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  4. 제 1 항에 있어서,
    상기 테트라클로로디실란은 1,1,1,2-테트라클로로디실란인 것을 특징으로 하는 선택적 증착 방법.
  5. 제 1 항에 있어서,
    상기 트리클로로디실란은 1,1,1-트리클로로디실란인 것을 특징으로 하는 선택적 증착 방법.
  6. 제 1 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    상기 기판 상에 상기 실리콘-포함 막을 적어도 약 140 Å/분의 증착 속도로 선택적으로 증착하기 위하여 효과적인 유동 속도로 상기 CVD 챔버에 상기 클로로폴리실란를 유동시키는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  7. 제 1 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    :SiHCl, :SiH2 및 :SiCl2 중에 적어도 두 개를 포함하는 반응성 중간물들을 형성하기 위하여 선택된 분해 조건들 하에서 상기 CVD 챔버 내에서 상기 클로로폴리실란을 가열하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  8. 제 1 항에 있어서,
    상기 선택적인 CVD 조건은, 약 400℃ 내지 약 580℃ 범위의 기판 온도를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  9. 제 1 항에 있어서,
    상기 선택적인 CVD 조건은, 약 20 Torr 내지 약 760 Torr 범위의 CVD 챔버 압력을 포함하는 것을 특징으로 하는 선택적 증착 방법.
  10. 제 1 항에 있어서,
    상기 비-단결정 표면 영역 상에 증착을 최소화하는 단계는,
    상기 선택적 증착 동안에 상기 비-단결정 표면 영역 상에 실리콘-포함 물질을 실질적으로 증착하지 않는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  11. 제 1 항에 있어서,
    상기 선택적인 CVD 조건은, 상기 기판의 상기 단결정 표면 영역 상에 상기 실리콘-포함 막을 에피택셜하게 또는 이종에피택셜하게 증착하기 위하여 효과적인 기판 온도를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  12. 제 11 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    상기 CVD 챔버로 탄소 소스를 유동하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  13. 제 12 항에 있어서,
    상기 탄소 소스는, 모노실릴메탄(monosilylmethane), 디실릴메탄(disilylmethane), 트리실릴메탄(trisilylmethane), 테트라실릴메탄(tetrasilylmethane), 모노메틸실란(monomethyl silane), 디메틸실란(dimethyl silane), 및 1,3-디실라부탄(1,3-disilabutane)에서 선택되는 것을 특징으로 하는 선택적 증착 방법.
  14. 제 12 항에 있어서,
    상기 선택적인 CVD 조건은, 상기 선택적으로 증착된 실리콘-포함 막 내에 약 1.0 원자 % 내지 약 3.5 원자 %의 치환형 탄소를 결합하기 위하여 효과적인 증착 온도 및 탄소 소스 유동 속도를 더 포함하는 것을 특징으로 하는 선택적 증착 방법.
  15. 제 1 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    상기 CVD 챔버에 상기 클로로폴리실란과는 다른 적어도 하나의 제2 클로로폴리실란을 유동하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  16. 제 15 항에 있어서,
    상기 저장부로부터 상기 클로로폴리실란 및 상기 제2 클로로폴리실란을 유동하는 단계;
    를 포함하는 특징으로 하는 선택적 증착 방법.
  17. 제 16 항에 있어서,
    상기 클로로폴리실란 및 상기 제2 클로로폴리실란은 약 1:9 내지 약 9:1 범위의 중량비로 상기 저장부 내에 존재하는 것을 특징으로 하는 선택적 증착 방법.
  18. 제 15 항에 있어서,
    상기 제2 클로로폴리실란은, 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 테트라클로로디실란, 펜타클로로디실란(pentachlorodisilane), 헥사클로로디실란(hexachlorodisilane), 클로로트리실란(chlorotrisilane), 디클로로트리실란(dichlorotrisilane), 트리클로로트리실란(trichlorotrisilane), 테트라클로로트리실란(tetrachlorotrisilane), 펜타클로로트리실란(pentachlorotrisilane), 헥사클로로트리실란(hexachlorotrisilane), 헵타클로로트리실란(heptachlorotrisilane), 및 옥타클로로트리실란(octachlorotrisilane)으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  19. 제 18 항에 있어서,
    상기 클로로폴리실란은 디클로로디실란을 포함하고,
    상기 제2 클로로폴리실란은 트리클로로디실란을 포함하는 것을 특징으로 하는 선택적 증착 방법.
  20. 제 15 항에 있어서,
    상기 CVD 챔버에 상기 클로로폴리실란 및 상기 제2 클로로폴리실란과는 다른 제3 클로로폴리실란을 유동하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  21. 제 1 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    상기 CVD 챔버에 디실란(disilane) 및 트리실란(trisilane) 중 적어도 하나를 포함하는 실리콘 소스를 유동하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  22. 제 1 항에 있어서,
    상기 CVD 챔버는, 수평 유동 단일 웨이퍼 반응기(horizontal flow single wafer reactor) 내에 포함되는 것을 특징으로 하는 선택적 증착 방법.
  23. 제 1 항에 있어서,
    상기 기판은 집적회로를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  24. 제 1 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    상기 CVD 챔버에 게르마늄 전구체를 유동하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  25. 제 24 항에 있어서,
    상기 게르마늄 전구체는, 저메인(germane), 모노클로로저메인(monochlorogermane), 디클로로저메인(dichlorogermane), 트리클로로저메인(trichlorogermane), 테트라클로로저메인(tetrachlorogermane), 디저메인(digermane), 클로로디저메인(chlorodigermane), 디클로로디저메인(dichlorodigermane), 트리클로로디저메인(trichlorodigermane), 테트라클로로디저메인(tetrachlorodigermane), 펜타클로로디저메인(pentachlorodigermane), 및 헥사클로로디저메인(hexachlorodigermane) 중에 적어도 하나를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  26. 제 1 항에 있어서,
    상기 선택적인 CVD 조건을 수립하는 단계는,
    상기 화학 기상 증착 조건들 하에서 상기 CVD 챔버로 전기적 활성화 도판트 전구체를 유동하는 단계;
    를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  27. 제 26 항에 있어서,
    상기 전기적 활성화 도판트 전구체는,
    보론(boron), 인(phosphorous), 비소(arsenic), 인듐(indium) 및 안티몬(antimony) 중에 적어도 하나를 포함하는 것을 특징으로 하는 선택적 증착 방법.
  28. 제 1 항에 있어서,
    상기 선택적으로 증착된 실리콘-포함 막은 스트레인드(strained)된 것을 특징으로 하는 선택적 증착 방법.
  29. 제 28 항에 있어서,
    상기 선택적으로 증착된 실리콘-포함 막은 압축 스트레인드된 것을 특징으로 하는 선택적 증착 방법.
  30. 제 28 항에 있어서,
    상기 선택적으로 증착된 실리콘-포함 막은 인장 스트레인드된 것을 특징으로 하는 선택적 증착 방법.
  31. 그 내부에 기판을 지지하도록 구성된 화학 기상 증착(CVD) 챔버;
    모노클로로디실란, 디클로로디실란, 트리클로로디실란, 및 테트라클로로디실란 중에 적어도 하나를 포함하는 클로로폴리실란;
    염소 가스;
    상기 클로로폴리실란을 저장하고, 선택적인 CVD 조건 하에서 상기 CVD 챔버 에 상기 클로로폴리실란을 공급하도록 동작가능하게 연결된 제1 저장부; 및
    상기 염소 가스를 저장하고, 상기 선택적인 CVD 조건 하에서 상기 CVD 챔버에 상기 염소 가스를 공급하도록 동작가능하게 연결된 제2 저장부;
    를 포함하는 증착 시스템.
  32. 제 31 항에 있어서,
    상기 테트라클로로디실란은 1,1,1,2-테트라클로로디실란인 것을 특징으로 하는 증착 시스템.
  33. 제 31 항에 있어서,
    상기 트리클로로디실란은 1,1,1,-트리클로로디실란인 것을 특징으로 하는 증착 시스템.
  34. 제 31 항에 있어서,
    상기 클로로폴리실란은 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 테트라클로로디실란, 펜타클로로디실란, 헥사클로로디실란, 클로로트리실란, 디클로로트리실란, 트리클로로트리실란, 테트라클로로트리실란, 펜타클로로트리실란, 헥사클로로트리실란, 헵타클로로트리실란, 및 옥타클로로트리실란으로부터 선택된 적어도 두 개를 포함하는 것을 특징으로 하는 증착 시스템.
  35. 제 34 항에 있어서,
    상기 클로로폴리실란은 모노클로로디실란, 디클로로디실란, 트리클로로디실란, 테트라클로로디실란, 펜타클로로디실란, 헥사클로로디실란, 클로로트리실란, 디클로로트리실란, 트리클로로트리실란, 테트라클로로트리실란, 펜타클로로트리실란, 헥사클로로트리실란, 헵타클로로트리실란, 및 옥타클로로트리실란으로부터 선택된 적어도 세 개를 포함하는 것을 특징으로 하는 증착 시스템.
  36. 제 34 항에 있어서,
    상기 클로로폴리실란은 디클로로디실란 및 트리클로로디실란을 포함하는 것을 특징으로 하는 증착 시스템.
  37. 제 36 항에 있어서,
    상기 디클로로디실란 및 상기 트리클로로디실란은 약 1:9 내지 약 9:1 범위의 중량비로 상기 클로로폴리실란 내에 존재하는 것을 특징으로 하는 증착 시스템.
  38. 제 31 항에 있어서,
    상기 CVD 챔버와 동작가능하게 연결되고, 상기 CVD 챔버에 비-수소(non-hydrogen) 캐리어 가스를 공급하도록 구성된 캐리어 가스 소스;
    를 더 포함하는 것을 특징으로 하는 증착 시스템.
  39. 제 38 항에 있어서,
    상기 CVD 챔버에 수소 가스를 공급하지 않도록 구성된 것을 특징으로 하는 증착 시스템.
  40. 제 31 항에 있어서,
    상기 CVD 챔버에 염화수소 가스를 공급하지 않도록 구성된 것을 특징으로 하는 증착 시스템.
  41. 제 31 항에 있어서,
    상기 CVD 챔버는, 수평 유동 단일 웨이퍼 반응기 내에 포함되는 것을 특징으로 하는 증착 시스템.
  42. 제 31 항에 있어서,
    상기 제1 저장부 및 상기 제2 저장부와 동작가능하게 연결되고, 상기 CVD 챔버로 상기 클로로폴리실란 및 상기 염소의 유동을 제어하도록 구성된 컴퓨터;
    를 더 포함하는 것을 특징으로 하는 증착 시스템.
  43. 제 42 항에 있어서,
    상기 기판을 가열하도록 구성된 히터;
    를 더 포함하고,
    상기 컴퓨터는 상기 히터와 동작가능하게 연결되고, 상기 기판의 온도를 제어하도록 구성된 것을 특징으로 하는 증착 시스템.
  44. 제 42 항에 있어서,
    상기 컴퓨터는 상기 CVD 챔버 내에 선택적인 CVD 조건을 수립하도록 구성된 것을 특징으로 하는 증착 시스템.
KR1020087031348A 2006-05-31 2007-05-29 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들 KR20090015138A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80974506P 2006-05-31 2006-05-31
US60/809,745 2006-05-31

Publications (1)

Publication Number Publication Date
KR20090015138A true KR20090015138A (ko) 2009-02-11

Family

ID=38779411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031348A KR20090015138A (ko) 2006-05-31 2007-05-29 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들

Country Status (6)

Country Link
US (1) US20080026149A1 (ko)
EP (1) EP2030227A2 (ko)
JP (1) JP2009539264A (ko)
KR (1) KR20090015138A (ko)
TW (1) TW200808995A (ko)
WO (1) WO2007140375A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038459A (ko) * 2017-09-29 2019-04-08 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20190046971A (ko) * 2016-09-26 2019-05-07 다우 실리콘즈 코포레이션 트라이클로로다이실란
KR20200019721A (ko) * 2017-06-29 2020-02-24 다우 실리콘즈 코포레이션 1,1,1-트리클로로디실란의 합성

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1421607A2 (en) * 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
WO2007078802A2 (en) 2005-12-22 2007-07-12 Asm America, Inc. Epitaxial deposition of doped semiconductor materials
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
EP2502266B1 (en) * 2009-11-18 2020-03-04 Soitec Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
US8924715B2 (en) 2010-10-28 2014-12-30 Stephan V. Schell Methods and apparatus for storage and execution of access control clients
US8555067B2 (en) 2010-10-28 2013-10-08 Apple Inc. Methods and apparatus for delivering electronic identification components over a wireless network
US9023721B2 (en) 2010-11-23 2015-05-05 Soitec Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
FR2968678B1 (fr) 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
US9564321B2 (en) * 2013-03-11 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic epitaxial deposition and etch processes
US9487860B2 (en) * 2014-11-10 2016-11-08 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method for forming cobalt containing films
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
US20180053659A1 (en) * 2015-02-26 2018-02-22 Applied Materials, Inc. Methods and apparatus for deposition processes
EP3310942B1 (en) * 2015-06-16 2022-07-13 Versum Materials US, LLC Processes for depositing silicon-containing films
US9633838B2 (en) * 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
KR20180034798A (ko) 2016-09-28 2018-04-05 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
US10340340B2 (en) * 2016-10-20 2019-07-02 International Business Machines Corporation Multiple-threshold nanosheet transistors
US9831124B1 (en) 2016-10-28 2017-11-28 Globalfoundries Inc. Interconnect structures
US10049882B1 (en) 2017-01-25 2018-08-14 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device including forming a dielectric layer on a structure having a height difference using ALD
TWI711716B (zh) 2017-06-06 2020-12-01 美商應用材料股份有限公司 使用沉積-處理-蝕刻製程之矽的選擇性沉積
CN117425745A (zh) * 2021-04-21 2024-01-19 恩特格里斯公司 硅前体化合物和形成含硅膜的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299569A (ja) * 1991-03-27 1992-10-22 Nec Corp Ｓｏｉｓの製造方法及びトランジスタとその製造方法
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190046971A (ko) * 2016-09-26 2019-05-07 다우 실리콘즈 코포레이션 트라이클로로다이실란
KR20200019721A (ko) * 2017-06-29 2020-02-24 다우 실리콘즈 코포레이션 1,1,1-트리클로로디실란의 합성
KR20190038459A (ko) * 2017-09-29 2019-04-08 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20080026149A1 (en) 2008-01-31
JP2009539264A (ja) 2009-11-12
TW200808995A (en) 2008-02-16
WO2007140375A2 (en) 2007-12-06
EP2030227A2 (en) 2009-03-04
WO2007140375A3 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
KR20090015138A (ko) 클로로폴리실란들을 이용한 실리콘-포함 막들의 선택적 증착 방법들 및 시스템들
KR102648942B1 (ko) 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
TWI385714B (zh) 含矽薄膜的選擇性沉積
US7939447B2 (en) Inhibitors for selective deposition of silicon containing films
TWI404123B (zh) 半導體膜之選擇性磊晶成長
US8759200B2 (en) Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material
KR20130044312A (ko) 시클로헥사실란을 이용한 박막 및 이의 제조방법
TWI524392B (zh) 穩定矽化金屬膜及其製造方法
TW202212650A (zh) 沉積含硼及鎵的矽鍺層之方法
KR20030044396A (ko) 에피택셜 박막의 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid