JPH04299569A - Soisの製造方法及びトランジスタとその製造方法 - Google Patents
Soisの製造方法及びトランジスタとその製造方法Info
- Publication number
- JPH04299569A JPH04299569A JP3085893A JP8589391A JPH04299569A JP H04299569 A JPH04299569 A JP H04299569A JP 3085893 A JP3085893 A JP 3085893A JP 8589391 A JP8589391 A JP 8589391A JP H04299569 A JPH04299569 A JP H04299569A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sois
- spacer
- control electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000010408 film Substances 0.000 claims description 144
- 125000006850 spacer group Chemical group 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 16
- 239000012808 vapor phase Substances 0.000 claims description 14
- 239000007790 solid phase Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 65
- 229920005591 polysilicon Polymers 0.000 description 65
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 238000000206 photolithography Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000006722 reduction reaction Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005979 thermal decomposition reaction Methods 0.000 description 5
- VYFXMIAQVGXIIN-UHFFFAOYSA-N trichloro(chlorosilyl)silane Chemical compound Cl[SiH2][Si](Cl)(Cl)Cl VYFXMIAQVGXIIN-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/164—Three dimensional processing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、メモリ,論理回路等の
高集積性を要求される半導体装置及び製造方法に関する
。
高集積性を要求される半導体装置及び製造方法に関する
。
【0002】
【従来の技術】SOISMOSFETの特性向上のため
にゲートオーバーラップドレイン(図23)を検討した
報告が山口らによって1990アイ・イー・ディー・エ
ム・テクニカルダイジェスト(Yamaguchi他,
1990 IEDM Tech.dig)に報告さ
れている。なお図23において、101はシリコン基板
、102はシリコン酸化膜、103は低濃度p型領域、
104は低濃度n型領域,105は高濃度n型領域、1
06はゲート酸化膜、107はゲート電極である。
にゲートオーバーラップドレイン(図23)を検討した
報告が山口らによって1990アイ・イー・ディー・エ
ム・テクニカルダイジェスト(Yamaguchi他,
1990 IEDM Tech.dig)に報告さ
れている。なお図23において、101はシリコン基板
、102はシリコン酸化膜、103は低濃度p型領域、
104は低濃度n型領域,105は高濃度n型領域、1
06はゲート酸化膜、107はゲート電極である。
【0003】SOISMOSFETのドレイン電圧誘起
障壁低下効果を抑制できる構造として、ゲートをSOI
SMOSFETの上下に設けるXMOS(図24)がセ
キガワらによってソリッドステートエレクロトニクス2
7巻827ページ(T.Sekigawa.et.al
. Solid state electron
.27p.827(1984))に、電位を固定したバ
ックゲートを用いる方法(図25)が福間によって19
88シンポジウム・オン・ブイエルエスアイ・テクノロ
ジー・ダイジェスト・オブ・テクニカルペーパーズ
7ページ(M.Fukuma 1988 VLSI
Symp.on tech. P.7)に報告
されている。なお、図24において108はシリコン基
板、109はシリコン酸化膜、110は第2の酸化膜、
111は上部ゲート電極、112は下部ゲート電極、1
13はチャネル領域、114はソース、115はドレイ
ンである。また図25において、117は高濃度p型シ
リコン基板、118,122はシリコン酸化膜、119
は高濃度n型領域、120は中性シリコン領域、123
はゲート電極である。
障壁低下効果を抑制できる構造として、ゲートをSOI
SMOSFETの上下に設けるXMOS(図24)がセ
キガワらによってソリッドステートエレクロトニクス2
7巻827ページ(T.Sekigawa.et.al
. Solid state electron
.27p.827(1984))に、電位を固定したバ
ックゲートを用いる方法(図25)が福間によって19
88シンポジウム・オン・ブイエルエスアイ・テクノロ
ジー・ダイジェスト・オブ・テクニカルペーパーズ
7ページ(M.Fukuma 1988 VLSI
Symp.on tech. P.7)に報告
されている。なお、図24において108はシリコン基
板、109はシリコン酸化膜、110は第2の酸化膜、
111は上部ゲート電極、112は下部ゲート電極、1
13はチャネル領域、114はソース、115はドレイ
ンである。また図25において、117は高濃度p型シ
リコン基板、118,122はシリコン酸化膜、119
は高濃度n型領域、120は中性シリコン領域、123
はゲート電極である。
【0004】またバルクウェハ上に作製するMOSFE
Tの電界緩和をソース,ドレイン領域において、縦方向
の構造により行う提案(図26)がエー・エル・エフ・
タッシェによって1990シンポジウム・オン・ブイエ
ルエスアイ・テクノロジー・ダイジェスト・オブ・テク
ニカルペーパーズ,43ページ(AlF.Tasch他
、1990 Symposium on VLS
I tech. P.43)に提案されている。な
お図26において、124はシリコン基板、125は高
濃度n型領域、126は低濃度n型領域、127は第2
の高濃度n型領域、128はシリコン酸化膜、129は
ゲート電極である。
Tの電界緩和をソース,ドレイン領域において、縦方向
の構造により行う提案(図26)がエー・エル・エフ・
タッシェによって1990シンポジウム・オン・ブイエ
ルエスアイ・テクノロジー・ダイジェスト・オブ・テク
ニカルペーパーズ,43ページ(AlF.Tasch他
、1990 Symposium on VLS
I tech. P.43)に提案されている。な
お図26において、124はシリコン基板、125は高
濃度n型領域、126は低濃度n型領域、127は第2
の高濃度n型領域、128はシリコン酸化膜、129は
ゲート電極である。
【0005】
【発明が解決しようとする課題】SOISMOSFET
を短チャネル化する際に、次の2点が問題となる。第1
は、ドレイン端で横方向電界強度が増加するために衝突
電離が起こりやすくなり、浮遊基板効果が発生すること
である(例えば吉見信他、アイ・イー・イー・イー・ト
ランザクション・オブ・エレクトロン・デバイシズ,3
7巻,9号,2015ページ[Yoshimi他 I
EEE ED37 P.2015(1990)])
。第2は、ドレインからの電界による障壁低下による短
チャネル効果とパンチスルーである。
を短チャネル化する際に、次の2点が問題となる。第1
は、ドレイン端で横方向電界強度が増加するために衝突
電離が起こりやすくなり、浮遊基板効果が発生すること
である(例えば吉見信他、アイ・イー・イー・イー・ト
ランザクション・オブ・エレクトロン・デバイシズ,3
7巻,9号,2015ページ[Yoshimi他 I
EEE ED37 P.2015(1990)])
。第2は、ドレインからの電界による障壁低下による短
チャネル効果とパンチスルーである。
【0006】これらの問題を解決するためにソース、ド
レインに低濃度領域を設ける方法が、図23に示した従
来例である。しかしこの方法を用いると低濃度領域の面
積だけ、トランジスタの面積が増加し、高集積化の障害
となる。また、バルク上のMOSFETでは、図24に
示した従来例のように、縦方向の積層構造により電界緩
和を行い、低濃度領域による面積の増加を抑制できる方
法が提案されているが、ゲート側壁とソース,ドレイン
間の寄生容量及びゲート電極下部のコーナーで電界集中
が問題となる。
レインに低濃度領域を設ける方法が、図23に示した従
来例である。しかしこの方法を用いると低濃度領域の面
積だけ、トランジスタの面積が増加し、高集積化の障害
となる。また、バルク上のMOSFETでは、図24に
示した従来例のように、縦方向の積層構造により電界緩
和を行い、低濃度領域による面積の増加を抑制できる方
法が提案されているが、ゲート側壁とソース,ドレイン
間の寄生容量及びゲート電極下部のコーナーで電界集中
が問題となる。
【0007】また、図25及び図26に示した従来例は
、第2の問題に対して有利な構造であるが、第1の問題
を解決するためには、他の方法と組み合わせる必要があ
る。
、第2の問題に対して有利な構造であるが、第1の問題
を解決するためには、他の方法と組み合わせる必要があ
る。
【0008】本発明の目的は、上述の問題を解決した、
SOISの製造方法、トランジスタの構造、及びトラン
ジスタの製造方法を提供することにある。
SOISの製造方法、トランジスタの構造、及びトラン
ジスタの製造方法を提供することにある。
【0009】SOISMOSFETの構造において、絶
縁体上に半導体薄膜を設け、チャネル領域をはさんだ2
つの領域を上方に突起させ、かつその突起の上端に第1
導電型不純物の高濃度層を設け、この高濃度層以外の部
分には、半導体中に低濃度の第1導電型不純物または低
濃度の第2導電型不純物の一方あるいは両方を導入する
か、あるいは不純物の導入を行わず、かつチャネル領域
の下方に絶縁体を介して制御電極を有する構造による。
縁体上に半導体薄膜を設け、チャネル領域をはさんだ2
つの領域を上方に突起させ、かつその突起の上端に第1
導電型不純物の高濃度層を設け、この高濃度層以外の部
分には、半導体中に低濃度の第1導電型不純物または低
濃度の第2導電型不純物の一方あるいは両方を導入する
か、あるいは不純物の導入を行わず、かつチャネル領域
の下方に絶縁体を介して制御電極を有する構造による。
【0010】また、横方向気相エピタキシャル成長を用
いるSOISの製造において、半導体基板上に形成され
た絶縁体上の第2の物質を堆積し、第2の物質をエッチ
ングによって、絶縁体基板面に対して垂直方向に凹凸部
を有する断面形状を持ち、かつ断面形状が長さ方向にわ
たり同一となるようパターニングすることによりスペー
サを形成し、このとき、スペーサの一部の領域は半導体
単結晶に接してシード領域を形成し、次にスペーサを絶
縁膜もしくは第3の物質からなるカバーで覆い、カバー
の一部、シード領域から離れた位置に開口部を設け、開
口部より第2の物質を選択的にエッチングすることによ
り除去してスリットを形成し、半導体単結晶をシードと
して、このスリット中に半導体を選択的かつエピタキシ
ャルに成長させ、同一断面形状をある長さにわたり有す
る単結晶半導体を得るSOIS(Semiconduc
tor On Insulating Subs
trate)を製造する。
いるSOISの製造において、半導体基板上に形成され
た絶縁体上の第2の物質を堆積し、第2の物質をエッチ
ングによって、絶縁体基板面に対して垂直方向に凹凸部
を有する断面形状を持ち、かつ断面形状が長さ方向にわ
たり同一となるようパターニングすることによりスペー
サを形成し、このとき、スペーサの一部の領域は半導体
単結晶に接してシード領域を形成し、次にスペーサを絶
縁膜もしくは第3の物質からなるカバーで覆い、カバー
の一部、シード領域から離れた位置に開口部を設け、開
口部より第2の物質を選択的にエッチングすることによ
り除去してスリットを形成し、半導体単結晶をシードと
して、このスリット中に半導体を選択的かつエピタキシ
ャルに成長させ、同一断面形状をある長さにわたり有す
る単結晶半導体を得るSOIS(Semiconduc
tor On Insulating Subs
trate)を製造する。
【0011】また、スペーサ形成工程において、半導体
基板上に形成された絶縁体をエッチングするか、あるい
は半導体基板上に形成された絶縁体上にダミーパターン
を配置することにより凹凸部を形成し、続いてスペーサ
となる物質を堆積する請求項1のSOISを作製する。
基板上に形成された絶縁体をエッチングするか、あるい
は半導体基板上に形成された絶縁体上にダミーパターン
を配置することにより凹凸部を形成し、続いてスペーサ
となる物質を堆積する請求項1のSOISを作製する。
【0012】また、スペーサ形成工程において、半導体
基板上に形成された絶縁体上に第1のスペーサを堆積し
、第1のスペーサ上にダミーパターンを形成し、続けて
第2のスペーサを全面に堆積し、ダミーパターン上の第
2のスペーサの全てと、ダミーパターンのない平坦部に
おける第2のスペーサあるいは第1のスペーサと第2の
スペーサの両方をエッチバックにより除去するか同様に
ダミーパターンとスペーサの形成,加工を複数回行う。
基板上に形成された絶縁体上に第1のスペーサを堆積し
、第1のスペーサ上にダミーパターンを形成し、続けて
第2のスペーサを全面に堆積し、ダミーパターン上の第
2のスペーサの全てと、ダミーパターンのない平坦部に
おける第2のスペーサあるいは第1のスペーサと第2の
スペーサの両方をエッチバックにより除去するか同様に
ダミーパターンとスペーサの形成,加工を複数回行う。
【0013】また、SOISMOSFETを製造するた
めに、基板上に制御電極を形成し、制御電極表面に絶縁
膜を設けた後少なくともチャネル領域の一部が制御電極
上に位置するように、請求項1,請求項2,あるいは請
求項3の方法によりチャネル領域をはさみ上方に突起を
持つSOIS膜を形成し、高濃度不純物層をイオン注入
、拡散により形成するか、あるいは気相エピタキシャル
成長により形成し、高濃度層以外の部分へ不純物をイオ
ン注入,拡散,あるいはSOIS成長中にドーピングに
より導入するか、あるいは高濃度層以外の部分へは不純
物を導入しない。
めに、基板上に制御電極を形成し、制御電極表面に絶縁
膜を設けた後少なくともチャネル領域の一部が制御電極
上に位置するように、請求項1,請求項2,あるいは請
求項3の方法によりチャネル領域をはさみ上方に突起を
持つSOIS膜を形成し、高濃度不純物層をイオン注入
、拡散により形成するか、あるいは気相エピタキシャル
成長により形成し、高濃度層以外の部分へ不純物をイオ
ン注入,拡散,あるいはSOIS成長中にドーピングに
より導入するか、あるいは高濃度層以外の部分へは不純
物を導入しない。
【0014】またSOISMOSFETの製造方法にお
いて、チャネル領域をはさみ上方に突起をもつSOIS
膜を形成する手段として、絶縁体基板上に制御電極を形
成し、制御電極表面に絶縁膜を設けた後、制御電極上部
または制御電極上部とその周辺にELO法,トンネルエ
ピタキシャル法,LSPE法によりSOIS膜を形成し
、エッチングにより少なくとも制御電極上の一部の領域
を薄膜化する。
いて、チャネル領域をはさみ上方に突起をもつSOIS
膜を形成する手段として、絶縁体基板上に制御電極を形
成し、制御電極表面に絶縁膜を設けた後、制御電極上部
または制御電極上部とその周辺にELO法,トンネルエ
ピタキシャル法,LSPE法によりSOIS膜を形成し
、エッチングにより少なくとも制御電極上の一部の領域
を薄膜化する。
【0015】また、SOISMOSFETの製造方法に
おいて、チャネル領域をはさみ上方に突起をもつSOI
S膜を形成する手段として、基板上に制御電極を形成し
、制御電極表面に絶縁膜を設けた後、制御電極上部また
は制御電極上部とその周辺にELO法,トンネルエピタ
キシャル法,LSPE法によりSOIS膜を形成し、引
き続き、あるいはSOIS膜をエッチングにより薄膜化
したのちに、突起を設ける領域に開口部を持つ絶縁膜を
設け、この開口部に半導体を選択的に気相エピタキシャ
ル成長させる。
おいて、チャネル領域をはさみ上方に突起をもつSOI
S膜を形成する手段として、基板上に制御電極を形成し
、制御電極表面に絶縁膜を設けた後、制御電極上部また
は制御電極上部とその周辺にELO法,トンネルエピタ
キシャル法,LSPE法によりSOIS膜を形成し、引
き続き、あるいはSOIS膜をエッチングにより薄膜化
したのちに、突起を設ける領域に開口部を持つ絶縁膜を
設け、この開口部に半導体を選択的に気相エピタキシャ
ル成長させる。
【0016】また、表面に凹凸部のあるSOIS膜を製
造する方法において、平坦なSOIS膜上にダミーパタ
ーンを形成し、続けてアモルファス半導体をダミーパタ
ーンの全面を覆うように堆積し異方性エッチングにより
ダミーパターン上の第2のスペーサの全てと、ダミーパ
ターンのない平坦部における第2のスペーサあるいは第
2のスペーサをSOIS膜の両方を除去し、引き続き、
または全面を絶縁膜等で覆ったのち、あるいはダミーパ
ターンを除去したのちに加熱を行い、SOIS膜をシー
ドにアモルファス半導体の少なくとも下部を横方向固相
エピタキシャル成長により単結晶化する。
造する方法において、平坦なSOIS膜上にダミーパタ
ーンを形成し、続けてアモルファス半導体をダミーパタ
ーンの全面を覆うように堆積し異方性エッチングにより
ダミーパターン上の第2のスペーサの全てと、ダミーパ
ターンのない平坦部における第2のスペーサあるいは第
2のスペーサをSOIS膜の両方を除去し、引き続き、
または全面を絶縁膜等で覆ったのち、あるいはダミーパ
ターンを除去したのちに加熱を行い、SOIS膜をシー
ドにアモルファス半導体の少なくとも下部を横方向固相
エピタキシャル成長により単結晶化する。
【0017】また、SOISMOSFETの製造方法に
おいて、チャネル領域をはさみ上方に突起をもつSOI
S膜を形成する手段として、SOIS膜を形成後、ある
いはSOIS膜を形成し、薄膜化した後で、請求項8の
方法により突起部を作製する。
おいて、チャネル領域をはさみ上方に突起をもつSOI
S膜を形成する手段として、SOIS膜を形成後、ある
いはSOIS膜を形成し、薄膜化した後で、請求項8の
方法により突起部を作製する。
【0018】
【作用】請求項4のトランジスタは、垂直部分で電界緩
和を行い、衝突電離、ドレイン電圧誘起障壁低下を抑制
する。また、ソース,ドレイン電極は上方に、ゲート電
極は下方にと、位置を分離することにより、これらの電
極の静電的結合を弱めるとともに、電極からの配線の配
置について、面内自由度を増す。
和を行い、衝突電離、ドレイン電圧誘起障壁低下を抑制
する。また、ソース,ドレイン電極は上方に、ゲート電
極は下方にと、位置を分離することにより、これらの電
極の静電的結合を弱めるとともに、電極からの配線の配
置について、面内自由度を増す。
【0019】請求項1,2,3のSOISの製造方法は
、スペーサ物質を必要な形状に加工し、これをエッチン
グして形成したスリット中でエピタキシャル成長を行う
。請求項1の発明は、エッチングによってスペーサの形
状を決定する。請求項2の発明は、パターン上にスペー
サ物質を堆積することにより、スペーサの形状を決定す
る。請求項3の発明は、スペーサ物質の堆積を複数回行
うことにより、SOIS膜厚を場所により変えられる。 請求項8のSOISの製造方法は、固相成長を用いて垂
直部分を形成する。
、スペーサ物質を必要な形状に加工し、これをエッチン
グして形成したスリット中でエピタキシャル成長を行う
。請求項1の発明は、エッチングによってスペーサの形
状を決定する。請求項2の発明は、パターン上にスペー
サ物質を堆積することにより、スペーサの形状を決定す
る。請求項3の発明は、スペーサ物質の堆積を複数回行
うことにより、SOIS膜厚を場所により変えられる。 請求項8のSOISの製造方法は、固相成長を用いて垂
直部分を形成する。
【0020】請求項5の発明は、ゲート電極上に請求項
1,2,3の方法でSOIS膜を成長させることによっ
て請求項4のトランジスタを作製する。請求項6の発明
は、ゲート電極上にSOIS膜を成長させたあと、エッ
チングにより加工し、請求項5のトランジスタを作製す
る。請求項7の発明は垂直部分を選択的気相エピタキシ
ャル成長により、請求項9の発明は固相エピタキシャル
成長によりそれぞれ形成し、請求項5のトランジスタを
作製する。
1,2,3の方法でSOIS膜を成長させることによっ
て請求項4のトランジスタを作製する。請求項6の発明
は、ゲート電極上にSOIS膜を成長させたあと、エッ
チングにより加工し、請求項5のトランジスタを作製す
る。請求項7の発明は垂直部分を選択的気相エピタキシ
ャル成長により、請求項9の発明は固相エピタキシャル
成長によりそれぞれ形成し、請求項5のトランジスタを
作製する。
【0021】
【実施例】実施例1
図1〜図5は請求項1,4,5記載の発明の一実施例で
ある。
ある。
【0022】図1(正面図)に示すように、シリコン基
板1を0.5μm加熱酸化し、第1の酸化膜2を形成し
、ポリシリコン3を減圧CVDにより0.5μm堆積し
、ポリシリコン3中に高濃度のボロンを拡散したあと、
フォトリソグラフィーとRIEにより、ポリシリコン3
を幅0.2μm,長さ5μmに加工する。このとき長さ
方向と垂直な方向に0.6μm間隔で配列させる。 そしてポリシリコン表面をO2導入しながら加熱酸化し
膜厚0.02μmの酸化シリコン膜を形成し、第2の酸
化シリコン膜4を形成し、減圧CVDにより第3の酸化
シリコン膜5を0.5μm堆積し、スピンオングラスを
0.2μm塗布し平坦化した後、RIEによりスピンオ
ングラスを0.2μm、酸化膜を0.52μmエッチン
グし、露出したポリシリコン表面をO2導入しながら加
熱酸化し膜厚0.015μmの酸化シリコン膜を形成し
、第4の酸化シリコン膜6を形成する。
板1を0.5μm加熱酸化し、第1の酸化膜2を形成し
、ポリシリコン3を減圧CVDにより0.5μm堆積し
、ポリシリコン3中に高濃度のボロンを拡散したあと、
フォトリソグラフィーとRIEにより、ポリシリコン3
を幅0.2μm,長さ5μmに加工する。このとき長さ
方向と垂直な方向に0.6μm間隔で配列させる。 そしてポリシリコン表面をO2導入しながら加熱酸化し
膜厚0.02μmの酸化シリコン膜を形成し、第2の酸
化シリコン膜4を形成し、減圧CVDにより第3の酸化
シリコン膜5を0.5μm堆積し、スピンオングラスを
0.2μm塗布し平坦化した後、RIEによりスピンオ
ングラスを0.2μm、酸化膜を0.52μmエッチン
グし、露出したポリシリコン表面をO2導入しながら加
熱酸化し膜厚0.015μmの酸化シリコン膜を形成し
、第4の酸化シリコン膜6を形成する。
【0023】次に、図2(側面図)及び図3(正面図)
に示すように、ポリシリコン3のパターンに対して、紙
面に対して手前に2μmの間隔をおき、第1の酸化膜2
を0.2μm角の開口部をフォトリソグラフィーとRI
Eにより設ける。この開口はシリコン基板1に達する。 次に、例えばテトラクロロジシラン、ジハイドロジクロ
ロシランの一方又は両方を熱分解と水素還元反応による
選択的気相エピタキシャル成長により、Si半導体基板
と同じ面方位を持った単結晶シリコン7を開口部に成長
させ、開口部を埋める。次に全面に第2のポリシリコン
8を0.27μm減圧CVDにより堆積し、フォトリソ
グラフィーとRIEにより第2のポリシリコン8をパタ
ーニングする。このときポリシリコン3の上部で第2の
ポリシリコン8がポリシリコン3のパターンに対して、
0.2μmの余裕を持って重なり、図2の手前方向には
第2のポリシリコンが、単結晶シリコンの上部に達する
ように、かつ、ポリシリコン3のパターンに対応して、
第2のポリシリコン8のパターンが分離されている形状
とする。そして、再びフォトリソグラフィーとRIEに
より、ポリシリコン3と第2のポリシリコン8が重なっ
ている部分の第2のポリシリコン8を0.25μmエッ
チングする。(0.02μm残す)。そして全面に第5
の酸化シリコン膜9を0.5μm堆積する。
に示すように、ポリシリコン3のパターンに対して、紙
面に対して手前に2μmの間隔をおき、第1の酸化膜2
を0.2μm角の開口部をフォトリソグラフィーとRI
Eにより設ける。この開口はシリコン基板1に達する。 次に、例えばテトラクロロジシラン、ジハイドロジクロ
ロシランの一方又は両方を熱分解と水素還元反応による
選択的気相エピタキシャル成長により、Si半導体基板
と同じ面方位を持った単結晶シリコン7を開口部に成長
させ、開口部を埋める。次に全面に第2のポリシリコン
8を0.27μm減圧CVDにより堆積し、フォトリソ
グラフィーとRIEにより第2のポリシリコン8をパタ
ーニングする。このときポリシリコン3の上部で第2の
ポリシリコン8がポリシリコン3のパターンに対して、
0.2μmの余裕を持って重なり、図2の手前方向には
第2のポリシリコンが、単結晶シリコンの上部に達する
ように、かつ、ポリシリコン3のパターンに対応して、
第2のポリシリコン8のパターンが分離されている形状
とする。そして、再びフォトリソグラフィーとRIEに
より、ポリシリコン3と第2のポリシリコン8が重なっ
ている部分の第2のポリシリコン8を0.25μmエッ
チングする。(0.02μm残す)。そして全面に第5
の酸化シリコン膜9を0.5μm堆積する。
【0024】次に、図4(正面図)に示すように、ポリ
シリコン3の単結晶シリコン7に接しない側の端部にお
いて、上部の第5の酸化シリコン膜9をフォトリソグラ
フィーとRIEにより、例えば0.3μm角にエッチン
グして除去する。そしてこの開口部からポリシリコン3
を例えば塩素ガスを用いて選択的にケミカルエッチング
しポリシリコンを除去し、形成されてスリット中に、単
結晶シリコン7をシードとして、例えばテトラクロロジ
シラン,ジハイドロジクロロシランの一方又は両方を熱
分解と水素還元反応により、シリコンを選択的にエピタ
キシャル成長し、ポリシリコン8のあった位置に単結晶
シリコン10形成する。そして、第5の酸化シリコン膜
に対してRIEにより0.5μmのエッチングを行い、
単結晶シリコン10の突起部の表面を露出させる。そし
て単結晶シリコン10の表面を0.02μm加熱酸化し
、第6の酸化シリコン膜11を形成したのち、P+を1
80keVで5×1012cm−2、As+を70ke
Vで5×1015cm−2イオン注入し、引き続き90
0℃10分間窒素中でアニールすることにより拡散し、
単結晶シリコン10の突起部の上端に高濃度のn型とな
る高濃度不純物層12を設け、単結晶シリコン10のそ
の他の部分を低濃度のn型とする。
シリコン3の単結晶シリコン7に接しない側の端部にお
いて、上部の第5の酸化シリコン膜9をフォトリソグラ
フィーとRIEにより、例えば0.3μm角にエッチン
グして除去する。そしてこの開口部からポリシリコン3
を例えば塩素ガスを用いて選択的にケミカルエッチング
しポリシリコンを除去し、形成されてスリット中に、単
結晶シリコン7をシードとして、例えばテトラクロロジ
シラン,ジハイドロジクロロシランの一方又は両方を熱
分解と水素還元反応により、シリコンを選択的にエピタ
キシャル成長し、ポリシリコン8のあった位置に単結晶
シリコン10形成する。そして、第5の酸化シリコン膜
に対してRIEにより0.5μmのエッチングを行い、
単結晶シリコン10の突起部の表面を露出させる。そし
て単結晶シリコン10の表面を0.02μm加熱酸化し
、第6の酸化シリコン膜11を形成したのち、P+を1
80keVで5×1012cm−2、As+を70ke
Vで5×1015cm−2イオン注入し、引き続き90
0℃10分間窒素中でアニールすることにより拡散し、
単結晶シリコン10の突起部の上端に高濃度のn型とな
る高濃度不純物層12を設け、単結晶シリコン10のそ
の他の部分を低濃度のn型とする。
【0025】次に、図5(側面図)に示すように、次に
くぼみに残る第5の酸化膜9をRIEにより除去し、単
結晶シリコン10を露出させた後、フォトリソグラフィ
ーとRIEにより、単結晶シリコン10の図面における
手前側と、奥側の端を除去し、ゲート電極であるポリシ
リコン3が、手前と奥に1μmずつ単結晶シリコン10
に対して突出するようにする。そして、単結晶シリコン
10の表面を加熱酸化して、0.02μm第7の酸化シ
リコン膜13を形成し、全面に減圧CVDにより第8の
酸化シリコン膜14を堆積する。
くぼみに残る第5の酸化膜9をRIEにより除去し、単
結晶シリコン10を露出させた後、フォトリソグラフィ
ーとRIEにより、単結晶シリコン10の図面における
手前側と、奥側の端を除去し、ゲート電極であるポリシ
リコン3が、手前と奥に1μmずつ単結晶シリコン10
に対して突出するようにする。そして、単結晶シリコン
10の表面を加熱酸化して、0.02μm第7の酸化シ
リコン膜13を形成し、全面に減圧CVDにより第8の
酸化シリコン膜14を堆積する。
【0026】高濃度不純物層12がソース,ドレインと
なり、ポリシリコン3がゲートになる。ソース,ドレイ
ンに対する配線は、高濃度不純物層12の上部で第8の
酸化膜14に開口を設け、ゲートに対する配線は、ポリ
シリコン3の突出部(図5)においてポリシリコン3の
左端又は右端の上部で第8の酸化シリコン膜14に開口
を設けることにより接続する。
なり、ポリシリコン3がゲートになる。ソース,ドレイ
ンに対する配線は、高濃度不純物層12の上部で第8の
酸化膜14に開口を設け、ゲートに対する配線は、ポリ
シリコン3の突出部(図5)においてポリシリコン3の
左端又は右端の上部で第8の酸化シリコン膜14に開口
を設けることにより接続する。
【0027】実施例2.請求項2によるSOISの作製
方法についての一実施例を図6〜図8に示す。まず、図
6(正面図)及び図7(上面図)に示すように、シリコ
ン基板21を1.0μm加熱酸化し、第1の酸化シリコ
ン膜22を形成し、第1の酸化シリコン膜22を0.2
μm間隔で幅0.6μm,深さ0.27μmエッチング
する。そして第1の酸化シリコン膜22の凹部に0.6
μm角のシリコン基板に達する開口を設け、この開口部
にテトラクロロジシラン,ジハイドロジクロロシランの
一方又は両方を、熱分解と水素還元反応による選択的気
相エピタキシャル成長により単結晶シリコン23を成長
させる。そして全面に減圧CVD法により、ポリシリコ
ン24を0.2μm堆積する。そしてポリシリコン24
に対して0.18μm異方的にエッチバックすることに
より、平坦部を薄膜化する。
方法についての一実施例を図6〜図8に示す。まず、図
6(正面図)及び図7(上面図)に示すように、シリコ
ン基板21を1.0μm加熱酸化し、第1の酸化シリコ
ン膜22を形成し、第1の酸化シリコン膜22を0.2
μm間隔で幅0.6μm,深さ0.27μmエッチング
する。そして第1の酸化シリコン膜22の凹部に0.6
μm角のシリコン基板に達する開口を設け、この開口部
にテトラクロロジシラン,ジハイドロジクロロシランの
一方又は両方を、熱分解と水素還元反応による選択的気
相エピタキシャル成長により単結晶シリコン23を成長
させる。そして全面に減圧CVD法により、ポリシリコ
ン24を0.2μm堆積する。そしてポリシリコン24
に対して0.18μm異方的にエッチバックすることに
より、平坦部を薄膜化する。
【0028】ポリシリコン24を図7の上面図に示すよ
うに、一端で単結晶シリコン23と重なる領域を持つよ
うに例えば長さ5μmにフォトリソグラフィとRIEに
よりパターニングし、全面に減圧CVDにより第2酸化
膜25を堆積し、ポリシリコン24の端部で、単結晶シ
リコン23のない側において、第2の酸化膜25を開口
し、この開口部から、ポリシリコン24を例えば塩素ガ
スで選択的にケミカルエッチングし、形成されたスリッ
トに、単結晶シリコン23をシードとして、テトラクロ
ロジシラン,ジハイドロジクロロシランの一方又は両方
を、熱分解と水素還元反応による選択的に気相エピタキ
シャル堆積成長により第2の単結晶シリコン26を形成
する。この状態の側面図を図8に示す。
うに、一端で単結晶シリコン23と重なる領域を持つよ
うに例えば長さ5μmにフォトリソグラフィとRIEに
よりパターニングし、全面に減圧CVDにより第2酸化
膜25を堆積し、ポリシリコン24の端部で、単結晶シ
リコン23のない側において、第2の酸化膜25を開口
し、この開口部から、ポリシリコン24を例えば塩素ガ
スで選択的にケミカルエッチングし、形成されたスリッ
トに、単結晶シリコン23をシードとして、テトラクロ
ロジシラン,ジハイドロジクロロシランの一方又は両方
を、熱分解と水素還元反応による選択的に気相エピタキ
シャル堆積成長により第2の単結晶シリコン26を形成
する。この状態の側面図を図8に示す。
【0029】なお、図7において27は第1の酸化膜2
2の凸部、28は凹部である。
2の凸部、28は凹部である。
【0030】実施例3.請求項3によるSOISの作製
方法についての一実施例を図9(上面図)及び図10(
正面図)に示す。
方法についての一実施例を図9(上面図)及び図10(
正面図)に示す。
【0031】まず、シリコン基板31を0.5μm加熱
酸化し、第1の酸化膜32を形成し,フォトリソグラフ
ィとRIEにより0.6μm角の開口部を設け、この開
口部にテトラクロロジシラン、ジハイドロジクロロシラ
ンの一方又は両方を、熱分解と水素還元反応による選択
的気相エピタキシャル堆積成長により単結晶シリコン3
3を形成する。次に全面に減圧CVDにより厚さ0.0
2μmの第1のポリシリコン34と、厚さ0.3μmの
第2の酸化膜35をこの順に堆積し、フォトリソグラフ
ィとRIEにより第2の酸化膜35を端部が単結晶シリ
コン33に重なるよう、長方形にパターニングする。
酸化し、第1の酸化膜32を形成し,フォトリソグラフ
ィとRIEにより0.6μm角の開口部を設け、この開
口部にテトラクロロジシラン、ジハイドロジクロロシラ
ンの一方又は両方を、熱分解と水素還元反応による選択
的気相エピタキシャル堆積成長により単結晶シリコン3
3を形成する。次に全面に減圧CVDにより厚さ0.0
2μmの第1のポリシリコン34と、厚さ0.3μmの
第2の酸化膜35をこの順に堆積し、フォトリソグラフ
ィとRIEにより第2の酸化膜35を端部が単結晶シリ
コン33に重なるよう、長方形にパターニングする。
【0032】次に全面に第2のポリシリコン36を0.
2μm堆積し、引き続き第2のポリシリコン35と第1
のポリシリコン34に対してRIEによる異方性エッチ
バックを0.22μm行い、第2の酸化膜35のパター
ンの周辺部を残して第1のポリシリコン34と第2のポ
リシリコン36を除去する。そして第3の酸化膜37を
減圧CVDにより0.5μm堆積する。
2μm堆積し、引き続き第2のポリシリコン35と第1
のポリシリコン34に対してRIEによる異方性エッチ
バックを0.22μm行い、第2の酸化膜35のパター
ンの周辺部を残して第1のポリシリコン34と第2のポ
リシリコン36を除去する。そして第3の酸化膜37を
減圧CVDにより0.5μm堆積する。
【0033】そして、第1のポリシリコン34の単結晶
シリコン33に接していない側の端部で、第2の酸化膜
35と第3の酸化膜37に開口部を設け、この開口部か
ら第1のポリシリコン34と第2のポリシリコン36を
、例えば塩素ガスで選択的にエッチングし、形成された
スリットに、単結晶シリコン33をシードとして、テト
ラクロロジシラン,ジハイドロジクロロシランの一方又
は両方と、熱分解と水素還元反応により、選択的に気相
エピタキシャル堆積成長により単結晶シリコンを形成す
る。
シリコン33に接していない側の端部で、第2の酸化膜
35と第3の酸化膜37に開口部を設け、この開口部か
ら第1のポリシリコン34と第2のポリシリコン36を
、例えば塩素ガスで選択的にエッチングし、形成された
スリットに、単結晶シリコン33をシードとして、テト
ラクロロジシラン,ジハイドロジクロロシランの一方又
は両方と、熱分解と水素還元反応により、選択的に気相
エピタキシャル堆積成長により単結晶シリコンを形成す
る。
【0034】実施例4.請求項6の発明のトランジスタ
の製造方法の一例を図11及び図12に示す。
の製造方法の一例を図11及び図12に示す。
【0035】まず、図11に示すように、シリコン基板
41の上に加熱酸化により厚さ1μmの第1の酸化膜4
2を構成し、エッチングした個所にゲート電極となるp
型ポリシリコン43が第1の酸化膜中に埋め込まれ、ポ
リシリコン43の上部に第2の酸化膜44があり、さら
にその上に厚さ0.27μmの単結晶シリコン45があ
る構造を作成する。これは例えば、実施例1の工程にお
いて、ポリシリコン3と第2ポリシリコン8が重なった
部分の第2ポリシリコン8をエッチングする工程を省く
ことにより形成できる。そして、単結晶シリコン45を
加熱酸化し、表面に膜厚0.01μmの第3の酸化シリ
コン膜46を形成し、As+を70keVで5×101
5cm−2、P+を180keVで5×1012cm−
2イオン注入し、900℃で10分間窒素中でアニール
する。これにより単結晶シリコン45は低濃度のn型と
なるとともに、表面にn型の高濃度不純物層47が形成
される。
41の上に加熱酸化により厚さ1μmの第1の酸化膜4
2を構成し、エッチングした個所にゲート電極となるp
型ポリシリコン43が第1の酸化膜中に埋め込まれ、ポ
リシリコン43の上部に第2の酸化膜44があり、さら
にその上に厚さ0.27μmの単結晶シリコン45があ
る構造を作成する。これは例えば、実施例1の工程にお
いて、ポリシリコン3と第2ポリシリコン8が重なった
部分の第2ポリシリコン8をエッチングする工程を省く
ことにより形成できる。そして、単結晶シリコン45を
加熱酸化し、表面に膜厚0.01μmの第3の酸化シリ
コン膜46を形成し、As+を70keVで5×101
5cm−2、P+を180keVで5×1012cm−
2イオン注入し、900℃で10分間窒素中でアニール
する。これにより単結晶シリコン45は低濃度のn型と
なるとともに、表面にn型の高濃度不純物層47が形成
される。
【0036】引き続きフォトリソグラフィとRIEによ
り、単結晶シリコン45とp型ポリシリコン43が重な
る部分の第2酸化膜44から0.01μm入った単結晶
シリコンまで第3の酸化シリコン膜46とn型高濃度不
純物層単結晶シリコン45を通して0.25μmエッチ
ングし、図12の形状を得る。
り、単結晶シリコン45とp型ポリシリコン43が重な
る部分の第2酸化膜44から0.01μm入った単結晶
シリコンまで第3の酸化シリコン膜46とn型高濃度不
純物層単結晶シリコン45を通して0.25μmエッチ
ングし、図12の形状を得る。
【0037】実施例5.請求項7の発明のトランジスタ
の製造方法の一例を図13〜図16に示す。
の製造方法の一例を図13〜図16に示す。
【0038】まず図13に示すように、シリコン基板5
1に厚さ1μmの第1の酸化膜52があり、ゲート電極
となるポリシリコン53が、第1の酸化膜中に埋め込ま
れ、ポリシリコン53の上部に第2の酸化膜54があり
、さらにその上に厚さ0.015μmのシリコン単結晶
SOIS膜55を有する構造を形成する。これは例えば
、実施例1のSOIS膜を作る工程において、スペーサ
であるポリシリコンの膜厚を0.015μmで一定とす
るか、あるいは膜厚が厚く、膜厚が一定のSOIS膜を
形成後、加熱酸化,エッチングによって薄膜化すること
によって得られる。
1に厚さ1μmの第1の酸化膜52があり、ゲート電極
となるポリシリコン53が、第1の酸化膜中に埋め込ま
れ、ポリシリコン53の上部に第2の酸化膜54があり
、さらにその上に厚さ0.015μmのシリコン単結晶
SOIS膜55を有する構造を形成する。これは例えば
、実施例1のSOIS膜を作る工程において、スペーサ
であるポリシリコンの膜厚を0.015μmで一定とす
るか、あるいは膜厚が厚く、膜厚が一定のSOIS膜を
形成後、加熱酸化,エッチングによって薄膜化すること
によって得られる。
【0039】次にフォトリソグラフィとRIEによりゲ
ート電極上のシリコン単結晶SOIS膜55と、ゲート
電極のパターンに対して2方向にはみ出し部ができるよ
うにパターニングする。次に、シリコン単結晶SOIS
膜55をO2導入しながら膜厚0.01μm加熱酸化し
て、第3の酸化膜56を形成し、減圧CVDにより0.
3μmの第4の酸化膜57を堆積し、フォトリソグラフ
ィとRIEにより、はみ出し部に開口を設ける。そして
図14に示すように、そして開口部に選択的に気相エピ
タキシャル堆積成長して単結晶シリコン58を成長させ
る。そして、As+をkeVで5×1015cm−2、
P+を180keVで5×1012cm−2イオン注入
し、900℃窒素中で10分アニールを行い、図示の構
造を得る。 図14中の59はn型の高濃度層、60はn型の低濃度
層である。
ート電極上のシリコン単結晶SOIS膜55と、ゲート
電極のパターンに対して2方向にはみ出し部ができるよ
うにパターニングする。次に、シリコン単結晶SOIS
膜55をO2導入しながら膜厚0.01μm加熱酸化し
て、第3の酸化膜56を形成し、減圧CVDにより0.
3μmの第4の酸化膜57を堆積し、フォトリソグラフ
ィとRIEにより、はみ出し部に開口を設ける。そして
図14に示すように、そして開口部に選択的に気相エピ
タキシャル堆積成長して単結晶シリコン58を成長させ
る。そして、As+をkeVで5×1015cm−2、
P+を180keVで5×1012cm−2イオン注入
し、900℃窒素中で10分アニールを行い、図示の構
造を得る。 図14中の59はn型の高濃度層、60はn型の低濃度
層である。
【0040】シリコン単結晶58を成長させる開口を形
成する方法として、シリコン単結晶SOIS膜55をパ
ターニングし、表面に第3の酸化膜56を形成したあと
、ポリシリコン53に重なるように、減圧CVD,フォ
トリソグラフィ,RIEにより、厚さ0.3μmのダミ
ーパターン61を設け、スペーサとなるポリシリコン6
2を0.2μm減圧CVDにより堆積し、RIEにより
0.21μmエッチバックし、あるいは同時にシリコン
単結晶SOIS膜55もエッチングし、ダミーパターン
61の側壁にポリシリコン62を形成し、減圧CVDに
より第4の酸化膜63を0.5μm堆積したあと、第4
の酸化膜63に開口を設けて、ここからポリシリコン6
2をエッチングしても良い、これを図15に示す。
成する方法として、シリコン単結晶SOIS膜55をパ
ターニングし、表面に第3の酸化膜56を形成したあと
、ポリシリコン53に重なるように、減圧CVD,フォ
トリソグラフィ,RIEにより、厚さ0.3μmのダミ
ーパターン61を設け、スペーサとなるポリシリコン6
2を0.2μm減圧CVDにより堆積し、RIEにより
0.21μmエッチバックし、あるいは同時にシリコン
単結晶SOIS膜55もエッチングし、ダミーパターン
61の側壁にポリシリコン62を形成し、減圧CVDに
より第4の酸化膜63を0.5μm堆積したあと、第4
の酸化膜63に開口を設けて、ここからポリシリコン6
2をエッチングしても良い、これを図15に示す。
【0041】また、同じく単結晶58を成長させる開口
を形成する方法として、第4の酸化膜57の内部か表面
に、ゲートポリシリコン53の位置する上部にポリシリ
コン等の、酸化膜に対してエッチング速度の遅い物質の
パターン64を形成したあと、フォトリソグラフィとR
IEによりパターン64を含む領域に対してエッチング
を行い、ある時点で、パターン64に対してもエッチン
グを行い除去するか、レジスト除去後にパターン64の
側面を酸化し、第5の酸化膜65を形成したあと、異方
性酸化膜をエッチングしても良い(図16に途中形状を
示す)。
を形成する方法として、第4の酸化膜57の内部か表面
に、ゲートポリシリコン53の位置する上部にポリシリ
コン等の、酸化膜に対してエッチング速度の遅い物質の
パターン64を形成したあと、フォトリソグラフィとR
IEによりパターン64を含む領域に対してエッチング
を行い、ある時点で、パターン64に対してもエッチン
グを行い除去するか、レジスト除去後にパターン64の
側面を酸化し、第5の酸化膜65を形成したあと、異方
性酸化膜をエッチングしても良い(図16に途中形状を
示す)。
【0042】実施例6.請求項8,9に基づくトランジ
スタの製造方法の一実施例を図17及び図18に示す。
スタの製造方法の一実施例を図17及び図18に示す。
【0043】実施例5の図16において、ダミーパター
ン61の側壁に設けたスペーサをポリシリコン62で形
成したのに代えて、図17に示すようにアモルファスシ
リコン71(例えば厚さ0.2μm)の堆積をエッチバ
ックによって行う。そしてそのまま窒素雰囲気中で、あ
るいはスパッタ,CVD等で酸化膜を堆積したあと、例
えば600℃で5時間加熱し、アモルファスシリコン7
1をシリコン単結晶SOIS膜55を単結晶種としてア
モルファスシリコン71を堆積し加熱でポリシリコンに
単結晶化させる。そしてAs+を70keVで5×10
15cm−2、P+を180keVで5×1012cm
−2イオン注入し、900℃窒素中で10分アニールを
行い、図18の構造を得る。
ン61の側壁に設けたスペーサをポリシリコン62で形
成したのに代えて、図17に示すようにアモルファスシ
リコン71(例えば厚さ0.2μm)の堆積をエッチバ
ックによって行う。そしてそのまま窒素雰囲気中で、あ
るいはスパッタ,CVD等で酸化膜を堆積したあと、例
えば600℃で5時間加熱し、アモルファスシリコン7
1をシリコン単結晶SOIS膜55を単結晶種としてア
モルファスシリコン71を堆積し加熱でポリシリコンに
単結晶化させる。そしてAs+を70keVで5×10
15cm−2、P+を180keVで5×1012cm
−2イオン注入し、900℃窒素中で10分アニールを
行い、図18の構造を得る。
【0044】ここで72は高濃度の不純物ポリシリコン
層,73は低濃度の不純物ポリシリコン層である。
層,73は低濃度の不純物ポリシリコン層である。
【0045】以上に述べた実施例において、絶縁膜とし
てシリコン酸化膜を用いたが、シリコン窒化膜,金属酸
化膜,シリコンカーバイト,ダイヤモンド等の他の絶縁
膜あるいはこれらの複合膜でも良い。
てシリコン酸化膜を用いたが、シリコン窒化膜,金属酸
化膜,シリコンカーバイト,ダイヤモンド等の他の絶縁
膜あるいはこれらの複合膜でも良い。
【0046】またシリコンを酸化して酸化シリコン膜を
形成した工程は、絶縁膜をCVD,スパッタリング,真
空蒸着,MBE法等の他の成膜方法でも良い。また請求
項5の発明において、請求項2のSOISの製造方法を
用いる場合は、ダミーパターンのエッチング後に加熱酸
化によりゲート酸化膜を形成しても良い。
形成した工程は、絶縁膜をCVD,スパッタリング,真
空蒸着,MBE法等の他の成膜方法でも良い。また請求
項5の発明において、請求項2のSOISの製造方法を
用いる場合は、ダミーパターンのエッチング後に加熱酸
化によりゲート酸化膜を形成しても良い。
【0047】実施例中では半導体としてシリコンを選ん
だが、ガリウムヒ素、アルミニウムガリウムヒ素等の他
の半導体でも良い。
だが、ガリウムヒ素、アルミニウムガリウムヒ素等の他
の半導体でも良い。
【0048】実施例中、減圧CVDで膜を形成した工程
には、常圧CVD,スパッタリング,真空蒸着,MBE
法等他の成膜方法を用いても良い。
には、常圧CVD,スパッタリング,真空蒸着,MBE
法等他の成膜方法を用いても良い。
【0049】実施例中で、パターニングにはフォトリソ
グラフィとRIEを用いたが、電子線露光,X線露光,
ウェットエッチング等の代替プロセスあるいは、自己整
合プロセス等によっても良い。
グラフィとRIEを用いたが、電子線露光,X線露光,
ウェットエッチング等の代替プロセスあるいは、自己整
合プロセス等によっても良い。
【0050】実施例中に示した膜厚はあくまでも一例で
あり、この限りではない。但し、絶縁膜については、ト
ランジスタ形成後に、使用電圧において、充分に耐圧が
確保できるだけの膜厚が必要である。
あり、この限りではない。但し、絶縁膜については、ト
ランジスタ形成後に、使用電圧において、充分に耐圧が
確保できるだけの膜厚が必要である。
【0051】実施例中、単結晶種は酸化膜を角形に開口
し、半導体を選択的に成長させて形成したが、スペーサ
と単結晶半導体を接触できるいかなる方法を用いても良
い。実施例と同様に開口,選択的エピタキシャル成長を
行う場合においても、開口を角形でなく、線状でも良い
。
し、半導体を選択的に成長させて形成したが、スペーサ
と単結晶半導体を接触できるいかなる方法を用いても良
い。実施例と同様に開口,選択的エピタキシャル成長を
行う場合においても、開口を角形でなく、線状でも良い
。
【0052】実施例中示した、トランジスタ,ゲート電
極,スペーサ等の寸法及び、シードとスペーサの距離は
この限りではない。また、ゲート電極はタングステン等
他の導電体でも良い。
極,スペーサ等の寸法及び、シードとスペーサの距離は
この限りではない。また、ゲート電極はタングステン等
他の導電体でも良い。
【0053】実施例中、スペーサにはポリシリコンを用
いたが、下地及びカバーに対して選択的にエッチングを
行える他の物質でも良い。
いたが、下地及びカバーに対して選択的にエッチングを
行える他の物質でも良い。
【0054】実施例中ダミーパターンは酸化膜を堆積、
エッチングして形成したが、選択性酸化プロセス等他の
方法を用いても良い。またダミーパターンは窒化膜ある
いは絶縁膜に覆われたシリコン,金属など半導体の選択
性気相エピタキシャル成長を阻害しないものであれば良
い。
エッチングして形成したが、選択性酸化プロセス等他の
方法を用いても良い。またダミーパターンは窒化膜ある
いは絶縁膜に覆われたシリコン,金属など半導体の選択
性気相エピタキシャル成長を阻害しないものであれば良
い。
【0055】実施例中トランジスタはnチャネルとした
が、pチャネルでも良い。
が、pチャネルでも良い。
【0056】不純物にはAs+とP+を用いたが、使用
する半導体,チャネルタイプに応じてこの限りではない
。
する半導体,チャネルタイプに応じてこの限りではない
。
【0057】高濃度不純物層は、イオン注入により形成
したが、ドーピングを行って、気相エピタキシャル成長
させて形成しても良い、また、高濃度不純物を含んだポ
リシリコン,アモルファスシリコン等の半導体を付加し
て形成しても良い。また、気相,液層,固相からの拡散
を用いても良い。
したが、ドーピングを行って、気相エピタキシャル成長
させて形成しても良い、また、高濃度不純物を含んだポ
リシリコン,アモルファスシリコン等の半導体を付加し
て形成しても良い。また、気相,液層,固相からの拡散
を用いても良い。
【0058】また実施例では第2導電型不純物層を用い
る例を示していないが例えばゲートと対向する水平部分
、あるいはSOISの底部等に導入しても良い。また高
濃度不純物層以外には不純物層の導入を行わなくとも良
い。
る例を示していないが例えばゲートと対向する水平部分
、あるいはSOISの底部等に導入しても良い。また高
濃度不純物層以外には不純物層の導入を行わなくとも良
い。
【0059】また、低濃度不純物層第2導電型不純物層
は、イオン注入、成長中のドーピング、気相,液層,固
相からの拡散のいずれによい形成しても良い。
は、イオン注入、成長中のドーピング、気相,液層,固
相からの拡散のいずれによい形成しても良い。
【0060】また実施例ではゲート電極は、トランジス
タの中心部にのみ対応しているが、この限りでなく、例
えばSOIS底面の領域全体でも良い。また、実施例で
はゲート電極を埋め込んだポリシリコン半導体層は平坦
化しているが、平坦でない形状、例えば、ゲート電極部
が凸型に突出していても良い。
タの中心部にのみ対応しているが、この限りでなく、例
えばSOIS底面の領域全体でも良い。また、実施例で
はゲート電極を埋め込んだポリシリコン半導体層は平坦
化しているが、平坦でない形状、例えば、ゲート電極部
が凸型に突出していても良い。
【0061】請求項1,2,3の実施例では、断面形状
が凹字型の場合について述べたが、必ずしも凹字型であ
る必要はなく、上方に突起のある形状でも良い。
が凹字型の場合について述べたが、必ずしも凹字型であ
る必要はなく、上方に突起のある形状でも良い。
【0062】請求項8については、断面形状が凹字型で
なくとも良く、かつ長手方向に断面形状が同一である必
要もない。
なくとも良く、かつ長手方向に断面形状が同一である必
要もない。
【0063】
【発明の効果】請求項4のトランジスタについて、設計
ルールを0.1μmとして、シュミレーションを行った
結果を図19〜図22に示す。図19はトランジスタの
寸法、図20はドレイン電流のドレイン電圧依存性、図
21,図22はゲート電圧をしきい値電圧とした状態に
おけるポテンシャル分布をドレイン電圧が0.1Vと3
.0Vの場合について示したものである。なお、図19
において、201はソース(As+を5×1020cm
−3注入)、202はドレイン(As+を5×1020
cm−3注入)、203はシリコン酸化膜、204はゲ
ート(As+を5×1020cm−3注入)、205は
低濃度領域(P+ を1×1017cm−3注入)であ
る。
ルールを0.1μmとして、シュミレーションを行った
結果を図19〜図22に示す。図19はトランジスタの
寸法、図20はドレイン電流のドレイン電圧依存性、図
21,図22はゲート電圧をしきい値電圧とした状態に
おけるポテンシャル分布をドレイン電圧が0.1Vと3
.0Vの場合について示したものである。なお、図19
において、201はソース(As+を5×1020cm
−3注入)、202はドレイン(As+を5×1020
cm−3注入)、203はシリコン酸化膜、204はゲ
ート(As+を5×1020cm−3注入)、205は
低濃度領域(P+ を1×1017cm−3注入)であ
る。
【0064】図20は、パンチスルーやブレークダウン
のない良好な特性を示しており、請求項4のトランジス
タは短チャネル化に対して有利な構造である。また図2
1,図22を見ると、垂直部分に等電位線があり、垂直
部分で電界緩和があることを示している。また、ドレイ
ン下部での等電位線の間隔は広く、オーバーラップ容量
が小さいことを示している。また、ドレイン下部での等
電位線が曲がりがゆるやかであることから、従来例(図
24)で問題となるゲート電極下部コーナーでの電界集
中の問題もない。
のない良好な特性を示しており、請求項4のトランジス
タは短チャネル化に対して有利な構造である。また図2
1,図22を見ると、垂直部分に等電位線があり、垂直
部分で電界緩和があることを示している。また、ドレイ
ン下部での等電位線の間隔は広く、オーバーラップ容量
が小さいことを示している。また、ドレイン下部での等
電位線が曲がりがゆるやかであることから、従来例(図
24)で問題となるゲート電極下部コーナーでの電界集
中の問題もない。
【0065】また、図24の従来例と異なり、ゲート電
極を左右方向にも伸ばすことができ、配置の自由度が増
す。
極を左右方向にも伸ばすことができ、配置の自由度が増
す。
【0066】請求項1,2,3の発明は、凹凸部のある
SOISを形成できる。請求項1の発明は、形状をエッ
チングにより形成するので、プロセスが容易である。請
求項2の発明は、SOIS膜厚を垂直部においても、水
平部においても、スペーサの堆積膜厚により決定できる
ので、SOIS膜厚の制御性が良い。請求項3の発明は
、スペーサ物質を複数回堆積することにより、SOIS
膜厚を場所により変えられる。
SOISを形成できる。請求項1の発明は、形状をエッ
チングにより形成するので、プロセスが容易である。請
求項2の発明は、SOIS膜厚を垂直部においても、水
平部においても、スペーサの堆積膜厚により決定できる
ので、SOIS膜厚の制御性が良い。請求項3の発明は
、スペーサ物質を複数回堆積することにより、SOIS
膜厚を場所により変えられる。
【0067】請求項5の発明により、ゲート電極上に請
求項1,2,3の方法でSOIS膜を成長させ、請求項
4のトランジスタを形成することが可能となる。
求項1,2,3の方法でSOIS膜を成長させ、請求項
4のトランジスタを形成することが可能となる。
【0068】請求項6,7の発明もまた請求項4のトラ
ンジスタを形成するための手法を与えるが、設計寸法の
大きなところでは請求項6の発明により、作製が簡便と
なる。また請求項7の方法では、縦方法の成長時にドー
ピングを行うことにより、縦方向の不純物プロファイル
制御が容易となる。
ンジスタを形成するための手法を与えるが、設計寸法の
大きなところでは請求項6の発明により、作製が簡便と
なる。また請求項7の方法では、縦方法の成長時にドー
ピングを行うことにより、縦方向の不純物プロファイル
制御が容易となる。
【0069】請求項8の発明は、縦方向の結晶成長時の
ドーピングができないが、縦方向の不純物プロファイル
の急峻さが要求されない場合に有効な方法である。
ドーピングができないが、縦方向の不純物プロファイル
の急峻さが要求されない場合に有効な方法である。
【0070】請求項9の発明は請求項8の発明に基づき
、請求項4のトランジスタを作製する方法を与える。
、請求項4のトランジスタを作製する方法を与える。
【図1】請求項1,4,5の発明の一実施例を示す図で
ある。
ある。
【図2】請求項1,4,5の発明の一実施例を示す図で
ある。
ある。
【図3】請求項1,4,5の発明の一実施例を示す図で
ある。
ある。
【図4】請求項1,4,5の発明の一実施例を示す図で
ある。
ある。
【図5】請求項1,4,5の発明の一実施例を示す図で
ある。
ある。
【図6】請求項2の発明の一実施例を示す図である。
【図7】請求項2の発明の一実施例を示す図である。
【図8】請求項2の発明の一実施例を示す図である。
【図9】請求項3の発明の一実施例を示す図である。
【図10】請求項3の発明の一実施例を示す図である。
【図11】請求項6の発明の一実施例を示す図である。
【図12】請求項6の発明の一実施例を示す図である。
【図13】請求項7の発明の一実施例を示す図である。
【図14】請求項7の発明の一実施例を示す図である。
【図15】請求項7の発明の一実施例を示す図である。
【図16】請求項7の発明の一実施例を示す図である。
【図17】請求項8,9の発明の一実施例を示す図であ
る。
る。
【図18】請求項8,9の発明の一実施例を示す図であ
る。
る。
【図19】シミュレーションに用いた構造を示す図であ
る。
る。
【図20】ドレイン電流のドレイン電圧依存性を示す図
である。
である。
【図21】ポテンシャル分布を示す図である。
【図22】ポテンシャル分布を示す図である。
【図23】従来例を示す図である。
【図24】従来例を示す図である。
【図25】従来例を示す図である。
【図26】従来例を示す図である。
1,21,31,41,51 シリコン基板2,22
,32,42,52 第1の酸化膜3,24,53,
62 ポリシリコン4,25,35,44,54
第2の酸化膜5,37,46,56 第3の酸化膜6
,57,63 第4の酸化膜 7,23,33,45,55,58 単結晶シリコン
8,36 第2のポリシリコン 9,65 第5の酸化膜 10 単結晶シリコン 11 第6の酸化膜 12,47,72 高濃度不純物層 13 第7の酸化膜 14 第8の酸化膜 26 第2の単結晶シリコン 27 第1の酸化膜の凸部 28 第1の酸化膜の凹部 34 第2のポリシリコン 43 p型ポリシリコン 59 n型の高濃度層 60 n型の低濃度層 61 ダミーパターン 64 パターン 71 アモルファスシリコン 73 低濃度不純物層 101,108,124 シリコン基板102,10
9,118,122,128 シリコン酸化膜 103 低濃度p型領域 104,126 高濃度n型領域 105,119,121,125 高濃度n型領域1
06,116 ゲート酸化膜 107,123,129 ゲート電極110 第2
の酸化膜 111 上部ゲート電極 112 下部ゲート電極 113 チャネル領域 114 ソース 115 ドレイン 117 高濃度p型シリコン基板 120 中性シリコン領域 127 第2の高濃度n型領域 201 ソース(As+を5×1020cm−3注入
)202 ドレイン(As+を5×1020cm−3
注入)203 シリコン酸化膜
,32,42,52 第1の酸化膜3,24,53,
62 ポリシリコン4,25,35,44,54
第2の酸化膜5,37,46,56 第3の酸化膜6
,57,63 第4の酸化膜 7,23,33,45,55,58 単結晶シリコン
8,36 第2のポリシリコン 9,65 第5の酸化膜 10 単結晶シリコン 11 第6の酸化膜 12,47,72 高濃度不純物層 13 第7の酸化膜 14 第8の酸化膜 26 第2の単結晶シリコン 27 第1の酸化膜の凸部 28 第1の酸化膜の凹部 34 第2のポリシリコン 43 p型ポリシリコン 59 n型の高濃度層 60 n型の低濃度層 61 ダミーパターン 64 パターン 71 アモルファスシリコン 73 低濃度不純物層 101,108,124 シリコン基板102,10
9,118,122,128 シリコン酸化膜 103 低濃度p型領域 104,126 高濃度n型領域 105,119,121,125 高濃度n型領域1
06,116 ゲート酸化膜 107,123,129 ゲート電極110 第2
の酸化膜 111 上部ゲート電極 112 下部ゲート電極 113 チャネル領域 114 ソース 115 ドレイン 117 高濃度p型シリコン基板 120 中性シリコン領域 127 第2の高濃度n型領域 201 ソース(As+を5×1020cm−3注入
)202 ドレイン(As+を5×1020cm−3
注入)203 シリコン酸化膜
Claims (9)
- 【請求項1】横方向気相エピタキシャル成長を用いるS
OISの製造方法において、半導体基板上に形成された
第1の物質である絶縁体上に第2の物質を堆積し、第2
の物質をエッチングによって、半導体基板上に形成され
た絶縁体基板面に対して垂直方向に凹凸部を有する断面
形状を持ち、かつ断面形状が長さ方向にわたり同一とな
るようパターニングすることによりスペーサの一部の領
域は半導体単結晶に接してシード領域を形成し、次にス
ペーサを絶縁膜並びに第3の物質からなるカバーで覆い
、カバーの一部,シード領域から離れた位置に開口部を
設け、開口部より第2の物質を選択的にエッチングする
ことにより除去してスリットを形成し、半導体単結晶を
シードとして、このスリット中に半導体を選択的にかつ
エピタキシャルに成長させ、同一断面形状をある長さに
わたり有する単結晶半導体を得ることを特徴とするSO
ISの製造方法。 - 【請求項2】スペーサ形成工程において、半導体基板上
に形成された絶縁体をエッチングするか、あるいは絶縁
体上にダミーパターンを配置することにより凹凸部を形
成し、続いてスペーサをなる物質を堆積することを特徴
とする請求項1記載のSOISの製造方法。 - 【請求項3】前記スペーサ形成工程において、半導体基
板上に形成された絶縁体上に第1のスペーサを堆積し、
第1のスペーサ上にダミーパターンを形成し、続けて第
2のスペーサを全面に堆積し、ダミーパターン上の第2
のスペーサの全てと、ダミーパターンのない平坦部にお
ける第2のスペーサあるいは第1のスペーサと第2のス
ペーサの両方をエッチバックにより除去するか、同様に
ダミーパターンをスペーサの形成,加工を複数回行うこ
とを特徴とする請求項1記載のSOISの製造方法。 - 【請求項4】SOISMOSFETの構造において、半
導体基板上に形成された絶縁体上に半導体薄膜を設け、
チャネル領域をはさんだ2つの領域を上方に突起させ、
かつその突起の上端に第1導電型不純物の高濃度層を設
け、この高濃度層以外の部分には、半導体中に低濃度の
第1導電型不純物または低濃度の第2導電型不純物の一
方あるいは両方を導入するかあるいは不純物の導入を行
わず、かつチャネル領域の下方に絶縁体を介して制御電
極を有するトランジスタ。 - 【請求項5】請求項4のトランジスタを製造するために
、半導体基板上に形成された絶縁体基板上に制御電極を
形成し、制御電極表面に絶縁膜を設けた後、少なくとも
チャネル領域の一部が制御電極上に位置するように、請
求項1,請求項2,あるいは請求項3の方法によりチャ
ネル領域をはさみ上方に突起を持つSOIS膜を形成し
、高濃度不純物層をイオン注入,拡散により形成するか
、あるいはエピタキシャル成長により形成し、高濃度層
以外の部分へ不純物をイオン注入、拡散、あるいはSO
IS成長膜中のドーピングにより導入するかあるいは高
濃度層以外の部分へは不純物を導入しないことを特徴と
するトランジスタの製造方法。 - 【請求項6】チャネル領域をはさみ上方に突起をもつS
OIS膜を形成する工程として、半導体基板上に形成し
た絶縁体基板上に制御電極を形成し、制御電極表面に絶
縁膜を設けた後、制御電極上部または制御電極上部とそ
の周辺にELO法、トンネルエピタキシャル法、LSP
E法によりSOIS膜を形成し、エッチングにより少な
くとも制御電極上の一部の領域を薄膜化することを特徴
とする請求項5記載のトランジスタの製造方法。 - 【請求項7】チャネル領域をはさみ上方に突起をもつS
OIS膜を形成する工程として、半導体基板上に形成さ
れた絶縁体基板上に制御電極を形成し、制御電極表面に
絶縁膜を設けた後、制御電極上部または制御電極上部と
その周辺にELO法,トンネルエピタキシャル法,LS
PE法によいSOIS膜を形成し、引き続き、あるいは
SOIS膜をエッチングにより薄膜化した後に、突起を
設ける領域に開口部を持つ絶縁膜を設け、この開口部に
半導体を選択的に気相エピタキシャル成長させることを
特徴とする請求項5記載のトランジスタを製造する方法
。 - 【請求項8】表面に凹凸部のあるSOIS膜を製造する
方法において、平坦なSOIS膜上にダミーパターンを
形成し、続けてアモルファス半導体をダミーパターンの
全面を覆うように堆積し、異方性エッチングによりダミ
ーパターン上の第2のスペーサの全てと、ダミーパター
ンのない平坦部における第2のスペーサあるいは第2の
スペーサとSOIS膜の両方を除去し、引き続き、また
は全面を絶縁膜等で覆った後、あるいはダミーパターン
を除去した後に加熱を行い、SOIS膜をシードにアモ
ルファス半導体の少なくとも下部を固相エピタキシャル
成長により単結晶化するSOISの製造方法。 - 【請求項9】チャネル領域をはさみ上方に突起をもつS
OIS膜を形成する工程として、SOIS膜を形成後、
あるいはSOIS膜を形成し薄膜化した後で、請求項8
の方法により突起部を作製することを特徴とする請求項
6記載のトランジスタの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3085893A JPH04299569A (ja) | 1991-03-27 | 1991-03-27 | Soisの製造方法及びトランジスタとその製造方法 |
US07/857,943 US5427976A (en) | 1991-03-27 | 1992-03-26 | Method of producing a semiconductor on insulating substrate, and a method of forming a transistor thereon |
US08/413,613 US5668046A (en) | 1991-03-27 | 1995-03-30 | Method of producing a semiconductor on insulating substrate, and a method of forming transistor thereon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3085893A JPH04299569A (ja) | 1991-03-27 | 1991-03-27 | Soisの製造方法及びトランジスタとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04299569A true JPH04299569A (ja) | 1992-10-22 |
Family
ID=13871567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3085893A Pending JPH04299569A (ja) | 1991-03-27 | 1991-03-27 | Soisの製造方法及びトランジスタとその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5427976A (ja) |
JP (1) | JPH04299569A (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5536202A (en) * | 1994-07-27 | 1996-07-16 | Texas Instruments Incorporated | Semiconductor substrate conditioning head having a plurality of geometries formed in a surface thereof for pad conditioning during chemical-mechanical polish |
US6020260A (en) * | 1997-06-25 | 2000-02-01 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having nitrogen-bearing gate electrode |
US5970367A (en) * | 1997-10-01 | 1999-10-19 | Wanlass; Frank M. | Double damascene pattering of silcon-on-insulator transistors |
KR20020002004A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법 |
DE60116520T2 (de) * | 2000-10-10 | 2006-08-31 | Microchips, Inc., Bedford | Microchip-reservoir-vorrichtungen mit drahtloser übertragung von energie und daten |
US6551886B1 (en) * | 2001-04-27 | 2003-04-22 | Advanced Micro Devices, Inc. | Ultra-thin body SOI MOSFET and gate-last fabrication method |
US6815781B2 (en) * | 2001-09-25 | 2004-11-09 | Matrix Semiconductor, Inc. | Inverted staggered thin film transistor with salicided source/drain structures and method of making same |
US7868957B2 (en) | 2003-12-02 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device and liquid crystal display device and method for manufacturing the same |
US20080076975A1 (en) * | 2005-01-25 | 2008-03-27 | Microchips, Inc. | Method and implantable device with reservoir array for pre-clinical in vivo testing |
US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US20070267722A1 (en) * | 2006-05-17 | 2007-11-22 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
WO2006125040A2 (en) * | 2005-05-17 | 2006-11-23 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication |
KR101329388B1 (ko) * | 2005-07-26 | 2013-11-14 | 앰버웨이브 시스템즈 코포레이션 | 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션 |
US20070054467A1 (en) * | 2005-09-07 | 2007-03-08 | Amberwave Systems Corporation | Methods for integrating lattice-mismatched semiconductor structure on insulators |
US7638842B2 (en) * | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
US7777250B2 (en) | 2006-03-24 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
US20080026149A1 (en) * | 2006-05-31 | 2008-01-31 | Asm America, Inc. | Methods and systems for selectively depositing si-containing films using chloropolysilanes |
WO2008030574A1 (en) | 2006-09-07 | 2008-03-13 | Amberwave Systems Corporation | Defect reduction using aspect ratio trapping |
WO2008036256A1 (en) * | 2006-09-18 | 2008-03-27 | Amberwave Systems Corporation | Aspect ratio trapping for mixed signal applications |
US7875958B2 (en) | 2006-09-27 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
WO2008039495A1 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Tri-gate field-effect transistors formed by aspect ratio trapping |
US20080187018A1 (en) * | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
WO2008124154A2 (en) | 2007-04-09 | 2008-10-16 | Amberwave Systems Corporation | Photovoltaics on silicon |
US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
WO2009035746A2 (en) | 2007-09-07 | 2009-03-19 | Amberwave Systems Corporation | Multi-junction solar cells |
US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
US8034697B2 (en) | 2008-09-19 | 2011-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth |
US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
US8629446B2 (en) | 2009-04-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
US8173993B2 (en) * | 2009-12-04 | 2012-05-08 | International Business Machines Corporation | Gate-all-around nanowire tunnel field effect transistors |
US8129247B2 (en) * | 2009-12-04 | 2012-03-06 | International Business Machines Corporation | Omega shaped nanowire field effect transistors |
US8097515B2 (en) * | 2009-12-04 | 2012-01-17 | International Business Machines Corporation | Self-aligned contacts for nanowire field effect transistors |
US8455334B2 (en) * | 2009-12-04 | 2013-06-04 | International Business Machines Corporation | Planar and nanowire field effect transistors |
US8384065B2 (en) * | 2009-12-04 | 2013-02-26 | International Business Machines Corporation | Gate-all-around nanowire field effect transistors |
US8143113B2 (en) * | 2009-12-04 | 2012-03-27 | International Business Machines Corporation | Omega shaped nanowire tunnel field effect transistors fabrication |
US8722492B2 (en) * | 2010-01-08 | 2014-05-13 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
US8324940B2 (en) | 2010-04-13 | 2012-12-04 | International Business Machines Corporation | Nanowire circuits in matched devices |
US8361907B2 (en) | 2010-05-10 | 2013-01-29 | International Business Machines Corporation | Directionally etched nanowire field effect transistors |
US8324030B2 (en) | 2010-05-12 | 2012-12-04 | International Business Machines Corporation | Nanowire tunnel field effect transistors |
US8835231B2 (en) | 2010-08-16 | 2014-09-16 | International Business Machines Corporation | Methods of forming contacts for nanowire field effect transistors |
US8536563B2 (en) | 2010-09-17 | 2013-09-17 | International Business Machines Corporation | Nanowire field effect transistors |
CN109346482B (zh) * | 2018-09-30 | 2024-01-05 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4637127A (en) * | 1981-07-07 | 1987-01-20 | Nippon Electric Co., Ltd. | Method for manufacturing a semiconductor device |
US4489478A (en) * | 1981-09-29 | 1984-12-25 | Fujitsu Limited | Process for producing a three-dimensional semiconductor device |
US4686758A (en) * | 1984-06-27 | 1987-08-18 | Honeywell Inc. | Three-dimensional CMOS using selective epitaxial growth |
US4651407A (en) * | 1985-05-08 | 1987-03-24 | Gte Laboratories Incorporated | Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation |
FR2629637B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
US5135888A (en) * | 1989-01-18 | 1992-08-04 | Sgs-Thomson Microelectronics, Inc. | Field effect device with polycrystalline silicon channel |
JP2996694B2 (ja) * | 1990-06-13 | 2000-01-11 | 沖電気工業株式会社 | 半導体スタックトcmos装置の製造方法 |
US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
US5057888A (en) * | 1991-01-28 | 1991-10-15 | Micron Technology, Inc. | Double DRAM cell |
US5212104A (en) * | 1991-04-26 | 1993-05-18 | Siemens Aktiengesellschaft | Method for manufacturing an mos transistor |
-
1991
- 1991-03-27 JP JP3085893A patent/JPH04299569A/ja active Pending
-
1992
- 1992-03-26 US US07/857,943 patent/US5427976A/en not_active Expired - Lifetime
-
1995
- 1995-03-30 US US08/413,613 patent/US5668046A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5668046A (en) | 1997-09-16 |
US5427976A (en) | 1995-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04299569A (ja) | Soisの製造方法及びトランジスタとその製造方法 | |
US6372559B1 (en) | Method for self-aligned vertical double-gate MOSFET | |
US5482871A (en) | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate | |
US5912479A (en) | Heterojunction bipolar semiconductor device | |
US6709904B2 (en) | Vertical replacement-gate silicon-on-insulator transistor | |
US6238981B1 (en) | Process for forming MOS-gated devices having self-aligned trenches | |
US6060746A (en) | Power transistor having vertical FETs and method for making same | |
US5283456A (en) | Vertical gate transistor with low temperature epitaxial channel | |
JP2002198538A (ja) | 半導体側壁フィンを製造する方法 | |
JPH0355984B2 (ja) | ||
US4841347A (en) | MOS VLSI device having shallow junctions and method of making same | |
JPH05304297A (ja) | 電力用半導体装置およびその製造方法 | |
US6352872B1 (en) | SOI device with double gate and method for fabricating the same | |
JP3039200B2 (ja) | Mosトランジスタおよびその製造方法 | |
JP3307112B2 (ja) | 半導体装置の製造方法 | |
US4826782A (en) | Method of fabricating aLDD field-effect transistor | |
US6489655B2 (en) | Integrated circuit with dynamic threshold voltage | |
US6858499B2 (en) | Method for fabrication of MOSFET with buried gate | |
JPH077773B2 (ja) | 半導体装置の製造方法 | |
JP2560376B2 (ja) | Mosトランジスタの製造方法 | |
JPH1197685A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
JPH0714916A (ja) | Mos電界効果トランジスタの分離構造およびその製造 方法 | |
JP2509708B2 (ja) | Soi型半導体装置及びその製造方法 | |
JPH10294456A (ja) | 半導体装置 | |
JPH11168211A (ja) | 半導体装置 |